

KC桌面——外资精译

中国半导体

中国半导体：华为的LogicFolding，一项被低估的突破

华为于2026年5月25日在ISCAS 2026上发布了" τ （ τ ）缩放定律"，我们在之前的报告中阐述了其影响。 τ 定律的关键技术使能者之一是LogicFolding，它通过堆叠来提升芯片性能。近期市场反馈仍持怀疑态度，但这种怀疑似乎低估了LogicFolding与现有已商用的3DIC封装方案的根本性不同。我们认为，这可能是中国半导体领域被低估的最重要突破之一。本报告将解释该技术在技术上有何不同，以及为何令人印象深刻。

质疑一：LogicFolding只是复制其他3DIC方案，无法解决堆叠后的过热问题

最常见的批评是：LogicFolding与台积电SoIC、英特尔Foveros Direct或三星3D Cube等其他领先的3DIC方案相同。然而，如果真是如此，那么就像这些方案一样，堆叠可以轻松增加晶体管密度，但将两个裸片上下堆叠将不可避免地使功耗和发热量翻倍，从而无法带来实用的性能提升（实际上，由于过热，通常会导致时钟频率降低）。然而，华为麒麟2026芯片的规格显示了相反的结果：能效提升41%，频率提升13%。这表明LogicFolding实际上是一种完全不同的封装技术。其进步不仅仅是单位面积的晶体管更多，而是在密度、能效和频率上的同步提升，这使其有资格成为下一代工艺。

那么真正的区别是什么？关键的技术突破在于，LogicFolding在设计阶段就将原本设计在一个裸片上的功能逻辑电路分解，并将其分布到两个垂直堆叠的晶圆层上，这与将两个独立设计的良好裸片（通常是逻辑+SRAM）封装在一起完全不同。

为什么这很重要？因为只有通过这种新设计，封装才能降低功耗并提升频率。要理解其工作原理，让我们退一步思考逻辑电路是如何运作的。如果极度简化，你可以将芯片的操作视为两部分：晶体管和晶体管之间的互连。因此，功耗和延迟就是这两部分的总和。在没有节点迁移的情况下，华为显然无法在晶体管层面做出任何改进，但他们可以利用封装来降低互连的功耗和延迟。对于传统的2D设计，如果两个晶体管相距很远，它们之间的通信需要经过长距离，导致长延迟和高功耗。但如果你使用封装将两个晶体管上下堆叠，互连距离将大大缩短，从而显著降低功耗和延迟。麒麟2026在一个代表性核心中显示线长变化了-30%，根据其披露，这尚未完全优化，因此未来几代产品中可以实现进一步改进。

为什么这项突破令人印象深刻？要实现上述性能提升，需要克服三个挑战：新的EDA工具、新的电路设计/优化方法以及先进封装。这也是为什么LogicFolding不应被视为可与传统3DIC方案互换的原因。其他方案可以解决封装挑战，但它们缺乏同样关键的EDA和无晶圆厂创新来实现这些成果。因此，障碍不仅仅是封装能力，还包括设计方法、软件工具和架构层面的协同开发。

这正是我称 τ 定律为又一个DeepSeek时刻的原因。就像DeepSeek一样，由于算力受限，他们被迫在基础设施上进行创新，这有助于将推理成本降低一个数量级。在这个案例中，华为受限于光刻技术，但这反而迫使他们在封装上进行创新，这对中国半导体行业的发展也至关重要。

质疑二：该方案停留在纸面上，眼见为实才能相信。

第二个批评是，LogicFolding仍是一个研究概念，可能需要数年才能实现产品商业化。但现实是，华为计划在2026年秋季的麒麟智能手机处理器中首次商业化应用LogicFolding，这很可能就是下一代Mate系列。所以不是数年之后，而是仅数月之遥。如果华为没有已经量产该芯片，我们很难想象他们为何会宣称这将在下一款手机中推出。因此，这项技术突破不仅仅是一个概念，而是已经处于交付阶段。

此外，有些人可能担心，如果封装良率低，芯片成本会高到无法实现商业成功。但令我们印象深刻的是，华为声称他们可以通过智能冗余实现约100%的良率，这意味着华为已经在解决与该技术相关的一个关键成本和可制造性问题。实际上，这意味着在产品发布后的几个月内，市场可以轻松看到支持性证据，因为芯片性能基准数据和拆解证据应该能够验证性能声明和设计新颖性是否属实。届时市场应会重新评估。

质疑三：全球玩家可以轻易复制

第三个批评是，即使LogicFolding可行，全球领先者也能迅速复制，从而限制华为的长期优势。这种论点忽视了EDA/设计/制造端到端优化的复杂性。大多数全球晶圆厂公司可能不愿采用这项技术，直到它成熟为止，但如果客户不愿使用，EDA供应商就无法改进，代工厂也无法围绕它进一步优化其封装工艺。因此，尽管从技术上讲，全球玩家可以复制这一概念，但实施起来将极具挑战性。请注意，华为不一定是第一个提出垂直逻辑分区这一想法的公司，但它是第一个将该技术商业化并实现令人瞩目的功耗降低和频率提升的公司。

另一方面，即使全球供应商能在该技术上复制华为并追求类似的架构，在EDA适配、设计库、工艺集成和产品学习周期方面的先发优势仍然可能产生重大影响。这不会消除与前沿代工厂之间的节点差距，但可以帮助华为弥补部分差距，并有可能随着时间的推移，在选定的终端市场缩小竞争距离。

我们在这个主题下最看好中芯国际、北方华创和拓荆科技，因为这为中国先进逻辑需求打开了更多上行空间。中芯国际可以销售更多先进逻辑芯片，北方华创将受益于先进逻辑产能扩张的加速，而拓荆科技则可能受益于键合工具需求的激增。

O - 跑赢大盘，M - 与大市同步，U - 跑输大盘，NR - 未评级，CS - 暂停评级。688256.CH、688041.CH 基准年为2024年：来源：彭博、Bernstein估算与分析。

投资启示

我们给予中芯国际、华虹半导体、北方华创、中微公司、拓荆科技、寒武纪、海光信息“跑赢大盘”评级，它们将受益于中国半导体这一新路线图。

关于受益方，我们认为Tau定律路线图对中国领先代工厂、先进封装供应链和AI芯片生态系统具有结构性正面影响。在代工方面，中芯国际是明确的战略合作伙伴，如果华为要交付该路线图并最终通过多芯片集成（无需EUV）达到台积电A14等效逻辑密度，中芯国际很可能是关键推动者，这意味着对中芯国际最先进的基于DUV的多重图形化先进逻辑节点的需求将持续。华虹半导体也可能受益，因其拟收购的华力微电子可能也在从事先进逻辑封装工作。在半导体设备领域，我们认为上行空间偏向于在先进逻辑和封装领域敞口更高的国内设备供应商：北方华创应比中微公司受益更多，因为其在先进逻辑领域的敞口高得多；而拓荆科技一直致力于先进封装的键合工具，因此市场会将其视为核心受益方之一。对于AI晶圆厂公司，华为的框架提供了一条在EUV限制下维持性能扩展的更清晰路径，这应有利于国内加速器和CPU供应商，如寒武纪和海光信息，因为它们共同优化架构，以在中国制造能力范围内利用更高的有效密度和更低延迟的互连。另一方面，它们也面临来自华为更激烈的竞争，因此与代工和半导体设备公司相比，AI晶圆厂公司的上行空间将更小。

详情

华为的电路与系统路线图

在活动中，华为发布了其在Tau缩放定律指导下的芯片改进路线图。


三个关键点：

- 晶体管密度快速提升。通过先进封装（或华为所谓的“LogicFolding”），他们能够将晶体管密度从2025年的 155 MTr/mm^2 （海思麒麟9030，基于中芯国际N+3节点，介于台积电N5和N7之间）提升至2026年的 238 MTr/mm^2 （相当于台积电N3节点密度。这可能基于两个芯片堆叠，例如一个中芯国际N+3


节点芯片与另一个中芯国际 N+2 节点芯片，因此不再是同类比较）。到 2031 年，他们的目标是达到 400+ MTr/mm²（相当于台积电 14A 密度，但同样不是同类比较）；

- 最高频率稳步提升。晶体管的速度通常通过其开关速度或频率来衡量，通过优化 tau 以减少延迟（即相邻晶体管之间的关键路径延迟，主要由互连 RC 决定），最高频率得到进一步改善；
- AI 集群规模呈指数级增长。除了芯片性能的提升，Tau 缩放定律还强调芯片间网络的改进，以构建指数级更大的 AI superPoD，我们已在华为 AI 芯片路线图分析中对此进行了说明。现在，华为的目标是到 2030 年将 superPoD 的总计算能力提升 125 倍，这意味着每年激进地提升 3.3 倍。

图表 1：华为 tau 缩放路线图 τ-缩放路线图：可持续的 PPDC 演进



图表 1



图表 2

来源：公司报告、Bernstein分析

LogicFolding 创新

图表 2：LogicFold 中的技术改进


侧边栏 A — LogicFolding 概览

- 混合键合间距：小于 $2\ \mu\text{m}$ （麒麟 2026 年为 $1.5\ \mu\text{m}$ ；目标传动比 ≈ 1 ）
- 覆盖精度：小于 $0.5\ \mu\text{m}$
- TSV 关键尺寸/无缺陷区：小于 $1.5\ \mu\text{m}$ ；间距小于 $6\ \mu\text{m}$ ；故障率 $< 100\ \text{ppm}$ ；修复率 99.9%
- 良率：通过智能冗余接近 100% • 晶体管密度：单步从 $155\ \text{MTr}/\text{mm}^2$ 提升至 $238\ \text{MTr}/\text{mm}^2$ • 能效/频率增益（SoC P-core）： $+41\%$ / $+13\%$ • SRAM 工作频率： $+40\%+$
- 代表性核心上的时钟缓冲器数量/时钟偏斜/线长： -50% / -25% / -30%


来源：公司报告、Bernstein分析

图表 3：LogicFolding 原理图解

LogicFolding



图表 3



图表 4

来源：公司报告、Bernstein分析

时间缩放理论

完整技术论文链接：多层电子系统的时间缩放理论

此处摘录摘要：

六十年来，摩尔几何缩放推动了半导体的进步。这一行业准则已不再适用：纯尺寸缩小的回报已趋于平缓，领先设计预算超过每颗芯片十亿美元，且最先进节点的每晶体管成本不再下降。这一观点主张一个接替的缩放原则——T 缩放——它采用时间本身而非晶体管面积作为进步的主要衡量标准，将单一特征时间常数 T 作为统一的优化目标，跨越从开关晶体管到数据中心工作负载的十二个数量级。文中展示了两个量产规模的演示。在移动 SoC 上，LogicFolding——一种将数字、模拟和存储电路分区到垂直堆叠有源层中的方法——在固定器件节点上实现了晶体管密度 55% 的阶跃式提升和 41% 的能效增益。在 AI 系统上，一个协同设计的堆栈，包含内存语义的统一总线架构、近封装 Hi-ONE 光 I/O 以及边缘到表面的 3D Folding，预计到 2035 年硬件集成度将增长超过 100 倍。更深层的主张是方法论上的：T 缩放是自 Dennard 缩放以来第一个为整个计算堆栈建立共享优化目标的缩放原则。

该理论主张在计算堆栈的四个协作层上优化和压缩延迟 (τ) ：

晶体管层级：降低本征晶体管开关与互连延迟。摩尔定律在此层面产生直接影响，缩小晶体管特征尺寸有助于提升计算速度。除缩小特征尺寸外，改变结构也能改善晶体管性能（例如从平面结构到FinFET再到GAA结构）。我们认为本土代工厂在此层面也在取得进展，例如使用DUV制造GAA结构。

电路层级：通过实现LogicFolding（利用3D异构集成与细间距混合键合，将逻辑、存储和模拟模块分解并垂直堆叠），大幅缩短关键布线并降低RC负载。在传统3DIC路线图之外，华为将进一步将设计从"芯片到芯片"堆叠推进至"单元到单元"堆叠，允许电路功能的不同部分（执行计算与存储功能的组合逻辑和时序逻辑）相互堆叠。

芯片层级：从整体上优化硅片与软件以缩短总执行时间。业界通常称之为"设计-技术协同优化"。由于华为被迫自主构建工艺知识体系，甚至自建晶圆厂，其有可能在协同优化方面更快推进，从而在芯片层级实现更优结果。

系统层级：利用内存语义统一总线结构（如UnifiedBus）和高速光I/O（如Hi-ONE）绕过物理距离瓶颈，将集群通信延迟从数十微秒压缩至约100纳秒。这是华为在UB-Mesh论文（UB-Mesh：一种分层局部化n维全网格数据中心网络架构）中阐述的网络架构优化方案。

具体而言，华为在论文中阐述了其依赖的先进封装技术——该技术有望在2026年实现令人瞩目的 238 MTr/mm^2 晶体管密度，并很可能应用于下一代手机华为Mate90；同时展示了网络创新技术，使华为在未来十年为AI集群提供更强的扩展能力。