

KC桌面——外资精译

Bernstein：光刻强度提升至26%，ASML市场份额扩大，AI驱动产能扩张

高数值孔径极紫外光刻（HNA EUV）在DRAM领域的采用可能先于逻辑芯片，原因是DRAM的曝光成本更低。读者普遍担心HNA成本过高（台积电曾如此表示）且短期内不会被采用。然而，鲜少被讨论的是DRAM与逻辑芯片之间的巨大差异：DRAM芯片尺寸远小于逻辑芯片，因此仅需使用1块掩模版，而逻辑芯片因芯片尺寸较大（需拼接）通常需要2块掩模版。更换掩模版会使吞吐量降低23%（135片/小时 vs. 175片/小时），而DRAM的HNA曝光成本更低，更容易被证明合理。因此，我们认为DRAM很可能在2027年的1d节点采用HNA，届时需要低数值孔径极紫外光刻（LNA EUV）双重图形化，早于逻辑芯片。

逻辑芯片采用HNA也已提上日程。HNA曝光的高成本主要与80-85%的低设备可用率有关，而LNA接近95%。然而，HNA设备可用率正在快速提升，目标是在2030年前达到约95%。即使使用2块掩模版，每小时晶圆产量也有望从135片提升至175片。目前，逻辑芯片的HNA曝光光刻设备成本约为LNA的3倍，但到2030年差距将缩小至约2倍。考虑到双重图形化的其他成本和复杂性，逻辑芯片在此前迁移至HNA是合理的。我们预计英特尔将在2028年率先采用HNA，而台积电将较慢，但仍可能在2030年采用。

光刻强度从2025年的24%上升至2028年的26%。当HNA取代LNA多重图形化时，双重图形化的其他成本（刻蚀、沉积、清洗等）可大幅降低。因此，光刻强度预计将随HNA的采用而上升，正如LNA EUV取代DUV（ArFi）多重图形化时光刻强度上升一样。我们预测DRAM光刻强度将从1z节点的约20%上升至1d节点的约30%，原因是EUV层数增加以及1d节点采用HNA。而逻辑芯片光刻强度在N2和A14节点因HNA采用有限而稳定在约32%，我们预计其将在A10节点上升。主要受DRAM驱动，我们预测光刻强度将从2025年的24%上升至2028年的26%，ASML将获得更大市场份额。

在先进逻辑和DRAM产能前所未有的AI驱动扩张背景下，我们大幅上调了ASML的营收预测。我们将2027年EUV（含HNA）出货量预测上调至91套（此前为86套），2028年上调至113套（此前为87套），并预计ASML将扩大EUV产能。这建立在吞吐量提升支撑的强劲平均售价扩张之上。因此，我们现在预计EUV营收将以30%的复合年增长率增长，到2030年达到427亿欧元，比市场预期高出30%以上。我们还上调了DUV预测，尤其是本十年末，现在预计DUV营收将从2026年的130亿欧元增至2030年的200亿欧元。

首选股。更高的营收和经营杠杆也支撑了更强的盈利能力，我们预测2028年每股收益为67欧元，比市场共识高出35%。我们也不认为资本支出将见顶，预计ASML营收到2030年将达到800亿欧元（复合年增长率20%），每股收益到2030年将达到97欧元（复合年增长率31%）。ASML目前相对于同行处于估值低谷。鉴于资本支出周期明显加速以及同行估值上升，我们将目标市盈率从35倍上调至40倍（高于均值1个标准差）。

Bernstein公司代码表

公司情况更新

O - 跑赢大盘，M - 与大盘持平，U - 跑输大盘，NR - 未评级，CS - 暂停覆盖 INTC、MU预测为调整后每股收益；INTC、MU估值为调整后市盈率（倍）；2330.TT、TSM估值为市净率（倍）

来源：彭博社、Bernstein预测与分析。

观察提示：公司情况更新

我们给予ASML跑赢大盘评级，台积电跑赢大盘，英特尔跑赢大盘，三星跑赢大盘，SK海力士跑赢大盘，美光跑赢大盘。

详细分析：公司情况更新

我们的ASML模型和行业模型可在此处下载（ASML.NA / ASML Holding NV；EUV模型；DUV模型）。

读者对我们看好ASML长期前景的一个担忧是高数值孔径（HNA）采用的延迟，尤其是台积电（ASML - 高数值孔径极紫外光刻采用推迟？）。读者经常问为什么HNA未被采用，如果台积电不想采用，这是否意味着光刻相对于刻蚀和沉积等其他工艺的节奏变化。本报告分析了HNA与低数值孔径（LNA）EUV的成本，并得出结论：HNA很可能首先被存储芯片采用，随后是逻辑芯片，这将推动光刻强度上升。我们重申看好ASML长期前景。

HNA EUV极大地简化了工艺，并将取代LNA EUV成为领先的光刻工具。


- HNA EUV已展示出约8纳米的分辨率，而LNA EUV约为13纳米，这是通过将数值孔径从0.33提升至0.55 NA光学系统实现的。在光刻中，分辨率大致与波长除以数值孔径成正比，因此在保持EUV波长13.5纳米不变的同时将NA提高约67%，使得ASML能够打印出显著更小的特征。
- 这种分辨率缩小转化为约2.8-2.9倍的理论图形密度提升。简单的直觉是面积缩放：如果可打印半节距从约13纳米改善至约8纳米，密度增益约为2.8倍，即特征尺寸缩小约1.7倍，相对于0.33 NA EUV。关键变化是投影光学系统孔径增大，从NA 0.33到NA 0.55。更高的NA以更宽的角度收集和投射光线，从而在更小的节距下改善图像清晰度和对比度。ASML还强调，HNA可提供更高的成像对比度，从而改善局部临界尺寸均匀性，减少变异性，并可能降低所需曝光剂量（图表1）。
- 好处不仅在于更小的线条，还在于更简单的图形化。在非常紧密的节距下，LNA EUV越来越需要双重或三重图形化：多块掩模版、多个光刻-刻蚀循环以及额外的切割/通孔步骤。HNA可以将其中一些关键层转换回单次曝光，从而减少掩模版数量、工艺复杂性、边缘放置误差累积、周期时间和缺陷机会。

HNA曝光成本目前较高，但随着可用率的提升预计将显著下降。我们估计，在95%可用率下，HNA曝光成本可降低23%。


- 当前设备可用率较低：在现阶段，HNA工具面临较低的可用率，这是新光刻工具的常见问题。虽然HNA已沿着预期的成熟度曲线推进，2025年运行可用率约为80%，但仍显著低于接近95%可用率的LNA。ASML早在2014年就开始了HNA开发，在2023年系统集成后，HNA实验室首次实现了良好曝光晶圆。截至2025年9月，EXE系统已曝光超过50万片晶圆，提供了更大的数据集来推动可靠性学习和量产准备。

\- 可用性改善在望：ASML披露，HNA可用性在2025年首次突破80%，机队可用性正逐步成熟，目标在2026年达到90%。可用性较低的主要来源仍是长时间非计划停机，尤其是超过12小时的事件，而计划内停机也部分由监控、配置更新和平台学习驱动。ASML的成熟度曲线显示，EXE的可用性走势优于可比阶段的LNA/NXE，目标是在未来3-4年内达到约95%（图表2、图表3）。

图表1：HNA EUV采用0.55 NA光学系统，同时保持相同的13.5 nm波长，将已展示的分辨率从约13 nm提升至约8 nm。更高的光学数值孔径增加了图像对比度，并允许以更少的图案化步骤印制更小的间距。




图表 1



图表 2


来源：公司报告，Bernstein 分析

图表 2：非计划停机是 EXE 不可用性的主要驱动因素，减少非计划停机是实现 90% 可用性目标的关键路径。




图表 3

来源：公司报告，Bernstein 分析 图表 3：EXE 可用性目标是在 26 年第四季度达到 90%，并在五年内与 NXE:3600 成熟机队 95% 的性能水平趋同。



图表 4

图表 4：当 HNA 可用性达到 95% 时，HNA 曝光设备成本下降 23%。HNA 每次曝光成本（1 张掩模）与可用性的关系 来源：公司报告，Bernstein 分析。



图表 5


来源：公司报告，Bernstein 分析与预测。

然而，HNA 曝光成本并非对所有人都相同。HNA EUV 的吞吐量（进而影响成本）会受到半场拼接的影响，这导致较大芯片的吞吐量较慢、成本较高。

\- HNA EUV 的主要权衡在于场尺寸。标准 LNA NXE 系统使用 $4\times/4\times$ 缩小倍率，即掩模图像在晶圆上的 x 和 y 方向均缩小 4 倍，保留了传统的全 EUV 曝光场。HNA EXE 采用变形 $4\times/8\times$ 光学设计：一个方向缩小 4 倍，另一个方向缩小 8 倍。这有助于容纳更大的 0.55 NA 投影光学系统并控制掩模侧角度，但同时也将曝光场在一个维度上减半。因此，EXE 印制的是半场，在缩小方向上的尺寸约为 16.5 mm，而非传统的约 33 mm 全场高度（图表 5、图表 6）。

\- 对于包含许多小芯片的产品，例如某些 DRAM 或较小的逻辑芯片，这是可控的：扫描仪可以使用同一掩模曝光两倍的半场数量，无需拼接单个大芯片。然而，对于单个大型逻辑芯片（如 GPU 芯片），芯片尺寸可能超过一个 EXE 半场。在这种情况下，就需要进行拼接。拼接意味着将一个大型芯片分割到两次 EXE 半场曝光（掩模 A 和掩模 B）中，并设计一个重叠/拼接区域，使两次曝光在此连接。芯片的版图规划和布线随后需考虑拼接，以便在控制重叠和对位误差的同时，连接跨越边界的布局特征（图表 7）。


图表 5：H100/B100 GPU 芯片尺寸已接近 $33\times 26\text{ mm}^2$ 的物理掩模板极限。采用 HNA 后，此极限降至 $16.5\times 26\text{ mm}^2$ 。因此，大型逻辑芯片需要拼接。



图表 6

来源：ASML, Nvidia, Bernstein 分析。


图表 6：在 HNA 中，变形光学系统在一个轴上使用 4 倍缩小，在另一个轴上使用 8 倍缩小，因此 0.55 NA 扫描仪仅在晶圆上印制半场。较大的逻辑芯片必须分割到两个掩模场上。




图表 7

来源：ASML, Bernstein 分析

图表 7：ASML HNA EUV 拼接工艺，使用 AB 掩模重叠来重建超出掩模版极限的全场逻辑芯片，突显了在 16.5 毫米曝光边界上的精确重叠控制，用于先进芯片制造。



图表 8



图表 9

扫描仪支持在 16.5mm 之上实现 AB 重叠 来源：ASML, IMEC, Intel, Bernstein 分析

我们的模拟显示，由于拼接的存在，HNA 对小芯片的成本显著低于大芯片，尤其是在最初几年。

\- 对于大芯片，HNA 的半场曝光需要两个掩模版（AB）和芯片拼接，这降低了有效吞吐量，而 AA 曝光则可重复使用同一掩模版。ASML 的路线图清晰地显示了这一点：当前的 EXE:5200B 在 AA 模式下运行速度为 175 WpH，但在 AB 模式下为 135 WpH，下降了约 23%。


\- 这导致 HNA 曝光成本存在巨大差异；根据我们的计算，2025 年，使用 1 张掩模（AA）的每次 HNA 曝光的光刻设备成本是 LNA 的 2.4 倍，使用 2 张掩模（AB）则是 LNA 的 3.1 倍。

\- AA 和 AB 之间的差距正在缩小。下一代 EXE:5200C 提升至 AA 模式 190 WpH 和 AB 模式 160 WpH，将差距缩小至约 16%。路线图随后指向更高的生产力提升，EXE:5200D 达到 ≥ 195 WpH AA / ≥ 175 WpH AB，EXE:5400E 达到 ≥ 210 WpH AA / ≥ 180 WpH AB（图表 8）。

\- 这意味着 HNA 的光刻设备成本整体下降，大芯片与小芯片之间的成本差距也在缩小。到 2030 年，随着可用性的预期改善，我们预计 HNA AA 的差距缩小至 1.9 倍，HNA AB 缩小至 2.1 倍，但 HNA AA 与 AB 之间仍存在显著差距（图表 9）。


\- 这意味着对于小芯片（最典型的例子是 DRAM），HNA 光刻设备曝光成本较低，比大芯片更容易证明其合理性。对于大芯片，HNA 光刻设备成本仅低于复杂的 EUV 双重图形化或三重图形化，或者随着时间推移 HNA 成本进一步下降后才会更低。然而，向 HNA 迁移的趋势不会改变。

图表 8：由于需要双掩模和拼接，AB HNA 的吞吐量预计在未来十年内仍将显著低于 AA。



来源：公司报告，Bernstein 分析

图表 9：由于 AB HNA 的吞吐量较低，每次曝光的光刻设备成本约为 LNA 曝光的 3 倍，而 AA HNA 的成本仅为 LNA 的约 2.4 倍。我们预计到 2030 年，这些成本将分别下降至约 2.1 倍和 1.9 倍。



来源：公司报告，Bernstein 分析与预测。

我们得出结论，DRAM 很可能比逻辑芯片更早采用 HNA，原因在于无需更换掩模。

\- 根据逻辑和 DRAM 路线图，HNA 在逻辑 A14 节点（2028 年）和 DRAM D1d 节点（2027/28 年）变得可行。然而，如上所述，DRAM 芯片尺寸本质上较小，因此不需要拼接。逻辑芯片，尤其是高性能 GPU/CPU 芯片，尺寸达到掩模版大小，需要为 HNA 使用两张掩模，这会减慢工艺速度（图表 5）。

\- 我们的模拟显示，对于 DRAM，HNA 几乎肯定比 LNA LELE 双重图形化更便宜。当考虑更复杂的、需要 4 次曝光的 SALELE（2 次 LNA EUV 和 2 次 ArFi），或 LNA EUV LELELE（3 次 LNA EUV）时，成本差距会进一步扩大（图表 10）。

\- 然而，对于需要拼接（AB）的大型逻辑芯片，从长期来看，用 2 次 EUV + 2 次 ArFi 或 3 次 EUV 替代 SALELE 才具有宏观环境合理性。事实上，尽管 HNA SE 与 2 LNA 之间的光刻设备成本比显著下降，从 2025 年的 1.6 倍降至 1.1 倍，降幅约 50%，但在未来五年内，使用双重曝光 LNA 仍比单次曝光 HNA 更便宜（图表 11）。


上述分析仅考虑了光刻工具本身的成本。还有其他因素需要考虑。综合考虑总成本，我们认为随着可用性的提高，HNA 将更具成本竞争力，即使对于较大的逻辑芯片也是如此。

\- HNA 还能推动整体工艺简化、非光刻成本降低以及良率提升，因此应能提高光刻强度。HNA 可实现工艺简化，因为其更高的分辨率和对比度使得原本需要 LNA EUV 多重图案化（例如 SALELE 等线/切割拆分流程）的关键层，可以通过单次 HNA 曝光完成。这减少了掩模数量、光刻-刻蚀循环、切割步骤以及相关的非光刻工艺，同时改善了图形保真度、局部 CDU 和缺陷率（图表 12）。

\- 这种简化将价值从非光刻工艺转移到了光刻环节：即使 HNA 曝光本身成本更高，整个工艺流程也可能变得更便宜、更具生产力。随着可用性、产能和生态系统成本路线图的改善，HNA 应能支持更高的光刻强度，因为客户会用更多基于光刻的单次曝光解决方案（包括可提供拼接方案的大型逻辑芯片）来替代复杂的、非光刻密集型图案化方案。ASML 估计，从 LELE LNA 过渡到单次曝光 HNA 时，光刻强度将显著增加。光刻资本支出和运营支出预计将增加约 1.2 倍，而非光刻成本预计将下降（图表 13，图表 14）。

\- 综合考虑总成本，我们认为随着可用性的提高，HNA 将更具成本竞争力，即使对于较大的逻辑芯片也是如此。


图表 10：我们估计，对于 DRAM，HNA 比 LNA LELE 双重图案化更具成本效益。当考虑更复杂的方案时，例如需要 4 次曝光（2 次 LNA 和 2 次 ArFi）的 SALELE，或 LNA LELELE（3 次 LNA），这一优势更为明显。



图表 12

来源：公司报告，Bernstein 分析与估计


图表 11：然而，对于逻辑芯片，我们估计 HNA 仅在宏观环境上合理，用于长期替代需要 2 次 EUV + 2 次 ArFi 或 3 次 EUV 的 SALELE。逻辑芯片 HNA:LNA 成本 - 仅光刻工具，1 块掩模（AB）



图表 13


来源：公司报告，Bernstein 分析与估计

图表 12：HNA 通过用单次曝光替代低 NA SALELE 线/切割多重图案化，简化了关键层图案化，减少了掩模、光刻-刻蚀循环、工艺步骤和非光刻成本，同时显著提高了光刻强度。



图表 14


来源：IEEE VLSI 研讨会 2026, Bernstein 分析



图表 15


图表 13：与 SALELE 相比，HNA EUV 降低了工艺复杂度和光刻曝光次数，实现了更高效的图案化、更低的成本和更高的产能。

工艺步骤与光刻曝光次数：SALELE 对比 HNA SE



图表 16

图表 14：ASML 估计，从 LELE LNA 过渡到单次曝光 HNA 时，光刻强度将显著增加。光刻资本支出和运营支出预计将增加约 1.2 倍，而非光刻成本预计将下降。
来源：IEEE VLSI 研讨会 2026，Bernstein 分析 LELE LNA 对比 SE HNA 光刻强度



图表 17

来源：ASML, Bernstein 分析

\- 我们对 HNA 采用时间的最佳猜测是：三星 / SK 海力士 DRAM 在 2027 年（D1d），英特尔在 2028 年（A14），三星逻辑在 2029 年（SF1.4），台积电在 2030 年（A10）。SK 海力士发出了最明确的早期信号：该公司于 2025 年 9 月宣布，已在其 M16 工厂组装了 ASML 的 TWINSCAN EXE:5200B，这是首台面向生产的 HNA 系统，用于下一代 DRAM 开发。三星也在快速推进，行业报告显示其订购了两台 ASML EXE:5200B 工具，第一台预计于 2025 年底交付，第二台于 2026 年上半年交付。美光尚未正式披露 HNA 计划，但他们可能会稍晚采用 HNA，这与其在 DRAM 领域更为保守的 EUV LNA 策略一致。在逻辑芯片领域，英特尔可能是首个采用者，已于 2023 年第四季度接收并组装了来自 ASML 的业界首台商用 HNA EUV 工具，可能用于 A14 的制造。三星逻辑应紧随其后，而台积电似乎倾向于将 HNA 的广泛引入推迟到大约 10A 节点，优先进行研发并先在更早的节点上扩展 LNA（图表 15，图表 16，图表 17）。


\- 台积电宣布比英特尔和三星更慢地采用 HNA，这并未改变 HNA 更优的观点。这可能反映了 1. 台积电在采用新技术与优化现有技术方面的审慎和保守态度，以及 2. 从宏观环境角度看，等待 HNA 在可用性和产能方面进一步改善更为有利，从而降低每次曝光的成本（但代价是无法立即从 HNA 中受益）。

从财务角度看，HNA 采用速度较慢对 ASML 来说可能甚至更好……至少在短期内如此。

\- 如上所述，从光刻工具的角度来看，销售更多 LNA EUV 机器比销售更少的 HNA 机器在宏观环境上更有利。考虑到 LNA EUV 的利润率远高于 HNA EUV，情况尤其如此。

\- 另一方面，HNA 的采用将进一步增加光刻强度，从而提升 ASML 在晶圆厂设备中的市场份额，因为当 1 台 HNA 取代多个 LNA/ArFi 步骤时，更多价值将从非光刻步骤（刻蚀、沉积、清洗等）转移到光刻环节。


图表 15：DRAM 厂商可能在大约 2027 年至 2028 年的 1d 节点开始采用 HNA，届时特征尺寸 F 预计将降至约 10nm 或以下。



图表 18

来源：TEL，ASM International，Bernstein 分析


图表 16：我们估计逻辑芯片将在大约 A14 节点采用 HNA，时间可能在 2028 年至 2030 年，届时金属间距预计将降至约 21nm。



图表 19

来源：公司报告，Imec，Bernstein 分析与估计

图表 17：DRAM 的 HNA 采用可能从 SK 海力士和三星在 1d 节点开始。逻辑芯片的引入应从英特尔 A14 开始，然后是三星 SF1.4，最后台积电将在本十年末左右在 10A 节点采用 HNA。



图表 20

来源：公司报告，Bernstein 分析与估计


我们预计 DRAM 的光刻强度将增加，而逻辑芯片的光刻强度将保持高位。整体光刻强度将从 24% 上升至 26%。

\- 我们估计光刻强度从 1Y 和 1Z 时代的约 20% 增加到 1c 时代的 28%。这一显著增长是由 EUV 曝光次数的增加驱动的，从 1a 时代的 3 到 4 次曝光，增加到 1b 时代的 4 到 6 次，再到 1c 时代的 6 到 7 次。随着 1c 的渗透率在未来几年预计将大幅提升，我们预计 DRAM 总光刻强度将显著增长。此外，随着在 1d 节点引入双重图案化 EUV 或 HNA，我们预计光刻强度将进一步上升至约 30%（图表 18）。

\- 类似地，逻辑光刻强度从 10nm 节点约 20% 的水平显著上升，主要受 EUV 曝光次数急剧增加推动，在 5nm 和 3nm 节点达到峰值，强度超过 35%。尽管由于采用 GAA（需要更多非光刻步骤）导致逻辑光刻强度从 3nm 降至 2nm，但仍维持在约 32% 的高位。我们预计在 1.4nm 节点采用 HNA 后，该强度将保持相似水平或更高，并在 1nm 节点进一步上升（图表 19）。


\- ASML 的综合光刻强度正在上升，且预计将持续走高，这得益于 DRAM 和先进逻辑相对于整体半导体市场的更快增长。这两个细分领域的光刻强度均显著高于成熟逻辑和 NAND，长期来看支撑着结构性更高的综合光刻强度（图表 20）。

图表 18：我们预计 DRAM 光刻强度将上升。在 1d 节点引入双重图形 EUV（或 HNA）预计将推动光刻强度升至约 30%



图表 21


来源：公司报告，Bernstein分析与预测 图表19：逻辑光刻强度从3nm降至2nm，但仍维持在约32%的高位。我们预计在1.4nm节点采用HNA后，该强度将保持相似水平或进一步上升，并可能在1nm节点再次走高。逻辑光刻与EUV强度



图表 22

来源：公司报告，Bernstein分析与预测

图表20：我们预计光刻强度将持续上升，这得益于DRAM中1c和1d节点（具有更高光刻强度）以及先进逻辑（其光刻强度显著高于成熟逻辑）的渗透率不断提高。



图表 23

来源：公司报告，Bernstein分析与预测

模型更新：公司情况更新

继由AI驱动的空前需求导致AI加速器和DRAM存储器产能大规模扩张之后，我们现在预计ASML对LNA EUV的需求将显著高于此前预期。

\- 为反映DRAM产能扩张中非常强劲的积极发展（突出表现为美光宣布明年资本支出近乎翻倍，同时三星和SK海力士各自公布了约1.3万亿韩元的大规模国内研究计划），我们修订了使用EUV的DRAM产能预估。我们现在预计过去两年观察到的强劲增长将持续，未来五年产能将增长近两倍。


\- 同样，我们大幅上调了先进逻辑的预估。具体到台积电的产能前景，我们预计在AI加速器持续需求（未见节奏变化迹象）的推动下，将实现大幅增长。台积电的产能预计将在本十年末显著加速增长。2nm和A14节点预计将经历最强劲的增长。

基于这些原因，我们大幅上调了2027年及以后的EUV设备出货量预估，其中本十年末的增幅最大。我们将2027年预估上调至91台（此前为86台），因为ASML表示其产能应能达到90台出头。为支持强劲需求，我们认为2028年至2030年期间的出货量需要显著提高，要求ASML大幅扩大产能并超过100台，到2030年达到125台（图表21）。

此外，我们预计未来五年EUV综合平均售价将持续扩大，驱动因素包括：(1) LNA吞吐量的强劲提升，预计到2030年ASML将超过300片/小时，且历史上该指标与平均售价呈现强相关性；(2) 本十年末HNA渗透率不断提高，其平均售价约为两倍。这转化为我们未来五年EUV收入的显著增长，年复合增长率为30%，到2030年达到427亿欧元。在整个预测期内，我们均远高于市场共识，并预计到2030年收入将比市场预期高出30%以上（图表22，图表23）。

图表21：我们大幅上调了2027-30E期间DRAM和先进逻辑产能扩张的预测。因此，EUV出货量预期显著上升，到2030年接近约125台。


EUV出货量（新预测 vs 旧预测）



图表 24


来源：公司报告，Bernstein分析与预测 图表22：我们预计未来五年EUV综合平均售价将持续上升，这得益于其历史上与吞吐量改善的强相关性以及本十年末HNA渗透率的不断提高

EUV Blended ASP



图表 25

图表23：未来五年我们在EUV方面远高于市场共识，这得益于先进逻辑尤其是DRAM产能的增长。我们预计2025-30E年EUV收入年复合增长率为30%，到2030年超过420亿欧元。 EUV收入预估（Bernstein vs 市场共识）



图表 26

来源：公司报告，Bernstein分析与预测 来源：公司报告，Bernstein分析与预测。


AI基础设施扩张带来的半导体需求大幅增长，也将推动DUV的显著增长。DUV仍是行业主力设备，并继续与EUV同步增长。特别是ArF浸没式系统，仍广泛用于DRAM、NAND和逻辑中的非关键层。因此，我们上调了DUV收入预估，尤其是本十年末，现在预计到2030年DUV收入将达到约200亿欧元。未来五年我们在DUV方面仍将大幅高于市场共识（图表24，图表25）。

从整体收入来看，我们预计ASML未来五年将实现20%的年复合增长率，显著高于市场共识和管理层指引上限，到2030年达到800亿欧元。我们在2030年的预测比市场预期（640亿欧元）高出24%。我们在利润率方面也高于市场共识，主要受收入大幅增长及由此产生的运营杠杆推动。因此，我们在2030年的每股收益预测比市场共识高出50%（图表26）。

强劲的收入增长与利润率扩张相结合，转化为未来五年每股收益31%的年复合增长率，到2030年接近约97欧元。这显著高于市场预期，后者暗示同期每股收益增长率仅为21%（图表27）。


这转化为我们将2025-28财年每股收益预估上调至56.7欧元，较此前预估的49.2欧元增长15%。我们还将目标市盈率从35倍上调至40倍。值得注意的是，ASML目前交易价格首次低于SPE中位数水平，而此前其相对于WFE板块的历史估值溢价为1.7倍。我们坚信，鉴于其垄断地位以及光刻强度预计随时间推移而增加，ASML理应享有相对于其他WFE厂商的估值溢价（图表28，图表29，图表30，图表31）。

图表24：为反映AI驱动的半导体需求显著增长，我们上调了DUV预估，现在预计到2030年DUV收入将达到200亿欧元。



图表 27

来源：公司报告，Bernstein分析与预测 图表 25：未来五年，我们在DUV方面的预测显著高于市场共识。
DUV营收（Bernstein vs 市场共识）



图表 28

来源：公司报告，Bernstein分析与预测

图表 26：未来五年，我们在EUV和非EUV的系统销售以及装机管理方面的预测均远高于市场共识。

ASML营收 Bernstein vs 市场共识

三个细分市场共识预测的总和与总营收预测之间存在显著差距。来源：彭博，Bernstein分析与预测。

图表 27：我们已上调预测，现预计2030年营收达800亿欧元，较市场共识高出24%，主要受EUV和DUV增长推动。我们在利润率方面高于市场共识，2030年每股收益较市场共识高出50%。

来源：公司报告，彭博，Bernstein分析与预测。

图表 28：ASML当前市盈率约为45倍，高于其历史均值35倍。我们将目标市盈率从35倍上调至40倍。

来源：彭博，Bernstein分析

图表 29：ASML相对于SPE中位数的平均溢价曾为1.7倍，但如今首次低于平价交易。来源：彭博，Bernstein分析

图表 30：在过去九个月近期上涨后，ASML目前交易水平与其相对于SOX的历史溢价一致。

来源：彭博，Bernstein分析 图表

31：过去十年，ASML相对于EDM的溢价大幅上升，目前交易价格高于+2倍标准差，而历史均值为平均水平。

来源：彭博，Bernstein分析

附录 - 财务预测

图表 32：ASML利润表

来源：公司报告，Bernstein分析与预测。

图表 33：ASML资产负债表

来源：公司报告，Bernstein分析与预测

图表 34：ASML现金流量表

来源：公司报告，Bernstein分析与预测