

KC桌面——外资精译

Bernstein：代理型AI催生200亿美元市场，内存接口芯片受益者浮现

内存接口芯片入门：乘上代理型AI热潮

我们于4月首次覆盖澜起科技（首次覆盖报告及演示文稿），讨论了代理型AI为内存接口芯片供应商带来的机遇。在本篇入门报告中，我们全面概述了该行业的增长驱动力、竞争格局及观察提示，以帮助读者把握该板块。更新后的模型可在此处下载：内存接口芯片行业模型及澜起科技模型。重申对澜起科技的"跑赢大盘"评级。重申对瑞萨电子的"跑赢大盘"评级。

内存接口芯片是代理型AI驱动的服务器CPU复兴的直接且放大受益者。随着行业从以GPU为中心的训练转向以推理为主的代理型AI部署——在此过程中，CPU重新成为多步骤、顺序任务的编排者——服务器CPU出货量有望实现结构性高于预期的增长（我们的CPU报告），而当每颗CPU的DRAM容量和带宽增长时，内存接口芯片的作用愈发重要。我们预计，受三大相互加强的顺风因素推动：服务器CPU出货量上升、每颗CPU的DRAM封装数量增加、以及通过MRDIMM升级带来的每封装接口芯片价值量提升，全球内存接口芯片市场规模到2030年将达到200亿美元（是我们此前预测的3倍），复合年增长率为65%（此前为32%）。

MRDIMM渗透率是一个重要驱动因素，因为每个MRDIMM模块的接口芯片价值大约是RDIMM的10倍。每个MRDIMM采用"1个MRCD+10个MDB"架构，而标准DDR5 RDIMM仅使用一个RCD。我们预计，得益于MRDIMM带来的带宽提升，到2030年，MRDIMM将占全球服务器DDR DIMM出货量的25%（此前为20%）。采用门槛是可控的：MRDIMM的溢价仅为当前128GB RDIMM价格的约10%，并且随着DRAM裸片价格上涨缩小溢价，这一差距将进一步收窄。

核心内存接口芯片的竞争格局是教科书式的寡头垄断，从而推动高利润率。澜起科技、瑞萨电子和Rambus（RMB，未覆盖）合计控制全球90%以上的份额，受到严格的JEDEC认证周期以及与DRAM IDM和CPU平台的深度联合开发关系的保护。该芯片对封装性能至关重要，但仅占封装价格的个位数百分比，客户转向新供应商的动机非常低，并愿意提供高利润率以确保质量。这三家供应商在RDIMM路线图上竞争激烈，而瑞萨电子和澜起科技在MRDIMM方面拥有先发优势。互补性支持芯片领域则更为分散，瑞萨电子凭借其模拟技术传统在此领域领先。

我们看好所有这三家领先供应商，因为市场尚未完全消化CPU加速和MRDIMM采用带来的上行空间。，其支撑因素包括CPU驱动的内存接口和PCIe业务需求，以及来自长鑫存储扩张的市场份额增长。瑞萨电子的内存接口业务规模与澜起科技相似，尽管仅贡献其收入的6%，但其市值仅比澜起科技高25%；这看起来被显著低估，而管理层对该业务20-30%的复合年增长率指引也过低。Rambus受益于接口芯片产品和内存控制器IP版税；其较小的收入基数和市值使其拥有最大的潜在上行弹性。

BERNSTEIN 公司代码表

O - 跑赢大盘,M - 同步大盘,U - 跑输大盘,NR - 未评级,CS - 暂停覆盖 6723.JP 盈利预测为调整后每股收益；6723.JP 估值为调整后市盈率（倍） 来源：彭博社，Bernstein 预测及分析。

观察提示：公司情况更新

自4月以来，澜起科技、Rambus和瑞萨电子的报价已连续数月上涨，反映出随着CPU供应商评论服务器CPU需求强劲，读者对内存接口芯片板块的浓厚兴趣。然而，过去一个月，其报价已从峰值水平回调10-30%，因读者日益质疑估值是否已过度拉伸。我们预计短期内市场情绪仍将疲软，反映出内存相关情绪持续仍在调整、报价大幅上涨后的获利了结，以及因基板短缺对澜起科技和Rambus近期盈利疲软的担忧。从战术角度看，读者短期

内可能更倾向于观望。然而，我们预计在12个月的时间框架内，随着MRDIMM渗透率持续提升，当读者开始关注2028年的潜在上行空间时，这些公司可能再次表现良好，因此纯多头策略应在市场回调时逢低观点偏积极。

澜起科技：我们对澜起科技评级为"跑赢大盘"，基于50倍2BF市盈率（2027年第三季度至2028年第二季度盈利）。我们认为2BF框架能更好地反映由2027-2028产品周期（包括MRDIMM接口芯片的放量）驱动的即将到来的盈利拐点，且该市盈率低于5年复合年增长率，因此应具有更大的上行空间。基于对CPU周期更强劲的前景和更好的MRDIMM渗透率，我们将2027/2028年每股收益预测分别上调19%/73%。我们还将目标市盈率从44倍上调至50倍，得益于ESP业务的快速增长（2025-2028年复合年增长率76.5%）。对于H股。H股溢价反映出全球读者将澜起科技视为稀缺的中国AI相关标的，且无直接地缘政治不确定性，这与许多面临实体清单限制或出口管制逆风的其他中国半导体公司不同。，H股基于2BF每股收益的隐含市盈率为58倍。由于锁定期限制，H股自由流通量有限，因此我们预计短期内H股溢价仍将维持在高位。锁定期结束后，H股溢价可能开始收窄。

瑞萨电子：我们看好AI数据中心半导体（请参阅《人工智能 - 为AI数据中心的未来注入活力》和《全球半导体：CPU复兴？2230亿美元市场的受益者》）。在瑞萨电子的AI基础设施产品组合中，我们认为功率半导体和内存接口IC均是有吸引力的增长驱动力。我们预测，到2028年，AI基础设施收入将占瑞萨电子总收入的27%，而2025年为11%（请参阅《英飞凌/瑞萨电子：CPU复兴成为功率半导体需求的第二引擎，有望超过供应》）。我们对瑞萨电子评级为"跑赢大盘"。

图表1：澜起科技 Bernstein预测 vs. 市场一致预期 vs. Bernstein旧预测

来源：彭博社，Bernstein 分析及预测

目录：公司情况更新

详情：公司情况更新

内存接口芯片：智能体AI时代核心受益者

AI行业正进入新阶段。随着工作负载从训练转向推理和智能体应用，计算强度正重新向服务器CPU迁移。在训练中，GPU处理海量并行计算工作负载，而CPU基本处于闲置状态。当AI从推理转向行动时，工作负载变得多步骤、顺序化且对时间敏感，这正是CPU擅长的领域。CPU成为关键编排者：它每秒向GPU调度数千个小计算任务，管理模型的工作内存（KV缓存），执行实时安全检查，并协调对外部工具的API调用。在这些工作负载中，CPU端处理可占总任务完成时间的50 – 90%。CPU与GPU的比例发生显著变化，在智能体架构中达到约1:1-2。AMD最近将其对全球（x86）服务器CPU市场总规模的预测翻倍，至2030年达1200亿美元，较上季度财报中的预测大幅提升，反映出对CPU需求快速上升的预期。每多出货一台服务器CPU，就需要多个DDR内存模块，每个模块都搭载内存接口芯片组。



图表 1



图表 2

图2：随着AI从以训练为主的时代（GPU主导）转向以推理为主的时代，CPU的作用不断扩大。训练需要并行处理，但推理，特别是智能体工作流，需要CPU的顺序处理和低延迟能力

AI范式转变：从原始计算到复杂编排


随着AI从推理转向行动，集群级计算强度正迅速向CPU回归。

CPU角色：辅助



图表 3

AI训练（过去/现在）




图表 4

CPU:GPU ~1:12-16

CPU角色：核心

AI推理（现在/未来）

CPU:GPU ~1:4-8



图表 5

智能体AI（未来）

CPU:GPU ~1:1-2

- 权重调整，海量并行批处理。
- 思维链推理，扩展推理循环，文档合成。
- API调用，网页抓取，代码执行，多智能体扇出。



图表 6

主要计算约束 - 并行计算（原始FLOPs）。

- 内存带宽与KV缓存路由。
- 控制流、编排与系统I/O。
- 基本数据馈送与排队。
- 分词化（提示预处理）与高频内核调度。
- 实时决策，内存池化，外部工具协调。



图表 7

从训练到智能体，CPU从辅助角色转变为战略核心。为AI的未来进行架构设计，意味着要以CPU优先的编排为出发点。

此处CPU与GPU比例为示意，可能因不同服务器架构而变化。来源：公开报告，Bernstein分析与估算


智能体AI工作负载对内存带宽和容量的需求远超以往世代，用于KV缓存存储、上下文窗口以及随任务复杂性增长的工作内存。行业正通过增加每CPU的DDR通道数（从8通道迁移至12通道，最终到16通道）以及在AI服务器中完全插满DIMM插槽来最大化加速器利用率来应对。每台服务器更多的DRAM模块意味着每台服务器成比例地需要更多内存接口芯片——这是一个在CPU出货量增长基础上叠加的结构性乘数。

智能体AI的带宽饥渴正在加速从DDR5 RDIMM向DDR5 MRDIMM的过渡，这将每模块的内存接口芯片价值提升约10倍。当数据速率因同样的AI工作负载对更高内存带宽的需求而突破8800 MT/s时，传统RDIMM架构遇到了根本性的信号完整性限制。MRDIMM通过主动信号重定时解决了这一问题，每个模块需要一个MRCD加十个MDB芯片，而RDIMM仅需一个RCD。这不是渐进式改进；这是每台服务器硅含量的阶跃式变化，将改变整个内存接口芯片市场的宏观环境格局。

这三个力量是乘数效应，而非简单相加。市场总规模是CPU出货量、每CPU的DRAM模块数以及每模块芯片组价值的乘积，而这三个因素几乎都在同时上升。这种结构性对齐解释了为何我们预测全球DDR模块芯片组市场总规模到2030年将达到200亿美元（约65%的年复合增长率），远超服务器CPU出货量约24%的增长，使得该板块在CPU出货量增长基础上的弹性几乎是其三倍。请注意，市场总规模对CPU出货量和MRDIMM渗透率都很敏感，正如我们在图5中强调的，因此如果CPU市场增长不及预期且MRDIMM渗透率低于预测，我们的预测将面临节奏变化不确定性。

图3：我们将全球内存接口市场总规模预测上调至2030年的200亿美元，其中MRDIMM的MRCD和MDB贡献73%，主要受每模块芯片组价值显著提升驱动

全球内存接口芯片市场总规模（十亿美元）




图表 8

我们的市场总规模预测不包括用于NVIDIA专有CPU的内存接口芯片，例如电压调节器和PMIC。我们预计影响仅为低个位数百分比，因为NVIDIA CPU在服务器CPU出货量中占比很小，且相关组件价值相对较低。

来源：Mercury,TrendForce,Gartner,Bernstein分析与估算

图4：市场总规模的扩张由三个核心因素驱动，每个因素预计在本十年后半段相对于过去五年都将加速


驱动因素1：全球服务器CPU出货量（百万台）



图表 9


驱动因素2：每CPU平均DIMM封装数量（个）

来源：Gartner,Mercury,Bernstein分析与估算



图表 10

驱动因素3：每DIMM模块接口芯片平均价值（美元）



图表 11


图5：2030年市场总规模敏感性分析：即使在熊市情景下，全球内存接口芯片市场总规模仍达到我们先前版本的预测，强化了澜起科技在当前报价水平下受到良好保护的节奏变化不确定性

来源：Bernstein分析与估算

产品入门：内存模块与内存接口芯片

DDR 模组芯片组是一系列安装在服务器 DIMM 模组上的专用集成电路家族。它们分为两个层级——高价值的内存接口芯片（RCD、DB、MRCD、MDB）和辅助支持芯片（SPD、TS、PMIC）——随着 DDR 代际和 DIMM 规格的演进，每个模组的硅含量急剧增加。内存接口芯片是核心的高价值硅片，而辅助支持芯片自 DDR5 代以来重要性日益提升。


图 6:DDR 模组芯片组由两个层级的 IC 组成：内存接口芯片和辅助支持芯片



来源：Renesas, Bernstein 分析

并非所有 DRAM 封装都需要内存接口芯片。在 PC 和低端服务器中，内存容量和带宽需求适中，CPU 的集成内存控制器可以直接与 DRAM 芯片通信，无需中间缓冲。然而，在高端服务器，特别是需要最大内存带宽和容量的 AI 服务器中，CPU 无法同时与过多 DRAM 通信而不出现信号衰减。这正是 DDR 模组芯片组变得至关重要的原因。

图 7:在所有 DRAM 变体中，封装在 DIMM 中的 DDR 需要 RCD/MRCD 和 DB/MDB 来与服务器 CPU 接口，而 NVIDIA Vera CPU 使用的 LPDDR 也需要一些简化的内存接口芯片



图表 13

来源：Semiconductor Engineering, Bernstein 分析

核心接口芯片


核心接口芯片是 DDR 模组芯片组中技术最复杂、商业价值最高的组件。它们在物理上位于 CPU 内存控制器和模组上的 DRAM

裸片之间，对信号进行缓冲和调节，以实现比原本可能达到的更高的内存容量和带宽。一个有用的类比：如果 CPU 是公司的“CEO”，那么 RCD/MRCD 就是指挥指令的“经理”，而 DB/MDB 则是实际将数据从 DRAM “员工”处搬入搬出的“快递员”。

图 8:内存接口芯片：服务器中连接 CPU 和 DRAM 的核心网络芯片，以支持更高的内存容量/带宽

PC 和低端服务器的 DRAM：CPU 直接连接 DRAM

- 对 DRAM 容量/带宽的需求有限
- CPU 可以直接与 DRAM 通信进行数据读写




图表 14

高端服务器的 DRAM：CPU 通过接口芯片连接 DRAM

- 需要更多 DRAM 容量/带宽，尤其是 AI 服务器，但作为“CEO”的 CPU 无法同时与太多 DRAM 通信
- DB/MDB 作为额外的“快递员”，帮助 CPU 将数据分发和传送到更多 DRAM

- RCD/MRCD 作为额外的“经理”，控制 DB/MDB 何时以及向 CPU 发送哪些数据



图表 15

来源：公司报告，Bernstein 分析

RCD（注册时钟驱动器）：RCD 是内存控制器与模组上 DRAM

芯片之间的桥梁。它提供命令、地址和时钟信号以实现同步数据传输。RCD 用于 RDIMM 和 LRDIMM 服务器模组，以实现比 PC 模组（UDIMM 和 SODIMM）更高的容量和更好的可靠性。每个 RDIMM 模组安装一个 RCD。典型 RCD 芯片上的主要功能模块包括：用于管理 I/O 端口的逻辑微控制器（通常基于 ARM）、用于芯片间通信的 I2C/I3C 接口，以及用于处理参考信号的时钟模块。

MRCD（多路复用秩 RCD）：MRCD 是专为 DDR5 MRDIMM

模组设计的下一代注册时钟驱动器。与被动缓冲信号的常规 RCD 不同，MRCD 主动重塑和重新定时信号，在 MRDIMM 目标的高数据速率（8800 – 12800 MT/s）下保持信号完整性。每个 MRDIMM 模组安装一个 MRCD。


RCD/MRCD 是 DIMM 芯片组中最复杂、最先进的 IC。它们首次引入于

DDR3，并在随后的每一代中重要性不断增加。领先供应商通常使用台积电的 CMOS 工艺制造其 RCD，DDR4 RCD 采用 40nm 平台，DDR5 第一代 RCD 从 28nm 开始。未来几代将向更激进的节点（降至 10nm 级别）迁移，以支持更高的数据速率。

DB（数据缓冲器）：数据缓冲器存储 CPU 与 DRAM 裸片之间传输的数据块副本。它们在物理位置上比 RCD 更靠近 DRAM 芯片，从而缩短 I/O 走线长度，减少信号反射，并降低模组数据总线上的数据负载。因此，带有数据缓冲器的模组（LRDIMM）可以支持比 RDIMM 更高的内存容量。数据缓冲器首次实施于 DDR4 LRDIMM，每个模组 9 个。由于 JEDEC 定义了每个模组 DB 的具体数量，它们以捆绑包的形式销售给内存模组供应商。

MDB（多路复用秩数据缓冲器）：MDB 是用于 DDR5 MRDIMM 的下一代数据缓冲器。与 MRCD 类似，它通过多路复用主动管理数据信号，实现对模组上两个内存阵列的并发访问，与常规 RDIMM 相比，有效使每个模组的带宽翻倍。每个 MRDIMM 模组安装 10 个 MDB，与 DDR5 RDIMM（在 6400 MT/s 下不需要数据缓冲器）相比，硅含量大幅增加。


图 9:RCD 的逻辑图，包括一个 MCU



图表 16

来源：Rambus


图 10:DB 芯片的逻辑图



图表 17

来源：JEDEC, Renesas 的美国专利 US10082823B1

图 11:MRCD 和 MDB 在 MRDIMM 中的工作机制：MRCD 允许同时访问两个秩， MDB 实现多路复用和解复用。因此，两个 DDR 秩以多路复用模式运行，速度翻倍



图表 18

来源：Micron，Bernstein 分析


辅助芯片：公司情况更新

DDR5 规范引入了几个 DDR4 中没有的新的模组上组件，扩展了每个模组的总芯片组内容，并为芯片组供应商创造了额外的收入机会。

SPD Hub（串行存在检测集线器）：SPD Hub 存储模组配置信息——包括大小、速度、电压和时序参数——这些信息在启动时由系统 BIOS 读取。它包含一个嵌入式温度传感器，并管理安装在 DIMM 上的独立温度传感器。还包括一个 1KB 的 EEPROM 器件，用于存储 DIMM 拓扑配置和 DRAM 信息。在所有格式和代际的每个服务器 DDR 模组上都有一个 SPD Hub。

TS（温度传感器）：DDR5 温度传感器必须达到约 0.25 °C 的精度，才能触发有效的热管理操作，包括降低 IC 速度或增加冷却风扇活动。每个 DDR5 服务器模组（RDIMM 和 MRDIMM）上安装两个独立的温度传感器，而 DDR4 RDIMM 模组上没有标准化的传感器。这些传感器由 SPD Hub 通过 I3C 串行总线管理。

图 12:DDR5 模组引入了一个 SPD Hub，它将配置信息存储在 EEPROM 中



图表 19

来源：Renesas


图 13:DDR5 温度传感器必须达到约 0.25 ° C 的精度，才能触发有效的热管理操作，包括降低 IC 速度或增加冷却

来源：Samsung, Bernstein 分析

PMIC（电源管理集成电路）：向DDR5的过渡将电源调节从主板移至DIMM模块本身。DDR5 PMIC包括降压开关稳压器和低压差稳压器，用于管理电压转换和分配。这种模块上电源管理提高了电源效率，同时降低了对主板上电源噪声的敏感性——这是多个DIMM在近距离运行的高密度服务器部署中的关键优势。每个DDR5模块上有一个PMIC。

图表14：升级至DDR5引入了模块上PMIC，提高了电源效率，同时降低了对主板上电源噪声的敏感性

DDR4 DIMM



图表 20

来源：三星, Bernstein分析 DDR5 DIMM


PC DDR模块规格与CKD

虽然本报告主要关注服务器内存接口芯片，但PC和笔记本电脑DDR模块的并行发展代表了一个增量式——尽管在结构上较小——的TAM机会。

PC和笔记本电脑内存使用两种主要规格：SODIMM（笔记本电脑）和UDIMM（台式机）。与服务器RDIMM和MRDIMM不同，这些模块不使用RCD或数据缓冲芯片，CPU内存控制器直接与DRAM通信，无需中间缓冲。因此，DDR4代PC模块基本上不包含模块上芯片组。

DDR5改变了这一情况。除了所有DDR5规格中已成为标准的SPD Hub和PMIC之外，JEDEC还为PC内存定义了一种新芯片：CKD（时钟驱动器）。CKD在DDR5 UDIMM和SODIMM模块上缓冲并重新驱动时钟信号，使其能够在6400 MT/s及以上速度稳定运行，而在这些速度下，无缓冲架构本会遭受信号衰减。每个模块需要一个CKD。澜起科技是首家于2022年9月交付CKD芯片供样品的供应商。CKD与服务器端的RCD/MRCD不同。CKD仅缓冲时钟信号，ASP较低，且不与数据缓冲器配对。因此，它代表了一个互补产品类别，首次将TAM扩展至PC内存，尽管其规模仅为服务器机会的一小部分。需要关注的一个不利因素是LPDDR在笔记本电脑中的快速采用，该技术直接焊接而不使用DIMM模块，将随时间推移限制基于SODIMM的CKD用量。

图表15：除服务器DDR规格外，SODIMM和UDIMM是PC的DDR模块，在DDR5时代引入了CKD



图表 21


来源：美光，Bernstein分析

TAM规模测算与增长驱动因素分析

我们预测全球DDR模块芯片组TAM到2030年将达到200亿美元（2025-2030年复合年增长率约65%，图表3），显著超过服务器CPU出货量增长（2025-2030年复合年增长率约24%）。这一差异反映了一种结构性动态：TAM公式中几乎所有乘数因素都在同时上升。内存墙已成为AI集群中的性能瓶颈，加速了内存技术升级，并使内存接口芯片在服务器架构中扮演着日益重要的角色。

到2030年，与MRDIMM相关的芯片（MRCD和MDB）预计将占内存接口芯片总TAM的约73%，而这一类别在2025年之前几乎不存在。这种集中度凸显了MRDIMM迁移对该行业收入池的变革性影响。

图表16：我们的TAM模型采用自下而上的方法，反映了三个驱动因素对五个乘数因素的影响




来源：Bernstein分析

服务器CPU出货量增加

我们预测全球服务器CPU出货量（不包括英伟达的专有CPU）将从2025年的约3060万单位增长至2030年的8930万单位，期间复合年增长率为24%。这一增长由AI服务器部署的快速扩张驱动，这些部署需要CPU与GPU/加速器阵列配合使用，以及云和企业基础设施的持续建设。

在此总量中，AI服务器CPU的增长速度显著快于通用服务器CPU。随着英伟达将其专有CPU（Grace）转向LPD DR——该技术不需要相同的DIMM芯片组——DDR内存接口芯片的需求主要与x86和非英伟达ARM CPU出货量挂钩。

图表17：更快的CPU出货量增长应直接转化为对内存接口芯片的更强劲需求
全球服务器CPU出货量（百万单位）




随着英伟达CPU转向LPDDR，其仅需要电压调节器和PMIC。我们对DDR内存接口芯片的TAM预测主要与x86和非英伟达ARM CPU出货量挂钩。来源：Mercury Research，Bernstein分析与预测

我们上调全球服务器CPU出货量预测，是受AI代理、长上下文处理和多模态模型的融合推动，这些因素推高了CPU利用率。

其宏观环境影响引人注目。佐治亚理工学院的研究表明，在多GPU LLM推理集群中，CPU配置不足可能导致首令牌生成时间增加1.4倍至5.4倍，实际上使价值数百万美元的GPU集群闲置。然而，CPU核心的成本约为等效GPU计算的1/100至1/1600，这意味着增加CPU分配通常仅增加约1.5%的集群总成本，同时可能显著提高GPU利用率。这为云服务提供商提供了强烈的宏观环境激励，以积极增加CPU配置——这一趋势直接推动了DDR模块芯片组的需求，因为每个额外的CPU都需要多个DDR模块，每个模块都装有模块芯片组。

图表18：CPU配置不足导致GPU闲置。增加CPU核心是提升性能的成本效益方式。由于CPU核心成本约为GPU计算的1/100至1/1600，增加CPU分配通常仅增加约1.5%的总成本，同时可能将首令牌生成时间改善1.36至5.40倍



图表 24

来源：Chung,Euijun,等。"Characterizing CPU-Induced Slowdowns in Multi-GPU LLM Inference." 佐治亚理工学院，2026；Bernstein分析

除DDR外，CPU复兴在结构上也有利于基于CXL的内存扩展。AI代理需要大量持久内存用于KV缓存和上下文窗口，而通过CXL内存池化配置了大型、解聚RAM池的CPU，为容纳长任务链产生的不断增长的数据量提供了更高效的架构——与直接绑定到GPU的HBM相比。我们认为CPU复兴是一个尚未反映在我们预测或市场共识中的实质性上行催化剂，读者应在2027-2030年代理型AI部署规模化时密切关注。

每CPU DIMM模块数量增加

第二个增长驱动因素是每CPU的DDR模块数量增加，这是两个子驱动因素共同作用的结果：向更高通道数CPU架构的迁移以及DIMM插槽占用率的上升。

通道数量迁移

每个CPU的DDR通道数量正因极度渴求带宽的AI工作负载而向上迁移。采用12通道DDR配置的服务器CPU占比将从2025年的24%增长至2030年的45%，而16通道CPU同期将从接近零增长至30%。这一转变有可能使每个CPU所需的存储器接口内容容量大约翻倍。


这一迁移背后的驱动因素很明确。AI工作负载需要巨大的存储器带宽，因为增加通道可减少并行计算期间的争用和延迟。CPU核心数量的增长速度超过了每DIMM带宽，这意味着必须增加通道才能维持每核心带宽并避免存储器饥饿。更高的通道数量还能支持更多DIMM插槽和更大的每插槽总存储器容量，从而支撑虚拟化密度、大语言模型推理以及大型常驻内存工作负载。

英特尔与AMD之间在提高DDR通道数量上的竞争，确保了两家供应商都无法在存储器规格上落后，从而产生了一种长期的棘轮效应。英特尔的Sapphire Rapids和Emerald Rapids（2023-2024年）采用8通道DDR5架构。转折点出现在Clearwater Forest（2026年上半年），这是英特尔的下一代E-core平台，它将通道数量翻倍至12通道DDR5，最多支持288个核心。展望更远的未来，英特尔的下一代P-core平台Diamond Rapids（预计2027年中）设计支持16通道DDR5。在AMD方面，通道数量迁移开始得更早。AMD的Genoa（EPYC 9004，2022年）首次采用12通道DDR5。即将推出的Venice（EPYC 9006，2026年），基于Zen 6架构，采用台积电2nm工艺，最多256个核心，预计将在新的SP7插槽上支持最多16通道DDR5。

图表19：竞争动态是自我强化的：英特尔和AMD都无法在存储器带宽规格上落后。向12通道和16通道架构的迁移将按计划进行，甚至可能加速

据报道，Diamond Rapids已推迟至2027年中。Venice SP7平台支持12通道和16通道DDR5配置，搭配RDIMM和MRDIMM。Verano在DDR5之外增加了对LPDDR5X SOCAMM2的支持。英特尔和AMD也都在各自平台上支持MRDIMM。来源：英特尔、AMD、Bernstein分析

图表20：从8通道到16通道DDR架构的转变有可能使每个CPU所需的存储器接口内容容量翻倍



图表 25

CPU根据其各版本中可用的更高DDR通道数量进行分类（例如，Clearwater Forest的8通道和12通道变体归入12通道类别）。在显式模型中，我们改用加权平均DDR通道数量。来源：Mercury Research、Bernstein分析和预测

占用率提升：公司情况更新


AI服务器以约70-80%的占用率完全填满DDR插槽，以优化加速器利用率。逻辑很简单：DDR容量不足会直接限制xPU利用率，而由于加速器占系统物料清单成本的大部分，最大化xPU利用率远超过填满每个存储器插槽的增量成本。在AI的并行计算场景中，更大的DDR容量配合可管理的带宽权衡（损失5-15%）是可以接受的，而对

称的DDR配置对于扩展型AI系统至关重要。

相比之下，通用服务器会留出大约一半的存储器插槽空置（约50%占用率），以优化集群级总拥有成本并保留未来升级的空间。DRAM约占通用服务器资本支出的50%且能耗密集，因此过度配置成本高昂。通用服务器通过横向扩展来扩容，半满的插槽保留了灵活性，以便根据需要升级内存和增加服务器。


随着AI服务器从2024年约占全球服务器出货量的14%增长到2030年的约30%，全球服务器集群中DIMM插槽的混合平均占用率将从约54%上升至56%——这意味着每出货一个CPU的DIMM总需求将有显著提升。

图表21：AI服务器几乎使用所有DIMM插槽以最大化加速器性能，而传统服务器优先考虑总拥有成本，留下许多插槽空置。向AI服务器的转变将推动更高的平均DIMM插槽占用率



图表 26

服务器中DIMM插槽的平均占用率



图表 27

来源：Gartner、Bernstein分析和预测

MRDIMM迁移带来更高的每模组存储器接口芯片价值

从DDR4到DDR5，以及随后从DDR5 RDIMM到DDR5 MRDIMM的迁移，是存储器接口芯片每封装美元含量扩张的强大驱动力。DDR5模组需要比DDR4 RDIMM中仅有的接口芯片RCD和SPD更多的芯片类型；具体来说，PMIC和TS现在被集成进来，提升了每个RDIMM模组的总接口芯片数量。更重要的是，向MRDIMM的过渡代表了硅含量的阶跃式变化：每个MRDIMM模组采用“1+10”架构，包含一个MRCD芯片和十个MDB芯片，而速度为6400MT/s的DDR5 RDIMM则是一个RCD和零数据缓冲器。这意味着每个模组的存储器接口硅含量急剧增加，直接提升了澜起科技每售出DIMM的美元含量。我们估计，存储器接口芯片总价值可能从RDIMM的约7美元增加到MRDIMM的超过70美元（所有接口芯片合计）。


因此，MRDIMM渗透率是TAM模型中最敏感的变量。TrendForce估计，2026年MRDIMM仅占全球服务器DDR DIMM出货量的3%；我们预计到2030年这一比例将上升至25%。

跨DDR世代和DIMM规格的配置对比

不同DDR世代和DIMM规格的每模组芯片数量和构成差异显著，每个升级周期都会引入额外的硅含量。

从图表23中跨模组规格对比得出的关键结论是，从DDR5 RDIMM过渡到DDR5 MRDIMM时，硅含量发生了戏剧性的阶跃变化。MRDIMM采用“1+10”架构（一个MRCD加十个MDB芯片），而速度为6400 MT/s的DDR5 RDIMM仅有一个RCD和零个数据缓冲器。MRDIMM相对于RDIMM，总DDR芯片组价值放大了约10倍：从每个RDIMM模组约7美元的总接口芯片价值，增加到每个MRDIMM模组超过70美元（所有接口芯片合计）。这一阶跃变化是TAM扩张的最重要结构性驱动因素。

图表22：MRDIMM与RDIMM的规格升级 传统RDIMM与MRDIMM在规格方面的比较



图表 28

来源：TrendForce 2025年7月报告

RDIMM与MRDIMM的比较


TrendForce

图表23：服务器DDR4和DDR5各种规格的存储器接口芯片配置对比

此图表显示了我们对于2026年芯片价格的估计，我们预计未来几年价格将进一步下降。来源：澜起科技报告、Bernstein分析

EXHIBIT 24:DDR5 MRDIMM 在利用现有 DDR5 物理架构的同时，实现了 DDR6 级别的数据速率。这一能力支撑了我们对 MRDIMM 将获得广泛采用的信心

当前 JEDEC 标准下各代 DDR 的数据速率与封装 (MT/s；与带宽呈线性相关)



资料来源：JEDEC，Bernstein 分析 EXHIBIT

25:内存接口芯片仅占模组成本的一小部分，限制了定价不确定性。内存价格上涨也正在将 MRDIMM 相对于 RDIMM 的溢价降至约 10%，降低了 MRDIMM 的采用门槛

MRDIMM 仍是一个小众产品，没有既定的合约定价记录。图表中显示的 MRDIMM

定价是基于公开信息的估算值；总体而言，我们估计在同等容量下，MRDIMM 比 RDIMM 有 300-350 美元的溢价 资料来源：TrendForce，Bernstein 分析与估算

EXHIBIT 26:MRDIMM 在 DDR5 时代的采用将使每个模组的内存接口芯片美元价值量几乎翻三倍。我们预计到 2030 年 MRDIMM 渗透率将超过 25%，与 DDR5 RDIMM 的采用轨迹相比，这一水平仍然适中

按产品代际和模组封装划分的服务器 DDR 出货量占比

所有模组封装混合计算下每个 DIMM 的接口芯片平均美元价值量 资料来源：TrendForce，Bernstein 分析与估算

为何我们相信 MRDIMM 的采用将会加速？

- 首先，超过 8800 MT/s 的数据速率超出了 RDIMM

的实际信号完整性极限。在没有主动重定时的情况下，RDIMM 在高数据速率下面临串扰和信号损耗——这是一个无法通过对无源架构进行渐进式改进来解决的基本物理限制。MRDIMM 的 MRCD 和 MDB 在模组上主动重塑信号并重新计时，在 8800 – 12800 MT/s 速率下保持信号完整性。

- 其次，CPU 平台支持正在扩大。英特尔承诺从其首代兼容 DDR5 MRDIMM 的平台开始支持 MRDIMM，而 AMD 也已跟进，从其第二代平台开始支持 MRDIMM。这向下游整个生态系统发出信号，表明该形态将获得持续的研究和认证。

- 第三，内存超级周期有助于缩小成本差距。随着 DRAM

晶粒价格上涨，接口芯片组在总模组成本中所占的比例变小，压缩了 RDIMM 和 MRDIMM 之间的百分比成本差距，这激励 CSP 更快地从 RDIMM 转向 MRDIMM。

为何 MRDIMM 不会重蹈 LRDIMM 的覆辙？

最常见的看空质疑：DDR4 LRDIMM 也含有很高的接口芯片价值量，但从未超过服务器 DDR 出货量的 1%。为何 MRDIMM 会有所不同？我们看到了结构性差异

- LRDIMM 解决的是错误的问题。LRDIMM

提供了更高的容量，但没有提升带宽，因为数据缓冲器增加了延迟，而每个模组的带宽保持不变。在 DDR4 时代，容量并非制约因素。MRDIMM

解决了两个维度的问题：其多路复用架构使每个模组的带宽翻倍，同时支持更高容量，直接解决了 AI

工作负载带来的带宽瓶颈。

- 在 DDR4 时代 RDIMM “足够好”；但在 DDR5 时代则不然。RDIMM 处理 DDR4 数据速率（最高 3200 MT/s）时没有信号完整性问题，客户没有理由迁移。在 8800 MT/s 及以上的 DDR5 速度下，RDIMM 无法再保持清晰的信号。向 MRDIMM 的迁移是由物理规律驱动，而非营销推动。
- 平台承诺与孤儿状态对比。英特尔和 AMD 均未发布 DDR5 LRDIMM 的正式计划，实际上扼杀了该形态。MRDIMM 则获得了两家供应商的明确支持。
- AI 服务器创造了一个以前不存在的客户群。DDR4 时代的服务器主要是具有中等内存需求的通用机器。AI 服务器会完全填满 DIMM 插槽，并将每个规格推向极限；因此，它们是提供最大带宽形态的天然高容量客户群。
- 内存超级周期缩小了成本差距。

EXHIBIT 27:英特尔在 2024 年下半年率先通过 Granite Rapids 向 MRDIMM 迁移，而 AMD 将在 2026 年直接进入 MRDIMM Gen2，Venice 是其首个支持 MRDIMM 的平台

资料来源：英特尔和 AMD 报告，Bernstein 分析

EXHIBIT 28:DRAM 供应商已建立了稳固的 MRDIMM

产品路线图；值得注意的是，长鑫存储正在迅速追赶全球领先者

资料来源：SK 海力士、三星、美光、长鑫存储报告，Bernstein 分析

竞争格局与行业护城河

核心内存接口芯片市场是一个教科书式的寡头垄断市场，约 92% 的份额由三家厂商占据。高进入壁垒保护了现有厂商，包括 JEDEC 认证、多方验证以及先进节点制造。配套芯片市场则更为分散，拥有许多传统的模拟或传感器供应商。

核心内存接口芯片市场：一个整合的寡头垄断市场

核心内存接口芯片市场呈现出即使在半导体行业标准下也属罕见的集中度。截至 2024 年，三家厂商——澜起科技（约 37% 市场份额）、瑞萨电子（约 36%）和 Rambus（约 20%）——合计控制了全球约 92% 的收入市场份额。唯一其他有意义的参与者是韩国公司 One Semiconductor，它已作为一个小型厂商出现，提供 RCD 和 CKD 产品，在三星代工厂的工艺平台上制造。One Semiconductor 由三星电子前 DRAM 开发主管和三星电机前首席技术官创立。尽管与三星关系密切，但该公司在规模化扩大市场份额方面举步维艰，这突显了该行业异常高的技术和生态系统壁垒。

这些结构性壁垒在历代 DDR 中逐步淘汰了竞争对手，导致了当前的行业集中度。符合 JEDEC 标准需要深厚的高速串行接口设计、模拟/混合信号工程以及内存控制器协议专业知识。此外，多方认证和验证过程——涵盖代工厂（主要是台积电）、CPU 供应商（英特尔、AMD）、JEDEC 委员会参与、DRAM 制造商（三星、SK 海力士、美光、长鑫存储）、模组供应商（例如金士顿）以及 OEM/CSP——通常需要 18-24 个月才能从初始芯片设计到量产批准。在此期间，任何设计缺陷或互操作性故障都可能导致供应商被完全取消资格。

RCD 和 MRCD 是 DIMM 芯片组系列中技术最复杂的组件，采用领先的 CMOS 节点制造。DDR4 RCD 采用 40nm 平台制造，而 DDR5 首代 RCD 则从 28nm 开始。未来用于 DDR5 的 RCD 和 MRCD 代际将提供更快的数据速率，并可能采用更激进的技术节点（低至 10nm 以下级别），这提高了任何潜在新进入者的技术门槛。

EXHIBIT 29:核心内存接口芯片市场是一个教科书式的寡头垄断市场，前三大厂商占据了 90% 以上的市场份额
2024 年核心内存接口芯片市场格局

资料来源：公司报告，Bernstein 分析与估算

互补支持芯片：一个更为分散的市场

与内存接口芯片市场的寡头垄断结构不同，互补支持芯片市场（PMIC、SPD Hub、TS）要分散得多，有数十家模拟和分立IC供应商参与其中。技术壁垒相对较低：这些组件不需要像RCD那样高水平的高速数字设计专业知识，并且它们是在成熟工艺节点上制造的，而非前沿CMOS。

瑞萨电子是互补芯片市场的领导者，在DDR5

PMIC/SPD/TS中拥有最大的市场份额，这得益于其在2019年以67亿美元收购Integrated Device Technology（IDT）所获得的深厚模拟产品专业知识。IDT在被收购前曾是DIMM芯片组的市场领导者，瑞萨电子利用这笔交易巩固了其在先进通信和汽车混合信号产品中的地位。

澜起科技在2021年10月DDR5推出时实现了产品组合的完整性，但部分是通过制造合作伙伴实现的：与上海复旦微电子集团合作SPD Hub，与台湾致新科技合作PMIC。这保持了其对核心RCD/DB能力的研发专注。最近，澜起科技似乎正在建立内部PMIC和SPD设计能力，其美国办事处正在为这些产品招聘模拟工程师。

Rambus最初缺乏互补芯片，这是一个明显的劣势；但它通过有序的内部开发弥补了差距：2022年7月推出SPD Hub和TS，2024年4月推出服务器PMIC，以及2024年10月推出用于MRDIMM的PMIC5030。

互补芯片领域的其他知名参与者包括三星、Monolithic Power Systems、立锜科技、德州仪器、恩智浦和亚德诺半导体。较低的壁垒和较多的参与者意味着互补芯片的定价权明显弱于内存接口芯片。

图30：除了三家拥有完整芯片组的领先厂商外，一系列模拟和分立供应商也提供互补支持芯片

来源：Yole，Bernstein分析

三大核心内存接口芯片厂商评估

澜起科技、瑞萨电子和Rambus在2024年合计控制了全球核心内存接口芯片市场超过90%的份额。进入壁垒极高：芯片必须通过DRAM供应商、CPU平台提供商和云服务提供商长达18-24个月的认证周期，同时现有厂商塑造着新进入者必须满足的JEDEC规范。历史上，落后于一代DDR的供应商已被淘汰。我们从产品组合广度、DDR5 RDIMM路线图和MRDIMM定位三个方面评估这三家厂商。

产品组合广度：三家厂商现均提供完整DDR5芯片组，但路径不同

DDR5扩展的模块架构引入了PMIC、SPD Hub和温度传感器，以及传统的RCD和DB，使得提供完整芯片组成为寻求一站式采购的模块制造商的竞争要务。

瑞萨电子从一开始就凭借最广泛的内部产品组合进入DDR5市场，通过其2019年收购IDT（67亿美元）继承了深厚的模拟和电源管理专业知识。IDT于2017年推出了业界首款DDR5 PMIC，并在三家现有厂商中拥有最大的PMIC份额。

澜起科技最初通过制造合作伙伴关系实现了产品组合的完整性，但正在逐步建立互补支持芯片的内部设计能力。

Rambus最初缺乏互补芯片，但自2022年以来通过有序的内部开发弥补了差距。随着这一构建完成，Rambus现在为RDIMM和MRDIMM提供完全内部的芯片组。

简而言之，产品组合广度已不再是差异化因素。剩下的区别在于开发模式：瑞萨电子在内部模拟传统方面领先，Rambus通过有机研究迎头赶上，而澜起科技则通过合作伙伴采购和日益增强的内部能力相结合来弥合差距。

DDR5 RDIMM路线图：瑞萨电子领先，澜起科技和Rambus紧随其后

瑞萨电子略微领先，已实现DDR5 Gen 5（8800 MT/s）的量产，并于2025年11月开始提供Gen 6（9600 MT/s）的样品。

澜起科技于2025年10月实现了Gen 4（7200 MT/s）的量产，并正在提供Gen 5（8000 MT/s）的样品，Gen 6仍在研发中。

Rambus于2024年10月实现了Gen 5（8000 MT/s）的量产，但尚未披露Gen 6的时间表。

实际上，瑞萨电子在速度等级上的领先所带来的商业影响受到服务器平台认证周期的制约，这往往会压缩每个平台发布窗口内供应商的时机。

DDR5 MRDIMM芯片组：澜起科技和瑞萨电子共同开创Gen 1；Rambus直接转向Gen 2

鉴于每个模块硅含量的阶跃式变化，MRDIMM具有最高的增长潜力，因此在此处的竞争定位对长期份额动态至关重要。

澜起科技和瑞萨电子均在2022年按可比时间表推出了Gen 1 MRDIMM芯片组（8800 MT/s），确立了其作为同等早期进入者的地位。他们的芯片组支持了2024年下半年随英特尔Granite Rapids出货的初始MRDIMM模块。Rambus在JEDEC正式公布产品标准后，做出了一个深思熟虑的决定，完全跳过Gen 1，将资源直接投向Gen 2。

对于MRDIMM Gen 2（12800 MT/s），竞争格局更加势均力敌。三家现有厂商现在都在积极竞争Gen 2的设计导入，最终份额将取决于认证结果、量产执行情况以及2026-2027年的定价动态。

图31：三家行业领导者在DDR5 RDIMM和MRDIMM产品上仍然势均力敌。然而，澜起科技和瑞萨电子在MRDIMM内存接口芯片方面拥有先发优势 来源：公司官网，Bernstein分析

瑞萨电子的内存接口管理展望看似保守

瑞萨电子的内存接口业务规模与澜起科技相似，尽管仅占其收入的6%，但其市值仅比澜起科技高25%；它似乎被显著低估，管理层对该业务20-30%的复合年增长率指引过低。

图32：瑞萨电子AI基础设施 - 中长期收入目标 来源：瑞萨电子

图33：在AI基础设施中，瑞萨电子内存接口IC的中期收入目标

来源：瑞萨电子

图34：瑞萨电子 - 内存接口IC收入趋势

瑞萨电子 - 内存接口IC收入增长

来源：公司披露，Bernstein估计和分析。 图35：瑞萨电子AI基础设施收入按产品划分

瑞萨电子AI基础设施收入按产品划分

定时时钟IC收入自2026年2月起被排除，此前瑞萨电子将该业务出售给SiTime（SITM，未覆盖），该交易于2026年7月完成。 来源：公司披露，Bernstein估计和分析。

行业护城河：公司情况更新

内存接口芯片市场拥有深厚的结构性护城河，建立在相互强化的支柱之上。

8/10

通过参与JEDEC制定标准：三家现有供应商均为JEDEC（负责定义DDR标准的行业机构）的活跃成员。值得注意的是，澜起科技和瑞萨电子担任JEDEC董事会成员，这使其能够提前了解未来规格并影响标准制定。这形成了一种"路线图定义"动态，即现有供应商帮助塑造新进入者最终必须满足的技术要求——实质上是以自身条件定义竞争格局。

多方验证生态系统与强大网络效应：将新型内存接口芯片推向市场，需要在复杂生态系统中进行严格的互操作性验证，包括晶圆代工厂（先进制程主要为台积电）、CPU供应商（英特尔、AMD）、JEDEC委员会、DRAM制造商（三星、SK海力士、美光、长鑫存储）、模组供应商（如金士顿）以及OEM和云服务提供商等终端客户。这一认证过程通常需要18-24个月，且每一代新产品都必须重复进行。对于新进入者而言，假设认证过程无挫折，从初始研发投入到首次产生可观收入至少需要3-4年。这种深度互联且成熟的生态系统既强化了网络效应，也提高了转换成本，为现有供应商提供了强大的结构性保护。

跨技术代际的行业整合。历史行业动态表明，随着DDR代际更迭，行业整合程度不断提高。可行供应商数量不增反减：英特尔在DDR2后因回报不足退出，德州仪器在DDR3后跟进退出。剩余玩家在多个DDR周期中，已在IP、工程能力和晶圆代工合作方面投入了数十亿美元。对于潜在新进入者而言，深厚技术专长要求、漫长认证周期以及错失关键代际转换的不确定性（历史证明这种不确定性是致命的）相结合，形成了极高的进入壁垒。

图36：完善的生态系统联系和紧密协作要求形成了高壁垒，保护了核心内存接口芯片领域的现有供应商

内存接口芯片生态系统 高壁垒。深度依存。战略控制点。

与DRAM、CPU、标准、固件和模组生态系统紧密相连。

复杂的认证和验证过程形成了强大的客户锁定效应。

少数公司控制着内存价值链中的关键瓶颈。资料来源：Yole，Bernstein分析

未来技术路线图

DDR6及其对内存接口芯片的影响

JEDEC于2024年底完成了DDR6初始规格草案，预计最终批准将在2026年内完成。与DDR5相比，DDR6引入了两项根本性的架构变化。首先，基本格式的峰值数据速率大约翻倍：DDR6的JEDEC规格定义的基础速率为8,800 MT/s，可扩展至17,600 MT/s，而DDR5 RDIMM的范围为4,800 – 8,400 MT/s。其次，DDR6用四通道24位子通道设计取代了DDR5的双通道32位子通道架构。通过将数据传输分散到四个更窄的通道上，每条位线更短，电容和串扰更小，从而在不按比例增加功耗的情况下实现数据速率翻倍。DDR6预计还将采用CMM2连接器标准，取代沿用数十年的DIMM和SO-DIMM外形规格，这可能会改变内存模组的物理设计和物料清单，包括模组上接口芯片的作用。

三大DRAM制造商——三星、SK海力士和美光——均已启动DDR6开发，完成了原型芯片设计，目前正与内存控制器和CPU平台厂商合作进行接口测试。然而，商业化时间表仍不确定，且行业内分歧显著：SK海力士在2025年11月AI峰会上公布的公开路线图将DDR6定位在2029-2031年时间段，反映出其战略优先事项是通过MRDIMM和面向AI工作负载的HBM4/5来延长DDR5的生命周期。据报道，英特尔和AMD的下一代CPU平台正在进行DDR6接口验证，但两家公司均未披露确认支持DDR6的明确产品路线图。在内存接口芯片方面，三大供应商均尚未披露具体的DDR6接口芯片产品。澜起科技声称正在进行DDR6相关的研发项目。从历史上看，接口芯片的开发落后于DRAM标准一到两年，因为供应商需要稳定的规格才能投入芯片设计资源。

关键在于，DDR6的8,800 MT/s基础数据速率相当于DDR5 MRDIMM第一代的有效吞吐量，而DDR5 MRDIMM第三代预计将以17,600 MT/s的速度匹配DDR6的高端规格。这意味着，通过先进的接口芯片架构，DDR6的整个数据速率范围在DDR5代际内已经可以实现；因此，这种显著的重叠削弱了服务器OEM和云服务提供商近期向DDR6迁移的紧迫性。这一动态强化了我们的预测，即在本十年内，DDR5 MRDIMM的渗透率将持续上升，之后DDR6才会成为有吸引力的替代方案。展望更远的未来，DDR6的前景对内存接口芯片行业在结构上是有利的。要使DDR6相比DDR5 MRDIMM提供有意义的带宽优势，其数据速率需要远超当前基本规格17,600 MT/s的上限，而这将需要新一代先进内存接口芯片，用于主动重定时、信号调理和多路复用秩架构，类似于MRDIMM为DDR5带来的技术。换言之，基本模组格式的DDR6相比DDR5 MRDIMM并未提供令人信服的升级路径；只有通过更高的接口芯片含量，DDR6才能解锁足以证明代际转换合理性的数据速率。这确保了每一次对更高内存带宽的追求，都需要每个模组上更智能的接口芯片和更高的美元含量——这是一个无论哪个DDR代际占主导地位，都对澜起科技、瑞萨电子和蓝博士有利的长期趋势。

CXL：内存接口的下一个前沿

随着过去十年服务器CPU核心数量急剧增加，每核心的内存带宽和容量并未跟上——这一差距被广泛称为“内存墙”。雪上加霜的是，数据中心服务器中相当一部分已安装的DRAM处于闲置状态，因为与该内存关联的CPU核心已被完全分配，这种现象被称为内存搁浅。Compute Express

Link（CXL）已成为业界解决这些低效问题的主要开放互连标准。CXL基于PCIe 5.0物理层，支持缓存一致性内存扩展和池化，允许将解耦的内存资源与主机处理器分离，并在多个计算节点之间动态共享。

CXL 服务于两个主要用例：内存扩展和内存池化。内存扩展允许 CPU 通过 CXL 连接的内存模块，访问其原生 DDR 通道限制之外的额外 DRAM，从而显著提高每个插槽的有效容量和带宽。内存池化则更进一步，通过 CXL 交换机连接，实现共享 DRAM 池，可按需供多个 CPU 或加速器访问。鉴于典型服务器内存利用率徘徊在 50% 左右，池化有潜力大幅提高资源效率并降低云运营商的总体拥有成本。早期估计表明，第一代 CXL 部署可减少约 10% 的 DRAM 采购需求，随着 CXL 3.0 下更先进的池化功能成熟，节省幅度可能超过 35%。

EXHIBIT 37:CXL 具备两大核心功能，可扩展内存容量并减少内存搁置 来源：公司报告，Bernstein 分析

CXL 生态系统已获得广泛的行业支持，但大规模采用仍处于早期阶段。CXL 联盟目前拥有超过 180 名成员，涵盖 CPU 供应商、内存制造商、云提供商和芯片公司。在平台方面，英特尔和 AMD 均已将 CXL 支持集成到其服务器 CPU 路线图中，分别从 Sapphire Rapids 和 Genoa 开始。包括三星、SK 海力士和美光在内的主要 DRAM 制造商已开发出兼容 CXL 的内存扩展模块。某些超大规模云提供商也已开始为下一代服务器设计试点基于 CXL 的架构。该标准发展迅速——从 2019 年的 CXL 1.0 到 2022 年的 CXL 3.0——每一代都增加了更复杂的功能，如多级交换、点对点通信和机架级解耦。CXL 3.0 基于 PCIe 6.0 物理层，将传输速率翻倍至 64 GT/s，并引入了实现完全内存组合性所需的网络级能力。

然而，在 CXL 能够大规模部署之前，仍存在重大障碍。与本地连接的 DRAM 相比，CXL 引入了大约 67-87 纳秒的额外延迟惩罚，这将其实际应用限制在非频繁访问的内存层级，而非延迟敏感的热数据。在 AI 密集型工作负载中，CXL 在与专用加速器互连（如 NVLink）相比时也面临根本性的带宽劣势，后者在单位面积上提供显著更高的带宽。这使得 CXL 最强的机会明确地定位在 CPU 中心的通用服务器环境中，而非 GPU 中心的 AI 训练集群。此外，CXL 在数据中心规模的成本效益案例尚未在生产中得到验证，且基于 CXL 3.0 的解决方案的产品路线图可见性仍然有限。

EXHIBIT 38:阿里巴巴是采用 CXL 用于 AIDC 的先驱之一

来源：阿里巴巴报告，Bernstein 分析

从竞争角度来看，CXL 对于 PCIe 芯片供应商和内存接口芯片现有企业来说都是一个自然的相邻领域。由于 CXL 共享 PCIe 物理层，拥有现有 PCIe IP 组合的公司，包括 Broadcom、Astera Labs、Microchip 和 Marvell，拥有进入 CXL 芯片的现成路径。在核心内存接口芯片供应商中，Montage 目前提供 CXL 内存扩展控制器，使其能够从以 DDR 为中心的连接扩展到更广泛的内存网络领域。Rambus 通过收购 Xconn 获得了 CXL 业务。CXL 芯片的潜在市场规模，包括内存扩展控制器和 CXL 交换机，到 2030 年可能达到 17 亿美元，尽管部署步伐仍高度不确定。我们认为 CXL 是内存接口芯片行业潜在的市场规模上行机会，但其时机和规模取决于生态系统的成熟度和超大规模云提供商的采用决策。

EXHIBIT 39:CXL 芯片的潜在市场规模到 2030 年可达 17 亿美元，但部署时间表仍不确定 来源：Montage H 股招股说明书，Bernstein 分析

SOCAMM2 - 英伟达为其 CPU 平台定制的 DRAM 格式

在我们最新的 SOCAMM2 报告中，我们认为英伟达在其下一代 Vera CPU 中采用 SOCAMM2 代表了一种平台特定的架构优化，而非颠覆性的行业标准内存。SOCAMM2 用基于模块化 LPDDR5X 的设计取代了 Grace 处理器中使用的焊接式 LPDDR5X 内存，提高了可维护性、升级灵活性和多供应商采购能力，同时保留了 LPDDR 的能效优势。然而，SOCAMM2 的优势与英伟达垂直整合的机架级 AI 系统架构紧密相关，因此我们预计在可预见的未来，其采用将主要局限于英伟达平台。

从技术角度来看，SOCAMM2在能效、外形尺寸和每瓦带宽方面提供了引人注目的优势，使其非常适合系统功耗预算日益受限的 GPU 中心 AI 服务器。然而，DDR5 MRDIMM 在内存带宽和容量方面继续保持明显优势，同时受益于成熟的生态系统和广泛的行业支持。考虑到与重新设计内存控制器、平台架构、认证流程和软件生态系统相关的巨大转换成本，我们认为主流 x86 平台和大多数非英伟达 ARM 服务器平台将继续采用 DDR5 RDIMM 和 MRDIMM 解决方案，而非迁移到 SOCAMM2。

EXHIBIT 40:DDR5 RDIMM、MRDIMM 和 SOCAMM2 规格对比

来源：公司报告，Bernstein 分析

EXHIBIT 41:SOCAMM2 与 DDR5 RDIMM 配置对比

来源：AMD 网站，Bernstein 分析

- \~133mm x \~31mm x \~2.5mm
- 边缘连接器上有 288 个引脚
- 垂直插入式插座
- \~86mm x \~14mm x \~1mm
- 背面有 694 个引脚
- 水平安装，螺丝固定

总之，SOCAMM2 在能效和紧凑设计方面表现出色，与英伟达机架级垂直整合以及最大化每瓦每秒 Token 数的总体战略高度契合。相比之下，DDR DIMM 在带宽和容量方面保持优势，并得到更成熟生态系统的支持。对于内存接口芯片供应商，我们认为SOCAMM2的影响是可控的。与焊接式LPDDR相比，SOCAMM2增加了芯片组内容，但每个模组的价值仅为几美元，远低于DDR5 MRDIMM 50-70美元的接口硅含量。因此，如果SOCAMM2获得广泛行业采用，内存接口芯片的潜在市场规模（TAM）可能会更低。然而，如果该封装设计仍仅限于英伟达使用，那么对TAM的影响将局限于英伟达CPU的出货量份额（HSD至LT%）。MRDIMM的小幅增量采用很容易抵消这一影响。此外，SOCAMM2也使用了一些内存接口芯片，因此在英伟达内部从LPDDR5转向SOCAMM2实际上为内存接口TAM带来了一些增长。Rambus目前拥有先发优势，但我们预计，鉴于SOCAMM2接口芯片的技术壁垒相对较低，瑞萨和澜起科技将迅速追赶。

附录 - 财务预测

图42：澜起科技：预测利润表

来源：彭博、Bernstein分析与预测

来源：彭博、Bernstein分析与预测 图43：澜起科技：预测资产负债表