

report

本实验改编自《FPGA并行编程》第四章 离散傅里叶变换,我们编写了一段 DFT代码,利用Xilinx Vitis HLS生成的DFT IP进行DFT算法的加速,并设计了测 试代码用以检测程序功能。


C simulation的结果如下:




可以看出所写的代码能够通过C simulation,无warning/error。 C synthesis的结果如下:



但在下一步C/RTL cosimulation的过程中需求时间过长,我们推测这是综合后需求资源过多导致的



导出DFT IP核后在vivado中添加zynq核后,自动布局布线的结果如图:



导出比特流文件后在pynq上运行结果如图所示:

```
In [10]: import time dft.register_map.CTRL.AP_START=1 start_time = time.time()
while True:
    reg = dft.register_map.CTRL.AP_DONE
    if reg != 1:
        break
end_time = time.time()
print("耗时:{}s".format(end_time - start_time))

耗时:0.0010991096496582031s
```

对比单纯使用python的DFT算法运行时间如下:

```
In [1]: import numpy as np
from time import time

# 生成输入
N = 1024
real_in = np. arange(N)
imag_in = np. zeros(N)

# 使用np. fft. fft直接计算DFT
start = time()
out = np. fft. fft(real_in)
end = time()
np_time = end - start
print("Numpy DFT时间:", np_time)

Numpy DFT时间: 0.0013034343719482422
```

程序运行的时间加快了15.7%。