

3.1節まとめ：Use of Harmonic-Mixer-Based Feedback

この節の目的

Fractional-N PLL における量子化ノイズやスパーの増幅問題を、**Harmonic Mixer (HM)** を使って根本的に回避しようという新しいアプローチを紹介する節。

3.1.1 Amplification of Input-referred Noise in Feedback Systems

- PLLは閉ループシステムで、入力ノイズが「 $1/\beta$ 」で出力に現れる（ β はフィードバック利得）。
- Fractional-N PLLでは分周比 = $1/\beta$ だから、量子化ノイズが分周比で増幅されちゃう。
- 例：2.4GHz を 100MHz リファレンスから生成すると、 $20\log(24) \approx 27.6\text{dB}$ もノイズが増幅される！
-  これを避けるために、フィードバック経路で $\div N$ を使わず、Mixerを使った減算（ $f_{\text{OUT}} - f_{\text{LO}}$ ）にする。

3.1.2 Noise Model and Feedback Gain of Mixer-based PLLs

- 通常のPLL構成にMixerとLocal Oscillator (LO)を加えた構成。
- 出力 f_{OUT} と LO f_{LO} の差をMixerで取り、 $f_{\text{OUT}} - f_{\text{LO}} = f_{\text{REF}}$ を保つようにループ制御。
- フィードバックゲインが1 (= Unity) になるため、量子化ノイズが増幅されない！
- ただし、 $f_{\text{OUT}} \approx f_{\text{LO}}$ になってしまうと、「周波数引き込み (pulling)」のリスクがある。
-  解決策として、**Harmonic Mixer (HM)** を使って $f_{\text{OUT}} - k \cdot f_{\text{LO}}$ という構成にすることで、 f_{OUT} と f_{LO} の距離をとって引き込みを回避。

3.1.3 Architecture and Operation Principle of Harmonic-Mixer

- HMは普通のMixer + Frequency Multiplierとしても構成できるけど、消費電力と回路の複雑さが問題。
- よく使われるアプローチは **Sample-and-Hold (S/H)** 操作をベースにしたHM。

Sample（サンプリング）：

- インパルス列で入力波をサンプリング → 周波数領域では f_{SH} 間隔でスペクトルのコピーが発生
- これにより、 $f_{PLL} - k \cdot f_{SH}$ の差周波数成分が生成される

Hold（保持）：

- サンプルされた値を次のサンプリングまで維持
- 周波数領域では**sinc関数**との乗算に相当 → 高調波が減衰されて目的の成分だけが残る

最終的に：

- 出力周波数 f_{PLL} (= f_{OUT}) と サンプリングクロック f_{SH} (= f_{LO}) から
- $f_{OUT} - k \cdot f_{LO}$ 成分だけを抽出 → フィードバック信号として使う

復習チェック

1. Fractional-N PLLでは、**入力ノイズが分周比で増幅**される。そのため、ループ内でのノイズが問題に。
2. Mixer型のフィードバックにすれば、**フィードバックゲインが1**になり、ノイズの増幅が起こらない。
3. $f_{OUT} \approx f_{LO}$ だと周波数引き込みが起きる → **Harmonic Mixerで距離を離す**ことで緩和。
4. Sample-and-Holdにより、**差周波数成分 ($f_{OUT} - k \cdot f_{LO}$) を作ることができ、さらにsinc関数で他の高調波は減衰**できる。

3.2節まとめ：Triple-Loop PLL and Its Issues

🌟 この節の目的

前節3.1で紹介された**Harmonic MixerベースのPLL**を応用して、**Fractional-N PLL**を本格的に実現する構成、

すなわち **Triple-Loop PLL** を紹介し、その**ノイズ抑圧の原理と課題点**を分析するのがこの節の目的。

3.2.1 Triple-Loop PLL Architecture

- 3つのPLLから構成：
 - i. **Main PLL** (HMベース)
 - ii. **Auxiliary Integer-N PLL** (整数部分)
 - iii. **Auxiliary Fractional-N PLL** (小数部分)
- 出力周波数は：

$$f_{\text{OUT}} = \left(\frac{kN_1}{M_1} + \frac{N_2 + \alpha}{M_2} \right) f_{\text{REF}}$$

- 🔍 ノイズ抑制の工夫：
 - 小数型PLLの出力には量子化ノイズとスパーが含まれるけど、それを**M₂で分周**してからMain PLLに入力
 - HMベースのMain PLLは**フィードバック利得が1 (unity) **だから、**再増幅されない！**
- 🛠 一方、整数型PLLのノイズは**k/M₁倍**でMain PLLに入ってくるため、
→ **ノイズがある程度通ってしまう** (ただし量子化ノイズなどは含まれないので制御しやすい)

3.2.2 Noise Transfer Functions

各ノイズ源の**伝達関数 (出力への影響) **を定式化して、ノイズの抑圧構造を理論的に確認：

ノイズ源	出力への伝達関数の特徴	抑圧の構造
Main VCOノイズ	高域通過 (HPF)	PLLによくある形
Main PLLのPD/LOノイズ	低域通過 (LPF)、DCゲイン=1	ノイズの 再増幅なし！
Integer-N VCOノイズ	バンドパス (k/M ₁ ゲイン)	抑圧は限定的
Fractional-N VCOノイズ	バンドパス (1/M ₂ ゲイン)	M₂分の1 に抑制！

ノイズ源	出力への伝達関数の特徴	抑圧の構造
DSM量子化ノイズ・スパー	低域通過 + $(N_2 + \alpha)/M_2$	大幅抑制！
リファレンスノイズ	DCゲイン = 出力周波数 / リファレンス周波数	従来と同じレベル

✓ この解析から、Triple-Loop PLLが**Fractional-N特有のノイズ**に非常に強い構造であることがわかる。

3.2.3 Issues with the Triple-Loop PLL

- 🤔 問題点1：構成が重い！
→ PLLが3つも必要なので電力・面積・設計負荷が高い
- 😓 問題点2：VCO干渉のリスク
→ LC-VCOを3つ使うとチップ面積が増大、**カップリング（干渉）**の懸念も
- 💡 解決策（例）：[65]の論文ではリングVCOを一部に使って面積＆干渉を回避
- 💡 本論文では、**Triple-Loopの問題を解決する新アーキテクチャ（Dual Feedback）**を提案するよ！

🔄 復習チェック

1. Triple-Loop PLLで、各PLLが果たす役割は？
2. 小数PLLのノイズはどうやってMain PLLに入る？再増幅される？
3. Integer PLLのノイズが一部乗る理由は？
4. それでもTriple-Loop PLLが使われる理由ってなに？
5. この構成の課題は？今後どう乗り越えようとしている？

📘 3.3節まとめ：Dual-Feedback PLL

🌟 この節の目的

Triple-Loop PLL の複雑さとコストの高さを回避しながら、同等レベルのノイズ抑制性能を実現するために提案された、Dual-Feedback PLL という新しい構成を紹介する節！

3.3.1 Proposed PLL Architecture（提案回路の構造）

💡 基本構成

- 補助PLLは1つだけ（整数N型）
- でも、メインPLLに2つのフィードバック経路（HMベースとMMDベース）

🔄 動作のカギ：

- $f_{\text{OUT}} = k \cdot f_{\text{INT}} / M_1 = f_{\text{REF}} / (N_2 + \alpha)$ が成立すればループロック！
- 式 (3.17) を使って f_{OUT} を表現できる：

$$f_{\text{OUT}} = \frac{kN_1}{M_1} \cdot \frac{N_2 + \alpha}{N_2 + \alpha - 1} \cdot f_{\text{REF}}$$

🔧 周波数可変範囲の要件

- 粗調整： N_1 を変える（補助PLL）
- 微調整： $N_2 + \alpha$ を変える（メインPLL）
- 式 (3.21) の不等式を満たす必要あり：

$$N_1 \geq \frac{(N_2 + \alpha)_{\min} - 1}{1 - \frac{(N_2 + \alpha)_{\min}}{(N_2 + \alpha)_{\max}}}$$

3.3.2 Noise Transfer Functions（ノイズ伝達関数）

🔄 フィードバックゲインの合成

- HMベースのゲイン $\rightarrow 1$
- MMDベースのゲイン $\rightarrow 1 / (N_2 + \alpha)$

- 符号が逆なので、全体の負帰還ゲインは：

$$1 - \frac{1}{N_2 + \alpha}$$

各ノイズ源の影響

ノイズ源	特徴
VCOノイズ（メイン）	HPF特性（従来と同じ）
基準系ノイズ（メイン）	LPF特性、 DCゲイン ≈ 1 （厳密には $\frac{N_2 + \alpha}{N_2 + \alpha - 1}$ ）
DSM量子化ノイズ・スパー	メイン入力で直接発生 → 増幅されずに済む！ Triple-Loopより簡素
補助PLLのノイズ	Triple-Loopと同様、帯域設計で抑制可能（ $f_{UG,INT} \gg f_{UG,MAIN}$ ）

Triple-loopと比較したときのメリット

項目	Triple-loop	Dual-feedback
PLL数	3個	2個（簡素！）
DSMノイズ抑制	増幅 → 減衰で実現	最初から増幅なしで出力へ
伝達関数のLPF数	2段LPF	1段LPF（設計しやすい）
フィードバック構成	3ループ	2経路のフィードバックを1つのループで処理

復習チェック

1. Dual-feedback PLLでは、**なぜ補助PLLは1つだけで済むの？**
2. 式 (3.17) から、 f_{OUT} はどんなパラメータで決まる？
3. DSMノイズが増幅されないのはなぜ？
4. Triple-loopと比べて、Dual-feedbackの**設計や回路的なメリット**は？