



Statistické výsledky zkoušky LSP ve středu 14. června 2024

Četnost bodů z písemky




četnost odpovědí



Otázka [max. bodů]

1. Simulace [4]
2. Shannonova expanze [6]
3. Shoda funkcí [4]
4. Signed/Unsigned [2]
5. Sčítačka -1 [4]
6. XOR hradly NOR [6]
7. Protokol RDY-ACK [4]
8. C program skoky+cache [10]
9. VHDL na obvod [10]




6. Máte k dispozici pouze 2vstupová hradla NOR, a nic jiného. Vytvořte XOR hradlo jen pomocí nich a drátů.

Nápověda: Využijte De Morganovo pravidlo.



Zde
nepíšte

7. Doplňte chybějící signály a průběhy RDY-ACK komunikace po asynchronní sběrnici, kde signál Zápis='1' určuje zápis dat do periférie a Zápis='0' znamená čtení dat z periférie. Data je obousměrným signálem a "Adresa" jen vybírá pokaždé nějaký registr periférie.



4



100

.....


9. Nakreslete schéma obvodu, který vznikne z VHDL kódu dole.

Nápověda: Nevytvoří se v něm ani loop a ani latch.

```
library ieee; use ieee.std_logic_1164.all;
entity SomeName is
    port( clk:in std_logic; X1: in std_logic; Y1, Y2: out std_logic); end entity;
architecture rtl of SomeName is
begin
    px:process(X1)
        variable v1 : std_logic;
        begin
            Y1<=v1; v1:= not X1;
        end process;
    pex: process(clk)
        variable v1 : std_logic;
        begin
            if rising_edge(clk) then Y2<=v1; v1:= not X1; end if;
        end process;
    end architecture;
```

Řešení

1. Vstupy A, B, C měly v časech t_0, t_1, t_2, t_3 hodnoty uvedené v obrázku. Napište hodnoty X a Y výstupů. Předpokládejte, že intervaly mezi změnami vstupů jsou tak dlouhé, že lze zanedbat zpoždění hradel.



4

2. Funkci $X=f(A,B,C, X)$ obvodu z otázky 1, rozložte na tvar $X=(\text{not } X \text{ and } f_0(A, B, C)) \text{ or } (X \text{ and } f_1(A, B, C))$ pomocí Shannonovy expanze. Výsledné funkce f_0 a f_1 zapište jako Karnaughovy mapy:

$f_0 =$

	B			
	A			
C	0	0	1	0
	0	0	0	0

$f_1 =$

	B			
	A			
C	0	0	1	0
	0	0	1	0

6

3. Zaškrtnutím označte všechny logické funkce, které zde mají jinou funkci s nimi **shodnou**:

$y_1 \leftarrow ((\text{not } A \text{ or } C) \text{ and } B \text{ and not } D) \text{ or } (A \text{ and } D);$

y_1 ☒

$y_2 \leftarrow ((B \text{ and } (\text{not } A \text{ or } C)) \text{ or } D) \text{ and } (A \text{ or not } D);$

y_2 ☒

$y_3 \leftarrow (A \text{ or } C \text{ or } D) \text{ and } (A \text{ or } B) \text{ and } (\text{not } D \text{ or } C);$

y_3 ☐

$y_4 \leftarrow (((\text{not } A \text{ and not } D) \text{ or } (A \text{ and } C)) \text{ and } B) \text{ or } (A \text{ and } D);$

y_4 ☒


4

4. Jaký bude výsledek součtu $255+253+251$ na 8bitové sčítačce, bereme-li ho jako 8bitové dekadické číslo

2

a) bez znaménka (unsigned)....247= 256-1-3-5. b) se znaménkem ve druhém doplňku (signed). -9 = -1 - 8

5. Necht' x_0 a y_0 označuje nejnížší bity 5 bitových signed signálů x a y a y_4 a y_4 naopak jejich nejvyšší bity. Identifikujte obvod dole a zapište ho maximálně úsporným příkazem VHDL:



```
library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all;
entity Test20240614q5 is
  port( x: in signed(4 downto 0); y: out signed(4 downto 0));
end entity;
architecture rtl of Test20240614q5 is
begin
  y<=x-1;
end architecture;
```

Sčítačka -1

Logické obvody na FPGA str. 97

4

Řešení

6. Máte k dispozici pouze 2vstupová hradla NOR, a nic jiného. Vytvořte XOR hradlo jen pomocí nich a drátů.
Nápověda: Využijte De Morganovo pravidlo




XOR je v Logické obvody na FPGA str. 22. Zadání vede na dvě možná řešení, lze vyjít jak z xor tak z xnor

$$A \text{ xor } B = (\text{not } A \text{ and } B) \text{ or } (A \text{ and } \text{not } B)$$

$$= \text{not not } (\text{not not } (\text{not } A \text{ and } B) \text{ or } \text{not not } (A \text{ and } \text{not } B))$$

$$= \text{not } (\text{not } (A \text{ or } \text{not } B) \text{ nor } \text{not } (\text{not } A \text{ or } B))$$

$$= \text{not } ((A \text{ nor } \text{not } B) \text{ nor } (\text{not } A \text{ nor } B))$$




$$A \text{ xor } B = \text{not } (A \equiv B) = \text{not } (A \text{ xnor } B)$$

$$= \text{not } ((\text{not } A \text{ and } \text{not } B) \text{ or } (A \text{ and } B)) = (\text{not } A \text{ and } \text{not } B) \text{ nor } (A \text{ and } B)$$

$$= \text{not not } (\text{not } A \text{ and } \text{not } B) \text{ nor } \text{not not } (A \text{ and } B)$$

$$= \text{not } (A \text{ or } B) \text{ nor } \text{not } (\text{not } A \text{ or } \text{not } B) = (A \text{ nor } B) \text{ nor } (\text{not } A \text{ nor } \text{not } B)$$



7. Moodle: [Vybrané příklady ze zkoušek](#) str. 7 a 8

8. for-loop: 1bitové prediktory v Not-Taken, NT 2 chybné predikce: $2(\text{vnější}) + 5 \cdot 2(\text{vnitřní}) = 12$,

2bitové prediktory WT 1 chybná predikce: $1(\text{vnější}) + 5 \cdot 1(\text{vnitřní}) = 6$

2000 prvků pole * 8 (double) = 16000 bytů → vejde se celé do cache

Bude se do ní načítat po blocích, každý vždy celý, a tak jeho načtení má 1 miss, 1 blok obsahuje dle zadání 4 slova, 1 slovo má u 64 bitového procesoru 8 bytů, tedy celé double.

První blok začíná na adrese dělitelné délkou bloku, není tedy chybný memory align - ten by počet miss zvýšil o 1. Minimální počet cache miss je tedy jen počet prvků pole / délkou bloku = **2000/4 = 500**

9. Moodle: [6. přednáška snímek 45](#)