

# 逻辑功能, 逻辑门和电路, 组合和顺序电路.

## 1. 计算机系统结构


定义: 程序设计者看到的计算机系统的属性.

程序员: 系统程序员 (包括: 汇编语言, 机器语言, 编译程序, 操作系统)

看到: 编写出能在机器上正确运行程序所以必须了解系统.

按照计算机系统的多级层次结构, 不同层级的程序员看到的计算机具有不同的属性 (底层计算机的属性对于高层级计算机程序员是透明的).

### 计算机系统层次结构. (S)



L0-L2级用解释 (interpretation) 方法实现, L3-L5级用翻译 (translate) 方法实现

解释 (interpretation): 每当一条  $N+1$  级指令被译码后, 就直去执行一串等效的  $N$  级指令, 然后再去取下一条  $N+1$  级的指令.

翻译 (translate): 先把  $N+1$  级程序全部转换成  $N$  级程序后, 再去执

我同学说他被问过了这两个区别



再执行新产生的N级程序. 在执行过程中N+1级程序不再被访问

透明性: 本来存在的事物或属性. 从某种角度看似乎不存在.

例: CPU类型, 型号, 主存储器容量

对应用程序员——透明. 对系统程序员, 硬件设计人员——不透明.


例: 浮点数表示, 乘法指令.

对高级语言程序员, 应用程序员——透明.

对汇编语言程序员, 机器语言程序员——不透明.

## 逻辑表达式与逻辑门

门电路: 它的输入与输出只有两种状态, 要么是0, 要么是1. 通常规定1为高电平, 0为低电平.



## Karnaugh map 卡诺图

卡诺图是一种平面方格图. 每个小方格代表逻辑函数中的一个最小项. 方格图中相邻两个方格的相邻两组变量取值相比, 只有一个变量的取值发生变化. 按此原则得到的方格图称为卡诺图.

性质: 可以从图上直观找出相邻最小项合并, 合并的依据依据  $AB + \bar{A}B = B$

通常把用圈包围那些能由一个简单与项代替的若干最小项的圈称为卡诺圈

化简

	BC			
A	00	01	11	10
0	1			
1		1		

$$m_1 + m_5 = \bar{A}\bar{B}C + A\bar{B}C = (\bar{A} + A)\bar{B}C = \bar{B}C$$

## 2. 顺序电路 (时序电路)

由最基本的逻辑门路加上反馈逻辑回路或器件组合而成的电路. 与组合电路的最本质区别在于时序电路具有记忆功能


时序电路的输入以及存储元件的当前状态共同决定了时序电路输出的二进制数据. 同时它也确定了存储元件的下一个状态.



两种类型时序电路 (取决于观察的输入信息的时间和内部状态及变化的时机)

- ① 同步时序电路 (synchronous sequential circuit) 其行为根据其离散的时间点上的信号信息来定义。
- ② 异步时序电路 (asynchronous sequential circuit) 其行为取决于任意时刻的输入信号, 以及输入信号在连续时间内变化的顺序。



原理框图




时钟信号和触发。

时钟信号: 是一种特殊地在高低电平之间跳跃的信号。(0V, 5V)

触发类型




锁存器 (Latch): 是一种对脉冲电平敏感的存储单元电路。可以在特定输入脉冲电平作用下改变状态。即把信号暂存以维持某种电平状态。



SR 锁存器

S - Set, R - Reset

S	R	Q	Qnext	
0	0	0	0	维持
0	0	1	1	维持
0	1	0	0	reset
0	1	1	0	reset
1	0	0	1	set
1	0	1	1	set
1	1	0	-	not allow
1	1	1	-	not allow




D 锁存器



锁存器功能: ① 缓存. ② 解决高速控制器与外设不同步问题. ③ 解决 I/O 口既能输出也能输入问题.

D flip flop D 触发器: 具有记忆功能, 具有两个状态的信息存储器件.



功能表


D	CLK	Q	$\bar{Q}$
0	上升沿	0	1
1	上升沿	1	0
X	0	last Q	last $\bar{Q}$
X	1	last Q	last $\bar{Q}$

应用: 数字信号寄存, 移位寄存, 分频, 波形发生器.

计数器: 能够累计输入脉冲个数的时序逻辑电路. (JK 触发器)


应用: ① 对脉冲计数 ② 分频, 定时, 产生节拍与脉冲序列. ③ 数字运算.

异步二进制加法计数器




将 JK 触发器串联, 前端的输出 Q 端接至后端的时钟输入. 并使 JK 端接高电平.

当  $J=K=1$  时, 每当其时钟脉冲来一个脉冲下降沿时, 触发器的状态就要改变. 假设起始时 3 个触发器均处于 0 态. 在输入脉冲作用下, 第一个触发器的  $Q_0$  端每来一个脉冲下降沿就要翻转一次.




异步二进制减法计数器.



将前一级触发器的  $\bar{Q}$  端接至后一级触发器的时钟输入端. 每当前一级的  $\bar{Q}$  端



产生脉冲下降沿时, 就使后一级触发器改变状态.




同步计数器: 计数器中各触发器的时钟脉冲输入端连接在一起, 各触发器在同一时钟脉冲作用下其翻转同步进行.

移位寄存器: 由触发器组成用来存储二进制代码的逻辑电路.

(D 触发器)

例: 串行输入/串行输出.



应用: ① 时间延时: 如果想要将数据传输时间延时一拍, 通常在传输线上加一寄存器.

② 串行/并行数据转换器: 从一个数字系统到另一个数字系统, 为减少两者之间传输线数量, 通常使用串行传输. (UART 含有一个串行/并行转换器和一个并行/串行转换器)