SOC Design Laboratory, 2023 Fall

Lab4-1 Report

Group 8

R11943167 謝維勝

R11942159 呂嘉元


R11942072 陳俊宇

R11921a24 劉育誠

Overview

在本次的 Lab 中,我們將軟體的 FIR Program 編譯後送進 SPI Flash,再由處理器 透過 Wishbone 將指令存入 User Project 中的 BRAM,使得 SoC 可以讀取 BRAM 中的 指令完成 FIR 的計算。

Block diagram



Simulation Waveform



Fig 1. Program 透過 Wishbone 寫入地址從 0x38 起始的 BRAM





Fig 2. SoC 透過 Wishbone 讀取 BRAM 中的指令



Fig 3. 程式執行結束後由 mprj io 讀取 FIR 計算結果正確,最後收到結束指令 AB51

Synthesis result

Timing report



31 +	+	+	- + -		+-		+ .		+
32 Site Type	Used	Fixed	į	Prohibited	İ	Available	İ	Util%	ĺ
34 Slice LUTs*	26	0	Ī	0	i.	53200		0.05	İ
35 LUT as Logic	26	0	1	0	I	53200		0.05	I
36 LUT as Memory	0	0	1	0	I	17400	1	0.00	I
37 Slice Registers	5	0	1	0	I	106400	ĺ	<0.01	Ī
38 Register as Flip Flop	5	0	Ī	0	Ì	106400	ĺ	<0.01	ĺ
39 Register as Latch	0	0	Ī	0	ĺ	106400	ĺ	0.00	ĺ
40 F7 Muxes	0	0	ĺ	0	ĺ	26600	ĺ	0.00	ĺ
41 F8 Muxes	0	0	Í	0	1	13300	I	0.00	I
42 +	+	+	- + -		+-		+.		_