

● **实例 1: 8 位读写模式:** 需求: 计数器 0, 方式 2, 仅使用低 8 位, 初值 100, 二进制计数, 地址: $70H \sim 73H$ 。

SC	00	(选择计数器 0)
RL	01	(只读/写低 8 位)
M	010	(方式 2, 分频器)
BCD	0	(二进制计数)
控制字	00010100B	= 14H

汇编实现:

- MOV AL, 14H
- OUT 73H, AL ; 写控制字
- MOV AL, 100 ; 初值 100
- OUT 70H, AL ; 写低 8 位

● **锁存命令:** 解决在计数器运行过程中读取数值不稳定的问题。通过向控制寄存器写入 $RL_1RL_0 = 00$ 的控制字, 将当前计数值复制到 **输出锁存器 (OL)** 中保持不变, 而 **执行部件 (CE)** 继续计数。




● **锁存读出示例:**

锁存机制	向控制口发送控制字, 其中 $RL_1RL_0 = 00$ 。8253 接收后锁存当前值, 不影响内部计数。读取计数器 0 当前值: $SC = 00, RL = 00$, 其余位无关, 控制字为 00H 。 <ol style="list-style-type: none">MOV AL, 00HOUT 73H, AL (向控制口发送锁存命令)IN AL, 70H (从数据口读取低 8 位)IN AL, 70H (从数据口读取高 8 位) 读出操作必须符合初始化时设定的 RL 格式 (如 16 位模式需连续读两次)。
实例分析代码流程	
注意	
● 相关名词解释:	

CLK 脉冲	指 CLK 引脚上的信号单元。在计数过程中, 每一个 CLK 脉冲的 下降沿 到来时, 计数器减 1。 与“计数通道”同义 指通过指令写入计数器的值, 等同于 初值 。输出波形的周期或延时由该值决定: 时间 = 初值 $\times T_{CLK}$ 。
计数器时常数	

方式 0 ● **功能定义:** 主要用于**定时中断**。给定时间 t_0 , 到达后输出信号通知 CPU。

初始化	写入方式控制字后, 输出引脚 OUT 变为 低电平 。	GATE 是硬件门控信号, 在方式 0 中充当“计数使能开关”。
计数过程	写入初值后开始减 1 计数, 期间 OUT 保持 低 0 电平 。	暂停计数, 计数器保持当前值不变, 忽略 CLK 脉冲。
计数结束	当计数值减到 0 时, OUT 立即跳变为 高电平 。1 产生的 上升沿信号 通常连接 CPU 中断请求引脚。	允许计数, 计数器正常工作。



● **方式 0 编程示例:** 已知端口 $40H \sim 43H$, 计数器 0, 方式 0, 初值 1500, 二进制计数。


控制字	SC=00, RL=11, M=000, BCD=0 \rightarrow 30H
时常数	1500 = 05DCH (低位 DCH , 高位 05H)
汇编实现:	

- MOV DX, 43H ; 指向控制口
- MOV AL, 30H ; 写控制字
- OUT DX, AL
- MOV DX, 40H ; 指向计数器 0 数据口
- MOV AX, 1500 ; AX = 05DCH
- OUT DX, AL ; 写低 8 位 (DCH)
- MOV AL, AH ; 取高 8 位 (05H)
- OUT DX, AL ; 写高 8 位

● **核心逻辑:** 写初值 \rightarrow OUT 低 \rightarrow 计数 $\rightarrow 0 \rightarrow$ OUT 高。**定时时长** = $(N + 1) \times T_{CLK}$ 。可通过 GATE 硬件信号暂停, 或重写初值延长定时。

方式 1 ● **功能定义:** **单脉冲形成**, 即产生一个宽度可控的负脉冲。

触发源	硬件触发 , 区别于方式 0 的软件写入触发, 方式 1 必须由 GATE 引脚的 上升沿 (由低电平变高电平) 来触发。
脉冲宽度	输出负脉冲的宽度为 $N \times T_{CLK}$, 其中 N 为预置的初值。



● **可重触发性:** 在脉冲未结束时, 若 **GATE** 再次出现**上升沿**, 8253 会在下一个 CLK 将初值寄存器 (CR) 的值**重新装入**执行单元 (CE), 使计数器重新开始, 从而**延长 OUT 低电平宽度**。

● **修改初值 (方式 1):** 在脉冲输出过程中, 若 CPU 修改计数当前值:

系统响应	新初值 N_{new} 仅存入 初值寄存器 (CR) 。当前计数器 (CE) 不受影响, 继续按旧值 N_{old} 减至 0, 当前脉冲宽度 不变 。
生效时刻	仅在下次 GATE 上升沿 到来时, 新值 N_{new} 才从 CR 装入 CE。
结论	写入新初值 不会立即重启 计数, 而是预置给下一次触发使用。


方式 0 (软件触发)	方式 1 (硬件触发)
写初值操作直接启动计数 GATE 电平敏感: 1 计数, 0 暂停 低电平宽度为 $N + 1$ 个 CLK	GATE 上升沿触发启动 GATE 边沿敏感: 上升沿重新触发 低电平宽度为 N 个 CLK

相同点 均为减 1 计数; 工作时输出低电平; 均具备定时功能。

● **实例 1-单通道编程:**
需求: 计数器 2, 方式 1: 初值 15, 仅低 8 位。地址: 控制口 **COUNT2**, 计数器 2 **COUNTC**。

控制字	SC = 10, RL = 01, M = 001, BCD = 0 \rightarrow 92H
汇编实现	MOV AL, 92H OUT COUNT, AL ; 写控制字 MOV AL, 15 OUT COUNTC, AL ; 写初值


● **实例 2-波形分析与混合:**
需求: 根据波形反推, OUT0 为方式 0, OUT1 为方式 1。初值均为 7。



方式 2 ● **功能定义:** 分频脉冲形成。作为 N 分频器使用, 产生**连续的、周期性的**负脉冲。每输入 N 个时钟脉冲, 输出 1 个低电平脉冲。

初始化	写入控制字后 OUT 立即变 高 。写入初值 N 后, 在下一个 CLK 下降沿将初值装入执行单元 (CE)。	● 结论: 方式 2 输出的是周期信号, 周期 $T = N \times T_{CLK}$ 。其中高电平持续 $N - 1$ 个周期, 低电平持续 1 个周期。
计数过程	计数器从 N 开始 递减 。在 N 减至 1 期间, OUT 保持 高电平 。	● GATE 硬件控制: $GATE=1$ 允许计数, 正常执行分频功能。 $GATE=0$ 禁止计数。若在计数过程中变低, OUT 立即变高; 恢复为 1 后, 计数器将 重新装入初值 开始计数。
关键跳变	当计数值减到 1 时 (注意不是 0), OUT 跳变为 低电平 , 并维持 1 个时钟周期 (T_{CLK})。	
自动重装	经过 1 个周期的低电平后, 计数器 自动重新装入初值 N , OUT 恢复高电平, 开始新一轮计数。	

● **分频:** 输出信号频率 $f_{out} = f_{in} / N$ 。



● 修改初值:	在计数过程中, 若 CPU 通过软件修改计数当前值:
本次周期	新初值仅存入 初值寄存器 (CR) , 执行单元 (CE) 仍按旧值继续计数, 直到完成当前周期 (含低电平脉冲), 不会出现“半截”脉冲。
生效时刻	在当前周期结束、触发 自动重装 时, 新值才从 CR 装入 CE。
对比方式 0	方式 0 写入即生效 (立即重启); 方式 2 写入后 下期生效 , 确保输出波形的完整性。

● **方式 2 特性总结:**

初始状态	写入控制字后, OUT 立即变为 高电平 。
启动时机	写入初值后的下一个 CLK 下降沿, 初值装入 CE 并开始减 1 计数。
输出波形	当计数减至 1 时, 输出一个宽度为 1 个 T_{CLK} 的负脉冲。
分频特性	输出为连续周期信号, 周期 $T = N \times T_{CLK}$, 频率 $f_{out} = f_{in} / N$ 。
同步方式	软件同步: 写入新初值, 当前周期结束后生效; 硬件同步: GATE 上升沿 触发立即重装初值并重新开始。 0: 停止计数且 OUT 变高; 1: 允许计数。
GATE 逻辑	

方式 2 - 编程实例 ● **实例: 5 分频器:** 需求: 计数器 1, 方式 2, 初值 5, 二进制, 仅低 8 位。

控制字	SC=01, RL=01, M=010, BCD=0 \rightarrow 54H
汇编实现	MOV AL, 54H OUT COUNT0, AL ; 写控制字 MOV AL, 5 OUT COUNTB, AL ; 写初值


● **波形特征:** 总周期 = $N = 5$ 个 T_{CLK} ; 高电平持续 $N - 1 = 4$ 个周期; 低电平持续 1 个周期。OUT1 在 05, 04, 03, 02 期间为高, 在 01 期间为低, 然后循环。

方式 2 - 时常数计算 频率已知: $N = \frac{f_{in}}{f_{out}}$

周期已知: $N = \frac{T_{out}}{T_{in}}$	● 实例 1: 已知: $f_{in} = 2 \text{ MHz}$, $f_{out} = 1 \text{ kHz}$	● 实例 2: 已知: $T_{in} = 1 \mu s$, $T_{out} = 1.3 \text{ ms}$	● 实例 3: 已知: $f_{in} = 1 \text{ MHz}$ ($T_{in} = 1 \mu s$)
------------------------------------	---	--	--

计算 $N = \frac{2 \times 10^6}{1 \times 10^3} = 2000$	计算 $N = \frac{1300}{1} = 1300$	波形图 低电平 1.5 ms, 高 3 ms	计算 $T_{out} = 4.5 \text{ ms} = 4500 \mu s$, $N = 4500$
---	--------------------------------	------------------------	---


方式 3 ● **功能定义:** **方波信号发生器**。与方式 2 类似, 也是一种分频器, 但输出对称或近似对称的方波。输出信号周期 $T_{out} = N \times T_{CLK}$ 。




N 为偶数 输出**完全对称**方波。高电平持续 $N/2$ 个 T_{CLK} , 低电平持续 $N/2$ 个 T_{CLK} 。

N 为奇数 输出**近似对称**方波。高电平持续 $(N + 1)/2$ 个 T_{CLK} , 低电平持续 $(N - 1)/2$ 个 T_{CLK} 。

● **修改初值:** 在计数过程中写入新初值, 不会立即影响当前输出。新初值将在**当前半个周期 (高电平或低电平) 结束**、发生电平跳变时装入执行单元。



初始化	写入方式 3 控制字后, OUT 端初始为 高电平 。
前半周期 (高)	写入偶数初值 N 后, CE 从 N 开始每隔一个 CLK 减 1, 当 $CE = 0$ 时, OUT 翻转为低, 并 自动重装初值 N 。
后半周期 (低)	CE 再次从 N 开始每隔减 2, 当 $CE = 0$ 时, OUT 翻转为高, 并再次重装初值 N 。高低电平宽度相等, 均为 $(N/2) \times T_{CLK}$, 输出为 完全对称方波 。
波形特征	



初始化	写入控制字后, OUT 立即变高。
偶数初值 N	高电平 $N/2$, 低电平 $N/2$, 输出 完全对称 方波。
奇数初值 N	高电平 $(N + 1)/2$, 低电平 $(N - 1)/2$, 输出 近似对称 方波。
功能本质	产生周期为 N 的方波 (即 N 分频)。
软件同步	写入新初值后, 不立即打断当前半周期, 需等待当前半周期结束后在下次翻转重装时生效。
硬件同步	GATE 上升沿 触发, 立即复位计数器并从高电平的起始点重新计数 (相位同步)。
GATE 控制	0: 计数停止, OUT 保持 当前平不变 (注意: 方式 2 是强制变高); 1: 允许工作。

● **应用场景:** 方式 3 模式非常适合生成**低频时钟信号**, 例如将系统高频晶振分频后提供给低速外设使用。

● **方式 3 特性总结:**

初始状态	写入控制字后, OUT 立即变高。
偶数初值 N	高电平 $N/2$, 低电平 $N/2$, 输出 完全对称 方波。
奇数初值 N	高电平 $(N + 1)/2$, 低电平 $(N - 1)/2$, 输出 近似对称 方波。
功能本质	产生周期为 N 的方波 (即 N 分频)。
软件同步	写入新初值后, 不立即打断当前半周期, 需等待当前半周期结束后在下次翻转重装时生效。
硬件同步	GATE 上升沿 触发, 立即复位计数器并从高电平的起始点重新计数 (相位同步)。
GATE 控制	0: 计数停止, OUT 保持 当前平不变 (注意: 方式 2 是强制变高); 1: 允许工作。

● **方式 3 编程示例 01: 基本设计:** 场景: 8254 计数器 0 连接 CPU 的 **5 MHz** 时钟, 输出 **0.5 MHz** 方波。

参数计算	输入频率 $f_{in} = 5\text{ MHz}$; 输出频率 $f_{out} = 0.5\text{ MHz}$; 分频系数 $N = f_{in}/f_{out} = 5/0.5 = 10$ 。
控制字	SC=00, RL=01 (低 8 位), M=011 (方式 3), BCD=0 \rightarrow 16H
汇编实现	MOV DX, COUNTD MOV AL, 16H OUT DX, AL ; 写控制字 MOV DX, COUNTA MOV AL, 10 OUT DX, AL ; 写初值

● **波形特征:** $N = 10$ 为偶数, 输出**完全对称方波**。高电平持续 5 个 T_{CLK} , 低电平持续 5 个 T_{CLK} 。周期 $T_{Out} = 10 \times 0.2\ \mu s = 2\ \mu s$, 对应频率 0.5 MHz。

● **方式 3 - 编程示例 02: 级联方案:**

● **级联设计题目:** 系统配置: 8086 CPU 主频为 **5 MHz**。

任务 A	计数器 0 输出 1 MHz 方波。
任务 B	计数器 2 产生 1 Hz 的单脉冲周期信号。

● 级联方式 1: 串行级联:	● 级联方式 2: 并行输入:	● 级联方式 3: 完全串联级联:
● 硬件连接逻辑:	● 硬件连接逻辑:	● 硬件连接逻辑: 充分利用计数器 0 的中间成果,形成 C0 \rightarrow C1 \rightarrow C2 的全级联结构。

计数器 1 输入: 5 MHz 系统时钟; 初值: $N_1 = 5000$; 输出: 10 kHz 。	计数器 1 输入: 5 MHz ; 初值: $N_0 = 5$; 输出: 1 MHz (任务 A)。	计数器 1 输入: 5 MHz ; 初值: $N_0 = 5$; 输出: 1 MHz (任务 A)。
计数器 2 输入: 来自计数器 1 的输出 (1 kHz); 初值: $N_2 = 1000$; 输出: 1 Hz 。	计数器 2 输入: 5 MHz (并行); 初值: $N_1 = 5000$; 输出: 1 kHz 。	计数器 2 输入: 来自计数器 1 (1 MHz); 初值: $N_1 = 1000$; 输出: 1 kHz 。

● **关键连接:** 计数器 1 的 **OUT1** \rightarrow 计数器 2 的 **CLK2**。

● **编程实现:** 计数器 0 与 1-2 组并行; 计数器 1 的 **OUT1** \rightarrow 计数器 2 的 **CLK2**。

计数器 1 控制字: 76H ; 初值: 5000 。	计数器 0 控制字: 16H ; 初值: 5 。	计数器 0 的 OUT0 \rightarrow 计数器 1 的 CLK1 ; 计数器 1 的 OUT1 \rightarrow 计数器 2 的 CLK2 。
计数器 2 控制字: B4H ; 初值: 1000 。	计数器 1 控制字: 76H ; 初值: 5000 。	总分频比 = $5 \times 1000 \times 1000 = 5,000,000$ 。

汇编代码:	汇编代码:	汇编代码:
● MOV AL, 76H	● MOV AL, 16H	● MOV AL, 16H
● OUT COUNTD, AL	● OUT COUNTD, AL	● OUT COUNTD, AL
● MOV AL, B4H	● MOV AL, 76H	● MOV AL, 76H
● OUT COUNTD, AL	● OUT COUNTD, AL	● OUT COUNTD, AL
● MOV AX, 5000	● MOV AL, B4H	● MOV AL, B4H
● OUT COUNTB, AL	● OUT COUNTD, AL	● OUT COUNTD, AL
● MOV AL, AH	● OUT COUNTD, AL	● OUT COUNTD, AL
● OUT COUNTB, AL	● MOV AL, 5	● OUT COUNTA, AL
● MOV AX, 1000	● OUT COUNTA, AL	● MOV AX, 5000
● OUT COUNTC, AL	● OUT COUNTB, AL	● OUT COUNTB, AL
● MOV AL, AH	● MOV AL, AH	● MOV AL, AH
● OUT COUNTC, AL	● OUT COUNTB, AL	● OUT COUNTB, AL
	● OUT COUNTC, AL	● MOV AL, 5
		● OUT COUNTA, AL
		● MOV AX, 1000
		● OUT COUNTC, AL
		● OUT COUNTB, AL
		● MOV AL, AH
		● OUT COUNTB, AL
		● MOV AX, 1000
		● OUT COUNTC, AL
		● OUT COUNTB, AL
		● MOV AL, AH
		● OUT COUNTB, AL
		● MOV AL, 1000
		● OUT COUNTC, AL
		● OUT COUNTC, AL
		● MOV AL, AH
		● OUT COUNTC, AL
		● MOV AL, 1000
		● OUT COUNTC, AL
		● OUT COUNTC, AL

● **方案对比:**

方案 1 (串行)	C1 分频系数大 (5000), C0 与 C1-C2 组独立。
方案 2 (并行)	C0 独立完成 1 MHz, C1-C2 组并行接入 5 MHz。
方案 3 (完全串联)	充分利用 C0 中间成果, 形成完整级联链路。适合需要多级分频的场景。