


中断时序 当 CPU 接收到外部中断请求 ($INTR$) 且中断允许标志 $IF=1$ 时, CPU 会执行一个中断响应操作。这个操作在总线时序上表现为**两个连续的总线周期**。



第六章存储系统

存储器分类与基本指标

按读写功能	读写存储器 (RAM): 可读可写, 数据暂存; 只读存储器 (ROM): 只能读, 存固件/引导程序
按存储介质	半导体存储器: 如 DRAM、ROM, 速度快, 体积小; 磁存储器: 如硬盘、磁带, 容量大, 速度慢
按存取方式	随机存取存储器 (RAM): 存取时间与位置无关; 顺序存取存储器: 如磁带, 存取时间与 $K \times 8$ 存储器。位置有关
按信息保存性	易失性存储器: 断电丢失, 如 RAM; 非易失性存储器: 断电保存, 如 ROM、硬盘、SSI

内存外存区别:	
内存	存放当前运行的程序和数据。特点: 快、容量小、随机存取, CPU 可直接通过系统总线访问 。通常由半导体存储器 (RAM、ROM) 构成。
外存	存放非当前使用的程序和数据。特点: 慢、容量大、顺序/块存取, CPU 不能直接访问 , 需通过 I/O 接口电路 调入内存。如硬盘、U 盘、移动硬盘等。

RAM 类型特点:	
SRAM	静态 RAM, 利用 双稳态触发器 存储逻辑 0/1, 无需刷新 , 只要不掉电信息不丢失。集成度低, 外围控制电路简单, 常用于小容量存储 (如 Cache)。
DRAM	动态 RAM, 利用 MOS 管栅极分布电容 存储电荷, 需定期刷新 , 集成度高, 外围控制电路复杂, 常用于大容量存储 (如 主存)。

存储容量	$N \times M$ (字数 \times 字长)
字数 N	单元总数, 决定地址线数量 $k (2^k = N)$
字长 M	每单元位数, 决定数据线位宽

常用存储芯片:	
6264 (SRAM)	$8K \times 8$ (8KB), 13 根地址线 ($2^{13} = 8K$), 8 根数据线
2114 (SRAM)	$1K \times 4$, 10 根地址线, 4 根数据线 (常两片并联组成 8 位)
2764 (EPROM)	$8K \times 8$ (8KB), 13 根地址线, 8 根数据线, 用于存储固件

- 地址译码: 将 CPU 高位地址信号转换为芯片片选信号 $CS\#$ 。常用 74LS138 (3-8 译码器) 实现。

Bit (位)	最小存储单位, 对应硬件中的 双稳态触发器 状态。
Byte (字节)	基本处理单位, 1 B = 8 bits 。
Word (字)	基本处理单位, 1 Word = 2 Bytes 。
常用容量换算	$1KB=2^{10}B$, $1MB=2^{20}B$, $1GB=2^{30}B$ 。

基本性能指标	存取时间: 从 CPU 发出地址信号到数据有效 (读) 或写入完毕 (写) 的时间。 存储周期: 进行一次完整读写所需的最小时间间隔。 二者关系: 存储周期 > 存取时间 (内部电路需恢复时间)。 读/写周期: $t_{cyc}(R)$: 连续两次读最小间隔; $t_{cyc}(W)$: 连续两次写最小间隔。
--------	--

计算末尾地址的公式为: 末尾地址 = 首地址 + 存储容量 - 1 注: 减 1 是因为地址是从 0 开始计数的, 且首地址本身占了一个存储单元。

常见芯片

地址线	$A_0 \sim A_n$
数据线	$D_0 \sim D_m$
片选线	$\overline{CS}/\overline{CE}$
读写线	

6264 组织	地址线 $A_0 \sim A_{12}$ ($2^{13} = 8K$); 数据线 $D_0 \sim D_7$ 。 \overline{CS}_1 (低有效) 和 \overline{CS}_2 (高有效)。选中条件: $\overline{CS}_1 = 0$ 且 $\overline{CS}_2 = 1$, \overline{OE} (输出允许, 接系统 \overline{RD}); \overline{WE} (写允许, 接系统 \overline{WR})。
---------	---

2114 容量与组织	$1K \times 4$ 位 (0.5 KB); 地址线 $A_0 \sim A_9$ (2^{10}), 数据线 $D_1 \sim D_4$
位扩展	8 位系统需 两片并联 , 分别负责高 4 位和低 4 位


由于只有一个 \overline{WE} 而没有 \overline{OE} , 因此 2114 的读写模式由 \overline{CS} 和 \overline{WE} 共同决定:

写模式	$\overline{CS} = 0, \overline{WE} = 0$, 数据端口为输入 (DIN)
读模式	$\overline{CS} = 0, \overline{WE} = 1$, 数据端口为输出 (DOUT)
待机模式	$\overline{CS} = 1$, 输出为高阻态 (Hi-Z), 实现总线隔离

容量与组织	地址线 $A_0 \sim A_{12}$; 数据线 $D_0 \sim D_7$ 。与 6264 引脚兼容。
2764	片选使能, 低电平有效。控制芯片激活及低功耗模式。 输出使能, 低电平有效。读操作时打开输出缓冲器。 编程脉冲, 低电平有效 。烧录时施加负脉冲, 正常读取时置高。 编程电压引脚, 烧录时需施加高压 (12.5V 或 21V)。

在对芯片进行数据烧录 (编程) 时, 需要在 PGM# 施加特定宽度 (如 50ms) 的负脉冲, 配合 V_{pp} 引脚的高压 (通常 12.5V 或 21V), 将数据写入**浮栅晶体管** (EPROM 没有 \overline{WE} 引脚, 因为它在正常工作时不可写。)


低位地址线用于片内寻址, 高位地址线用于片选寻址:



存储器扩展 ● 存储器扩展: 当单片芯片容量 (字数 N 或字长 M) 不足以满足系统需求时, 需通过多片组合进行扩展。

位扩展	增加 字长 , 字数不变。 $N \times M \rightarrow N \times (M \times k)$ 。各片 地址线 、 读写线 并联, 数据线分别连接 CPU 数据总线的不同位。
字扩展	增加 字数 (容量), 字长不变。 $N \times M \rightarrow (N \times k) \times M$ 。各片 数据线 、 低位地址线 并联, 高位地址线经译码器产生片选信号 \overline{CS} 。同时增加字长和字数。通常先通过位扩展组成满足字长要求的“存储组”, 再通过字扩展 (译码片选) 连接各组。

位扩展	当芯片字长小于 CPU 数据总线宽度时, 通过多片并联增加 存储字长 。如两片 $1K \times 4$ 的 2114 并联可组成 $1K \times 8$ 。
字扩展	当芯片字长满足但容量不足时, 增加 存储单元总数 (地址空间深度)。



位和字节扩展 当芯片字长和容量均不足时, 需同时进行扩展。

芯片数计算:	所需总芯片数 $Z = (M/L) \times (N/K)$ 。其中 M/L 为字扩展组数, N/K 为位扩展组数。L 为单片字长, K 为单片字数。
第一步: 位扩展	将 N/K 片并联, 地址/读写线并联, 数据线分段连接, 构成一个字长满足要求的存储组 (Bank)。
第二步: 字扩展	将 M/L 个存储组级联, 数据/低位地址线并联, 高位地址线经译码器产生各组的片选信号 \overline{CS} 。

地址译码电路设计 (片选) ● 译码器设计: 1. **片内寻址**: 根据芯片容量 N 确定低位线数 $k (2^k = N)$, 如 4KB 需 $A_{11} \sim A_0$ 。2. **片选逻辑**: 高位地址通过译码器 (如 74LS138) 或逻辑门产生 $CS\#$ 。3. **范围确定**: 首地址为高位固定、低位全 0; 末地址为高位固定、低位全 1。

全译码	CPU 全部地址线 均被利用。低位用于片内寻址, 剩余所有高位 参与译码产生片选信号 $CS\#$ 。特点: 地址 唯一性 (不重叠), 地址空间连续。
部分译码	仅利用部分高位地址 参与译码, 存在未使用的“悬空”地址 (Don't Care)。特点: 电路简单, 但会导致 地址重叠 (重像), 即一个物理单元对应多个逻辑地址。

● 地址重叠计算: 若有 n 根高位地址线未参与译码, 则一个物理单元对应 2^n 个重叠地址。

存储器与 CPU 连接


第七章 I/O 接口

概念 ● 端口: 接口电路中用于缓存数据、状态、及控制信息的部件, 分为: 数据端口、状态端口、控制端口。

- 接口电路: 计算机系统中包含多个不同功能的接口电路, 每个**接口电路**又可能包含**1 个或多个端口**。
- 寻址端口方法: 先找到端口所在的电路地址 (片选), 在该芯片上找到具体要访问的端口 (**片内地址**)。若接口中只有一个端口, 则找到芯片即找到端口; 若接口中有多个端口, 则找到芯片后需再找端口。每个端口地址 = **片选地址** (高位地址) + **片内地址**。
- 8086/8088 的 I/O 端口编址: 采用 I/O 独立编址方式; I/O 操作只使用 20 根地址线中的 16 根 ($A_{15} \sim A_0$); 可寻址的 I/O 端口数为: $2^{16} = 64K (65536)$ 个; I/O 地址范围: $0 \sim 0FFFFH$ 。

8259A ● **8259A 特性: 功能**: 8259A 是一个功能很强的中断扩充和多中断管理芯片, 具有**中断扩展、自动提供中断类型码、中断优先级裁决**等中断管理功能。**可编程**: 内部有多个寄存器以及功能部件都是可编程的, 使用方便。**级联扩展**: 单片可连接**8 个中断请求源**, 多片级联可扩展到**64 级中断**。通过编程可设置**中断触发方式、中断类型码、中断**

屏蔽方式、中断优先级方式、中断结束方式等。



第八章常用接口技术

8255A ● **8255 功能介绍**: 8255 是一种可编程的并行通信接口芯片, 可用于 CPU 和外设之间进行并行数据传输。内部有**三个 8 位的数据端口**, 有三种工作方式。端口号的 **A0A1** 为 **00, 01, 10** 分别表示读写 **A、B、C 口**; **11** 表示只写控制寄存器。

并行通信:	指 多位数据同时进行传送 的方式, 其特点是 传输速度快 。
方式 0	基本的输入/输出方式, A/B/C 口均可用, C 口仅需设置方向。
方式 1	选通的输入/输出方式, A/B 口可用, 支持中断方式传输, C 口部分引脚用于控制中断信号。
方式 2	选通的双向传输方式, 仅 A 口可用, 支持双向传输和中断, C 口部分引脚用于控制中断信号。

方式 1、2: 选通输入输出方式, 可以**中断方式传输**, 且 C 口会固定的引脚用于**控制联络信号和中断请求信号**。
仅 A 口工作在方式 2 时, 可以**双向传输**, A 口工作在方式 0、1 及 B、C 口只能单向传输。
● 控制字: 控制字分为端口的**方式选择控制字** (可使 8255 的 3 个数据端口工作在不同的方式) 和 C 口的**按位位置位和复位控制字** (可使 C 口的任意一位位置位和复位)。 控制字送入的端口为**最后一个端口**



8253 ● 概述: 8253 是一种可编程的计数器/定时器接口芯片, 最高计数频率为 2MHz, 可用于产生各种**定时波形**, 也可用于**对外部事件计数**。内部有**三个独立的 16 位减一计数器** (互不干扰, 支持二进制 (Binary) 或 二十进制 (BCD 码) 计数), 通过设置控制字, 各计数器可以工作于**6 种工作方式**。
功能简述:

CLK	基准信号, 即输入的 计数脉冲源 。所有输出变化均以此为时间基准。
OUT1 (定时)	启动后输出维持一段时间电平后跳变, 用于产生确定的 时间延迟 。
OUT2 (分频)	输入信号频率较高, 输出频率较低, 输出周期是输入周期的 整数倍 。
OUT3 (方波)	分频的 特殊形式 , 输出占空比为 50% , 形成连续的 方波 。

系统总线接口 (连接 CPU):	
$D_7 \sim D_0$	双向数据总线, 用于 CPU 读写控制字或计数值。
\overline{CS}	片选信号, 低电平有效, 由地址译码电路产生。
$\overline{RD}/\overline{WR}$	读/写信号, 低电平有效, 控制数据传输方向。
A_1, A_0	端口选择: 00, 01, 10 分别对应计数器 0, 1, 2; 11 为控制寄存器。

计数通道信号 (连接外设):	
CLK_{0-2}	时钟输入, 计数脉冲源, 下降沿 触发减 1 操作。
$GATE_{0-2}$	门控输入, 用于启动、停止或暂停计数过程。
OUT_{0-2}	输出信号, 计数完成或达到条件时输出特定波形。

- 控制寄存器: 只能进行**写操作**, 不能读。CPU 通过向此寄存器写入“控制字”来设定各通道的**工作方式**。
- 计数通道结构: 包含三个独立的计数通道 (0、1、2), 内部由以下三部分配合实现“预置 \rightarrow 减计数 \rightarrow 读出”逻辑:

初值寄存器 (CR)	16 位, 用于预置计数的起始值。
执行部件 (CE)	16 位 减法计数器 , 在 CLK 信号驱动下进行减 1 计数。
输出锁存器 (OL)	16 位, 用于锁存当前计数值供 CPU 读取, 不影响计数进行。

8253 没有状态寄存器, CPU **无法直接读取**状态寄存器来获知当前工作状态或回读控制字。这与具有状态回读功能的 8254 不同。


- 端口地址分配: 8253 占用 4 个 I/O 端口, CPU 通过 A_1, A_0 选择:

00	计数通道 0
01	计数通道 1
10	计数通道 2
11	控制字寄存器

- 读写寄存器控制: 读写指向不同物理寄存器:


写 (OUT) 送入 **初值寄存器 (CR)**。
读 (IN) 来自 **输出锁存器 (OL)**。

这种“双缓冲”设计保证计数时读数稳定。



● **方式 3 偶数计数逻辑：** 当计数初值 N 为偶数时，8253 内部执行单元（CE）采用**减 2 计数**方式以实现对称方波。

初始化	写入方式 3 控制字后， OUT 端初始为高电平 。
前半周期（高）	写入偶数初值 N 后，CE 从 N 开始每隔一个 CLK 减 2 ，当 $CE = 0$ 时，OUT 翻转为低，并 自动重装初值 N 。
后半周期（低）	CE 再次从 N 开始每脉冲 减 2 ，当 $CE = 0$ 时，OUT 翻转为高，并再次重装初值 N 。
波形特征	高低电平宽度相等，均为 $(N/2) \times T_{CLK}$ ，输出为 完全对称方波 。



● **方式 3 偶数初值时序分析 ($N = 4$):**

初始化	写入控制字后， OUT 端 初始化为高电平。
写入初值	通过 \overline{WR} 信号的负脉冲将初值 $N = 4$ 写入。
启动延迟	写入初值后的下一个 CLK 下降沿，计数器正式开始工作。
计数逻辑	执行单元（CE）采用 减 2 方式变化：04 \rightarrow 02 \rightarrow 00。
波形输出	CE 递减期间 OUT 保持高电平 （2 个周期）；减至 00 后，OUT 变低，CE 自动重装为 04 并再次减至 00，此时 OUT 保持低电平 （2 个周期）。

● **应用场景：**方式 3 模式非常适合生成**低频时钟信号**，例如将系统高频晶振分频后提供给低速外设使用。

● **方式 3 特性总结：**

初始状态	写入控制字后， OUT 立即变高。
偶数初值 N	高电平 $N/2$ ，低电平 $N/2$ ，输出 完全对称 方波。
奇数初值 N	高电平 $(N+1)/2$ ，低电平 $(N-1)/2$ ，输出 近似对称 方波。
功能本质	产生周期为 N 的方波（即 N 分频 ）。
软件同步	写入新初值后，不立即打断当前半周期，需等待当前半周期结束后在下一次翻转重装时生效。
硬件同步	GATE 上升沿 触发，立即复位计数器并从高电平周期的起始点重新计数（相位同步）。
GATE 控制	0 ：计数停止， OUT 保持当前电平不变 （注意：方式 2 是强制变高）； 1 ：允许工作。

● **方式 3 编程示例 01：基本设计：** 场景：8254 计数器 0 连接 CPU 的 **5 MHz** 时钟，输出 **0.5 MHz** 方波。

参数计算	输入频率 $f_{in} = 5 \text{ MHz}$ ；输出频率 $f_{out} = 0.5 \text{ MHz}$ ；分频系数 $N = f_{in}/f_{out} = 5/0.5 = 10$ ， $SC=00$ ， $RL=01$ （低 8 位）， $M=011$ （方式 3）， $BCD=0 \rightarrow 16H$
控制字汇编实现	<pre>MOV DX, COUNTD MOV AL, 16H OUT DX, AL ; 写控制字 MOV DX, COUNTA MOV AL, 10 OUT DX, AL ; 写初值</pre>

● **波形特征：** $N = 10$ 为偶数，输出**完全对称方波**。高电平持续 5 个 T_{CLK} ，低电平持续 5 个 T_{CLK} 。周期 $T_{out} = 10 \times 0.2 \mu s = 2 \mu s$ ，对应频率 0.5 MHz。

● **方式 3 - 编程示例 02：级联方案：**

● **级联设计题目：** 系统配置：8086 CPU 主频为 **5 MHz**。

任务要求：

任务 A	计数器 0 输出 1 MHz 方波。
任务 B	计数器 2 产生 1 Hz 的单脉冲周期信号。

● **级联方式 1：串行级联：**

● **硬件连接逻辑：**

计数器 1 输入：**5 MHz** 系统时钟；初值： $N_1 = 5000$ ；输出：**10 kHz**。
计数器 2 输入：来自计数器 1 的输出（**1 kHz**）；初值： $N_2 = 1000$ ；输出：**1 Hz**。

● **关键连接：** 计数器 1 的 **OUT1** \rightarrow 计数器 2 的 **CLK2**。

● **编程实现：**

计数器 1 控制字：**76H**；初值：**5000H**。
计数器 2 控制字：**B4H**；初值：**1000H**。

汇编代码：
• MOV AL, 76H
• OUT COUNTD, AL
• MOV AL, B4H
• OUT COUNTD, AL
• MOV AX, 5000
• OUT COUNTB, AL
• MOV AL, AH
• OUT COUNTB, AL
• MOV AX, 1000
• OUT COUNTC, AL
• MOV AL, AH
• OUT COUNTC, AL

● **级联方式 2：并行输入：**

● **硬件连接逻辑：**

计数器 0 输入：**5 MHz**；初值： $N_0 = 5$ ；输出：**1 MHz**（任务 A）。
计数器 1 输入：**5 MHz**（并行）；初值： $N_1 = 5000$ ；输出：**1 kHz**。
计数器 2 输入：来自计数器 1（**1 kHz**）；初值： $N_2 = 1000$ ；输出：**1 Hz**（任务 B）。

● **关键连接：** 计数器 0 与 1-2 组并行；计数器 1 的 **OUT1** \rightarrow 计数器 2 的 **CLK2**。

● **编程实现：**

计数器 0 控制字：**16H**；初值：**5**。
计数器 1 控制字：**76H**；初值：**5000H**。
计数器 2 控制字：**B4H**；初值：**1000H**。

汇编代码：
• MOV AL, 16H
• OUT COUNTD, AL
• MOV AL, 76H
• OUT COUNTD, AL
• MOV AL, B4H
• OUT COUNTD, AL
• MOV AL, 5
• OUT COUNTA, AL
• MOV AX, 5000
• OUT COUNTB, AL
• MOV AL, AH
• OUT COUNTC, AL
• MOV AL, AH
• OUT COUNTC, AL

● **级联方式 3：完全串联级联：**

● **硬件连接逻辑：** 充分利用计数器 0 的中间成果，形成 **$C0 \rightarrow C1 \rightarrow C2$** 的全级联结构。

计数器 0 输入：**5 MHz**；初值： $N_0 = 5$ ；输出：**1 MHz**（任务 A）。
计数器 1 输入：来自计数器 0（**1 MHz**）；初值： $N_1 = 1000$ ；输出：**1 kHz**。
计数器 2 输入：来自计数器 1（**1 kHz**）；初值： $N_2 = 1000$ ；输出：**1 Hz**（任务 B）。

● **关键连接：** 计数器 0 的 **OUT0** \rightarrow 计数器 1 的 **CLK1**；计数器 1 的 **OUT1** \rightarrow 计数器 2 的 **CLK2**。

● **编程实现：**

计数器 0 控制字：**16H**；初值：**5**。
计数器 1 控制字：**76H**；初值：**1000H**。
计数器 2 控制字：**B4H**；初值：**1000H**。

汇编代码：
• MOV AL, 16H
• OUT COUNTD, AL
• MOV AL, 76H
• OUT COUNTD, AL
• MOV AL, B4H
• OUT COUNTD, AL
• MOV AL, 5
• OUT COUNTA, AL
• MOV AX, 5000
• OUT COUNTB, AL
• MOV AL, AH
• OUT COUNTC, AL
• MOV AL, AH
• OUT COUNTC, AL

● **方案对比：**

方案 1（串行）	C1 分频系数大（5000），C0 与 C1-C2 组独立。
方案 2（并行）	C0 独立完成 1 MHz，C1-C2 组并行接入 5 MHz。
方案 3（完全串联）	充分利用 C0 中间成果，形成完整级联链路。适合需要多级分频的场景。

● **8253 控制字与工作方式：共性总结：** 1) **初始化/逻辑复位：** 向**控制寄存器**写入控制字时，芯片内部执行**逻辑复位**：清除旧配置，**OUT** 引脚回到该方式规定的初始状态（通常为高或低），为新一轮计数做准备。

2) **GATE 信号的有效形式（按触发源分类）：**

电平控制（软件触发）	方式 0、方式 4：GATE=1 允许计数， GATE=0 暂停计数；计数启动主要依靠 软件写入初值 。
上升沿触发（硬件触发）	方式 1、方式 5： 必须检测到 GATE 从 0 \rightarrow 1 的 上升沿 才启动计数，用于外部硬件触发定时。
双重触发（分频/发生器）	方式 2、方式 3： 既可通过 软件写初值 启动/更新周期，也可通过 GATE 上升沿 强制 重新同步 （从头开始当前周期）。

● **3) CR 初值装入 CE 的时刻（按载入时机分类）：**

方式 0、方式 4
方式 1、方式 5
方式 2、方式 3

写入初值后，在**下一个 CLK（触发沿）**时，**CR \rightarrow CE** 装入并开始计数。
方式 1、方式 5 装入初值后**立即装入**；需等待 **GATE 上升沿**到来后，在**下一个 CLK 才 CR \rightarrow CE** 装入开始计数。
三种载入来源：**写初值后启动装入**；每周期结束时**自动重装**；**GATE 上升沿**可强制装入实现同步。

● **4) 计数到 0 后的行为（是否周期性）：**

单次计数（不自动重装）
方式 0、1、4、5：到达终值并完成 OUT 动作后，**内部计数并不停止**，仍会继续减 1（例如 0 \rightarrow FFFH \rightarrow FFFEh \rightarrow ...），但 OUT 通常保持在该方式规定的终态/后续状态。

循环计数（自动重装）
方式 2、3：当 CE 到达终值后，芯片自动将 CR 中初值**再次装入** CE，进入下一周期，是形成连续波形的基础。