

第一章 微机概述

● 地址引脚数：为 16 条，可以寻址 $2^{16} = 64\text{KB}$ 的存储单元。 $2^{10} = 1\text{K}$, $2^{20} = 1\text{M}$, $2^{30} = 1\text{G}$; **b** 表示位，**B** 表示字节。

● 补码：补码为原码取反加 1，最高位 1 表示负数，0 表示正数。例：[-89] 补 = 10100111。十六进制数后面要加 H，否则默认十进制。


微处理器 微型计算机中用 CPU 表示，由一片或几片大规模集成电路组成，具有运算和控制器功能的中央处理器部件。

微型计算机 以微处理器为核心，配上存储器、输入输出接口电路及系统总线组成，又称主机。

微型计算机系统 以微型计算机为中心，配以外围设备、电源和辅助电路（硬件系统），以及指挥工作的软件系统。

软件系统 （操作系统、编译器、数据库等）和应用软件（Office、微信等）。

● 典型微机硬件系统结构：计算机的经典结构为冯·诺依曼结构（存储程序式计算机结构），特点包括：由运算器、控制器、存储器、输入设备和输出设备五个基本部分组成；程序和数据以二进制代码形式存放在存储器中，位置由地址指定，地址码也有二进制；控制器根据存储器中的指令序列（程序）工作，并由程序计数器（PC）控制指令执行，具有判断能力，可根据计算结果选择不同工作流程。微处理器是执行指令的核心部件，包含运算器和控制器。存储器用于存储当前正在使用的程序和数据。I/O 设备和接口实现微处理器外部设备的连接，如显示器接口、硬盘接口等。系统总线连接微处理器和其他部件，分为地址总线、数据总线和控制总线，分别传输地址、数据和控制信息。



数制与计算 • 有符号数的机器表示：真值指带正负号的实际数值（如 +5, -5），而机器数是计算机内部存储的编码形式。有符号数常用三种标准编码：

- 原码：[X]_原
- 反码：[X]_反
- 补码：[X]_补

● 正负数的编码规则：正数：三种表示法完全一致，即 [X]_原 = [X]_反 = [X]_补，符号位为 0，数值位直接表示绝对值。负数：三种表示法存在差异，所有区别仅体现在负数的编码规则上。

● 补码的主要用途：现代计算机均采用补码。补码便于硬件实现加法减法，成为实际工程标准。

● 补码加减法运算法则：核心思想：减法变加法，即 $X - Y$ 可转化为 $X + (-Y)$ ，简化硬件设计。

• 加法：[X + Y]_补 = [X]_补 + [Y]_补

• 减法：[X - Y]_补 = [X]_补 - [Y]_补 = [X]_补 + [-Y]_补

● 补码位数规定：补码加法时，符号位与数值位同等对待，全部参与二进制加法（逢二进一）。

● 补码求负（补规则）：[-X]_补 的求法：将 [X]_补 的所有位（包括符号位）按位取反，再加 1。即“全字取反加一”。注意：包括符号位，不区分符号和数值位。

第二章 微机结构



● 物理地址计算：PA = 段基址 $\times 10H$ + 偏移地址。段基址由段寄存器（16 位）左移 4 位提供，偏移地址由 IP 或 EU 计算。

● 指令队列 8086 为 6 字节，8088 为 4 字节。FIFO 原则。当队列空出 2 字节（8086）或 1 字节（8088）时，BIU 自动取指。执行跳转、调用/返回时请空。

● 通用寄存器 AX（累加器）、BX（基址）、CX（计数）、DX（数据），可拆分为 H/L 8 位使用。

● 指针与变址 SP（堆栈指针）、BP（基址指针）、SI（源变址）、DI（目的变址）。

第三章 80x86 系统

寻址方式 需要看清楚问的是源操作数还是目标操作数的寻址方式，如果是字操作数，要写两个单元的地址。

固定寻址 如 AAA
操作数直接包含在指令中。举例 MOV AL,15H || MOV AX,1234H
寄存器寻址 在寄存器中，例：MOV AX,BX
存储器寻址 比较复杂，见下文详细说明。

● 存储器寻址：当执行单元 EU 需要读/写位于存储器的操作数时，应根据指令给出的寻址方式，由 EU 先计算出操作数的有效地址 EA（偏移地址），并将其送给 BIU；同时请求 BIU 执行一个总线周期，BIU 将某个段寄存器的内容左移 4 位，加上 EU 送来的有效地址 EA 形成 20 位的物理地址，然后执行总线周期，读/写指令所需的操作数。有效地址 EA（偏移地址）的值要根据指令所采用的寻址方式计算得出。计算 EA 的通式：

$$EA = \text{基址值} \left\{ \begin{array}{l} BX \\ BP \end{array} \right. + \text{变址值} \left\{ \begin{array}{l} SI \\ DI \end{array} \right. + \text{位移量} \left\{ \begin{array}{l} 0 \\ 8 \\ 16 \end{array} \right\}$$

直接寻址 操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

● 间接寻址 操作数在存储器中，存储单元的有效地址由寄存器指出。

● BX、SI、DI、DI—默认数据段 DS

● BP—默认堆栈段 SS

● 注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

基址寻址

操作数的有效地址由基址寄存器（BX 或 BP）的内容和指令中给出的地址位移量（0 位或 8 位或 16 位）之和来确定。EA = BX/BP + 0/8/16 位偏移量。例：MOV AX,[BX]，假设 BX = 1122H, DS = 3000H，则 PA = 3000H + 1122H = 31122H, 30000H + 1123H = 31123H。假设 [31122H] = 34H, [31123H] = 56H，则指令执行后，AX = 5634H。例：假设 BETMA = 8, DS = 6000H, PA = 5000H, 则 MOV AL,[BX+8] || MOV AL,[BX+8] = 8 是偏移地址位移量，不是乘积的倍数 || MOV AL,[BX+8+BETMA] || MOV AL,[BX+8+BETMA] = 68H。操作数的有效地址由变址寄存器（SI 或 DI）的内容与指令中给出的地址位移量（0 位、8 位或 16 位）之和来确定。EA = SI/DI + 0/8/16 位偏移量。例：MOV BETAD[DI], AX || MOV BX,[SI+8]。操作数的有效地址 EA 为三部分之和：基址寄存器（BX 或 BP）的值，变址寄存器（SI 或 DI）的值，指令中地址位移量（0 位、8 位或 16 位）的值。例：MOV BX,[BX+SI] || MOV AX,[BX+DI] || MOV AX,[BX+SI+10H] = ES：“ES”前缀，指定操作数在附加段，源操作数 PA = ES \times 16 + BX + SI + 10H, ES \times 16 + BX + SI + 10H + 1 || MOV AX,[BP+SI+20H] BP—操作数在堆栈段，源操作数 PA = SS \times 16 + BP + SI + 20H, SS \times 16 + BP + SI + 20H + 1

变址寻址

基址加变址


常用信号 除了 CLK 外的常用控制信号包括：

M/IO	存储器/I/O 控制信号，用于区分 CPU 是访问存储器 ($M/IO = 1$) 还是访问 I/O 端口 ($M/IO = 0$)。数据发送/接收信号，在 T_1 周期用于指示 245 数据缓冲芯片的传输方向。
DT/R#	读控制信号。RD 信号为低电平时，表示 8086 CPU 执行读操作。在 DMA 方式时，RD 处于高阻态。
WR#	写控制信号（输出，三态）。当 8086 CPU 对存储器或 I/O 端口进行写操作时，WR 为低电平。
ALE	地址锁存允许信号（输出）。8086 CPU 在总线周期的第一个时钟周期内发出的正脉冲信号，其下降沿用来把地址/数据总线 ($AD_{15} \sim AD_0$) 以及地址/状态总线 ($A_{19}/S_6 \sim A_{16}/S_4$) 中的地址信息锁住存入地址锁存器中。
DEN#	数据缓冲器使能信号
BHE#/S7	总线高允许信号 / 状态 S7 信号。分时复用的双重总线，在总线周期开始的 T_1 周期，作为总线线选部分允许信号，低电平有效。在总线周期的其他 T 周期，该引脚输出状态信号 S7。在 DMA 方式下，该引脚为高阻态。
BHE#	总线高允许信号，低电平有效。用于控制数据总线高 8 位 (D15-D8) 的读写。
A0	地址最低位，访问偶地址时，A0 必然为 0。

奇偶地址访问方式：

- BHE#=0, A0=0 访问 16 位偶地址（全字访问），数据线 D15-D0 全部有效。
- BHE#=1, A0=0 访问 8 位偶地址，仅 D7-D0 有效（低字节）。
- BHE#=0, A0=1 访问 8 位奇地址，仅 D15-D8 有效（高字节）。
- BHE#=1, A0=1 无效访问（不选中任何字节）。


复位、启动时序 • **RESET 信号**：需保持高电平至少 4 个时钟周期。有效期间总线处于高阻态（浮空）。



CS : IP 标志位 FFFFH : 0000H (启动地址 FFFFH)
DS/SS/ES 内存空间 IF=1 (允许中断)，其余清零
SS : 0000H 清空


● **复位执行**：CPU 复位后 CS:IP = FFFFH:0000H (物理地址 FFFFH)。从该处取出 JMP 指令，跳转至低地址空间的系统初始化程序（如 BIOS）。原因：从 FFFFH 到内存顶端 FFFFFH 仅剩 16 字节，空间极小，无法容纳完整程序。

最小方式总线读操作时序 8086 CPU 需要与外部存储器或 I/O 端口交换数据，或者需要填充指令队列时，必须执行一个总线周期（四个或更多时钟周期，考虑到 T_W 的存在）。



T1 确定 M/IO 状态；输出地址信息；ALE 发出正脉冲（下降沿锁存地址）；DT/R 置低（接收）
T2 AD₁₅ ~ AD₀ 进入高阻态；RD 与 DEN 有效（低电平）；输出状态信号 S₃ ~ S₇
T3 外设将数据驱动至总线。在 T₃ 前沿采样 READY 信号，若为 0 则插入等待周期 T_W。
T4 在 T₄ 前沿（即 T₃/T_W 结束处）采样数据；撤销 RD、DEN，总线周期结束。
● **关键状态位**：S₄, S₃ 组合指示当前段寄存器：00:ES, 01:SS, 10:CS, 11:DS。S₅ 指示中断允许标志 IF。


最小方式总线写操作时序 基本和读操作类似，区别在于数据传输方向相反。



T1 输出地址；ALE 发出正脉冲（锁存地址）；DT/R 置高（发送）。
T2 WR 信号变低（有效）；CPU 直接驱动数据到 AD 总线（进入高阻态）。
T3/Tw 采样READY 信号；数据在总线上保持稳定，等待外设响应。
T4 WR 上升沿触发外设写入数据；撤销 WR、DEN，周期结束。

● **读写区别**：写操作中 AD 总线在 T₂ 不进入高阻态，由 CPU 持续驱动；数据在 WR 上升沿锁存。

中断时序 当 CPU 接收到外部中断请求 (INT_R) 且中断允许标志 IF=1 时，CPU 会执行一个中断响应操作。这个操作在总线时序上表现为两个连续的总线周期。



第一周期 CPU 发出第一个 INTA 负脉冲，用于中断握手。此周期不传输数据。
第二周期 CPU 发出第二个 INTA 负脉冲，8259A 将中断类型码送往数据总线 AD₇ ~ AD₀。
后续动作 CPU 在 T₄ 前沿采样类型码，计算向量地址并跳转至中断服务程序 (ISR)。

● **注意**：两个周期之间可能插入 T₁（空闲态）以兼容外设速度。

第六章 存储系统

存储器分类与基本指标

按读写功能	读写存储器 (RAM)：可读可写，数据暂存；只读存储器 (ROM)：只能读，存固件/引导程序。
按存储介质	半导体存储器：如 DRAM、ROM，速度快，体积小；磁存储器：如硬盘、软盘，容量大，速度慢。
按存取方式	随机存取存储器 (RAM)：存取时间与位置无关；顺序存取存储器：如磁带，存取时间与位置有关。
按信息保存性	易失性存储器：断电丢失，如 RAM；非易失性存储器：断电保存，如 ROM、硬盘、SSD。

内存外存区别:

内存 存放当前运行的程序和数据。特点：**快、容量小、随机存取**，CPU 可直接通过系统总线访问。通常由半导体存储器 (RAM, ROM) 构成。
外存 存放非当前使用的程序和数据。特点：**慢、容量大、顺序/块存取**，CPU 不能直接访问，需通过 I/O 接口电路调入内存。如硬盘、U 盘、移动硬盘等。

RAM 类型特点:

SRAM 静态 RAM，利用双稳态触发器存储逻辑 0/1，**无需刷新**，只要不掉电信息不丢失。集成度低，外围控制电路简单，常用小容量存储（如 Cache）。
DRAM 动态 RAM，利用 MOS 管栅极分布电容存储电荷，**需定期刷新**。集成度高，外围控制电路复杂，常用大容量存储（如 主存）。

存储容量 $N \times M$ (字数 \times 字长)
字数 N 单元总数，决定地址线数量 k ($2^k = N$)
字长 M 每单字位数，决定数据线位宽

常用存储芯片:

6264 (SRAM) $8K \times 8$ (8KB)，13 根地址线 ($2^{13} = 8K$)，8 根数据线
2114 (SRAM) $1K \times 4$, 10 根地址线, 4 根数据线 (常两片并联组成 8 位)
2764 (EPROM) $8K \times 8$ (8KB)，13 根地址线, 8 根数据线，用于存储固化

● 地址译码：将 CPU 高位地址信号转换为芯片片选信号 CS#。常用 74LS138 (3-8 译码器) 实现。

Bit (位) 最小存储单位，对应硬件中的双稳态触发器状态。
Byte (字节) 基本处理单位，1 Byte = 8 bits。
Word (字) 基本处理单位，1 Word = 2 Bytes。
常用容量换算 $1KB = 2^{10} B$, $1MB = 2^{20} B$, $1GB = 2^{30} B$

基本性能指标 存取时间：从 CPU 发出地址信号到数据有效（读）或写入完毕（写）的时间。
存储周期：两次读操作所需的最长时间间隔。
读/写周期：存储周期 > 存取时间 (内部电路需要恢复时间)。
 $t_{cyc}(R)$: 连续两次读最小间隔； $t_{cyc}(W)$: 连续两次写最小间隔。

计算末尾地址的公式为：末尾地址 = 首地址 + 存储容量 - 1。注：减 1 是因为地址是从 0 开始计数的，且首地址本身占用了一个存储单元。

常见芯片
通用引脚特点 地址线 $A_0 \sim A_n$ 接地址总线 AB，输入信号，决定芯片容量 $N = 2^{n+1}$ 。
数据线 $D_0 \sim D_m$ 接数据总线 DB，双向 (RAM) 或输出 (ROM)，决定字长 M。
片选线 $CS/C/E$ 由高位地址译码产生，低电平有效，用于选中该芯片。
读写线 读允许 OE 接 CPU 的 RD；写允许 WE 接 CPU 的 WR。

6264 组织 地址线 $A_0 \sim A_{12}$ ($2^{13} = 8K$)；数据线 $D_0 \sim D_7$ 。
双片选机制 CS_1 (低有效) 和 CS_2 (高有效)。选中条件： $CS_1 = 0$ 且 $CS_2 = 1$ 。
读写控制 OE (输出允许，接系统 RD); WE (写允许，接系统 WR)。

2114 容量与组织 $1K \times 4$ 位 (0.5 KB)；地址线 $A_0 \sim A_9$ (2^{10})，数据线 $D_1 \sim D_4$
位扩展 8 位系统需两片并联，分别负责高 4 位和低 4 位


由于只有一个 WE 而没有 OE，因此 2114 的读写模式由 CS 和 WE 共同决定：

写模式 $CS = 0, WE = 0$ ，数据端口为输入 (DIN)
读模式 $CS = 0, WE = 1$ ，数据端口为输出 (DOUT)
待机模式 $CS = 1$ ，输出为高阻态 (Hi-Z)，实现总线隔离

容量与组织 地址线 $A_0 \sim A_{12}$ ；数据线 $D_0 \sim D_7$ ，与 6264 引脚兼容。
CE# 片选使能，低电平有效。控制芯片激活及低功耗模式。
OE# 输出使能，低电平有效。读操作时打开输出缓冲器。
PGM# 编程脉冲，**低电平有效**。烧录时施加负脉冲，正常读取时置高。
Vpp 编程电压引脚，烧录时需施加高压 (12.5V 或 21V)。

在对芯片进行数据烧录 (编程) 时，需要在 PGM# 施加特定宽度 (如 50ms) 的负脉冲，配合 Vpp 引脚的高压 (通常 12.5V 或 21V)，将数据写入 **擦写晶体管** (EPROM 没有 WE 引脚，因为它在正常工作时不可写)。

低位地址线用于片内寻址，高位地址线用于片选寻址：




存储器扩展 • 存储器扩展：当单片芯片容量 (字数 N 或字长 M) 不足以满足系统需求时，需通过多片组合进行扩展。

位扩展 增加字长，字数不变。 $N \times M \rightarrow N \times (M \times k)$ 。各片地址线、读写线并联，数据线分别连接 CPU 数据总线的不同位。


字扩展 增加字数 (容量)，字长不变。 $N \times M \rightarrow (N \times k) \times M$ 。各片数据线、低位地址线并联，高位地址线经译码器产生片选信号 CS。

位和字节扩展 同时增加字长和字数。通常先通过位扩展组成满足字长要求的“存储组”，再通过字扩展 (译码片选) 连接各组。


位扩展 当芯片字长小于 CPU 数据总线宽度时，通过多片并联增加存储字长。如两片 $1K \times 4$ 的 2114 并联可组成 $1K \times 8$ 存储器。



地址/片选/读写 全部并联，所有芯片接收相同地址，由同一片选信号同时选中，并行执行读/写操作。
数据线 (Dn) 分段连接，各片的数据端分别连接 CPU 数据总线的不同位段 (如一片接 $D_0 \sim D_3$ ，另一片接 $D_4 \sim D_7$)。




字节扩展 当芯片字长满足但容量不足时，增加存储单元总数 (地址空间深度)。
地址线 (An) 低位地址线全部并联，用于片内寻址。
数据线 (Dn) 全部并联到系统数据总线 (与位扩展的区别)。
控制线 (CS) 读/写控制信号 (OE, WE) 全部并联。
片选线 (CS) 高位地址经译码器产生，各片独立连接，确保同一时刻仅一处有效。
● 核心逻辑：通过高位地址译码，将不同芯片映射到系统内存空间的不同地址段 (如 $0000H \sim 1FFFH$)。



位和字节扩展 当芯片字长和容量均不足时，需同时进行扩展。
● 芯片字计算：所需总芯片数 $Z = (M/L) \times (N/K)$ ，其中 M/L 为字扩展组数， N/K 为位扩展组数，L 为单片字长，K 为单片字数。

第一步：位扩展 将 N/K 片并联，地址/读写线并联，数据线分段连接，构成一个字长满足要求的存储组 (Bank)。

第二步：字扩展 将 M/L 个存储组级联，数据/低位地址线并联，高位地址经译码器产生各片的片选信号 CS。



● 译码逻辑设计：
1. 片内寻址：根据芯片容量 N 确定最低位线数 k ($2^k = N$)，如 4KB 需 $A_{11} \sim A_0$ 。
2. 片选逻辑：高位地址通过译码器 (如 74LS138) 或逻辑门产生 CS#。
3. 范围固定：首地址为高位固定、低位全 0；末地址为高位固定、低位全 1。



地址译码电路设计 (片选)
● 译码逻辑设计：
1. 片内寻址：根据芯片容量 N 确定最低位线数 k ($2^k = N$)，如 4KB 需 $A_{11} \sim A_0$ 。
2. 片选逻辑：高位地址通过译码器 (如 74LS138) 或逻辑门产生 CS#。
3. 范围固定：首地址为高位固定、低位全 0；末地址为高位固定、低位全 1。

● 地址重叠计算：若有 n 根高位地址线未参与译码，则一个物理单元对应 2^n 个重叠地址。



存储器与 CPU 连接

第七章 I/O 接口

概念 □ 端口：接口电路中用于缓存数据、状态、及控制信息的部件，分为：数据端口、状态端口、控制端口。


● 接口电路：计算机系统中包含多个不同功能的接口电路，每个接口电路又可能包含 1 个或多个端口。

● 寻址端口方法：先找到端口所在的接口电路芯片 (片选)，在该芯片上找到具体要访问的端口 (片内地址)。若接口中仅有 1 个端口，则找到芯片即找到端口；若接口中有多个端口，则找到芯片后还需找端口。每个端口号 = 片选地址 (高位地址) + 片内地址。

● 8086/8088 的 I/O 端口编址：采用 I/O 独立编址方式；I/O 操作只使用 20 根地址线中的 16 根 (A15~A0)；可寻址的 I/O 端口数为： $2^{16} = 64K$ (65536 个)；I/O 地址范围为：0~0FFFFH。

第八章 常用接口技术

8255A • 8259A 特性 功能：8259A 是一个功能很强的中断扩充和多中断管理芯片，具有中断扩展、自动提供中断类型码、中断优先级裁决等中断管理功能。可编程：内部有多个寄存器以及功能部件都是可编程的，使用方便。级联扩展：单片可连接 8 个中断请求源，多片级联可扩展到 64 级中断。通过编程可设置中断触发方式、中断类型码、中断屏蔽方式、中断优先级方式、中断结束方式等。



● 8259A 内部结构：
数据总线缓冲器：三态、双向、8 位寄存器。
读写控制逻辑：接收 CPU 的读写控制信号。
级联缓冲/比较器：支持单片或多片级联，主片/从片管理，最多可扩展到 64 级中断。
控制逻辑：向片内各部件发送控制信号，向 CPU 发送中断请求信号 INT，接收 CPU 回送的 INTA* 信号，控制 8259A 进入中断管理状态。
中断请求寄存器 (IRR)：8 位寄存器，记录外部中断请求，IRR 有请求时 IRR 的相应位 DI 置 1，中断响应后清除。
中断屏蔽寄存器 (IMR)：IMR 中 DI 位为 1 时禁止对应 IRR 请求，为 0 时允许。
优先权判决器：对 IRR 中未屏蔽的中断进行优先级比较，选出当前优先级最高的中断申请。
中断服务寄存器 (ISR)：记录 CPU 当前正在服务的中断标志，IRR 请求响应时 ISR 相应位置 1，复位由中断结束方式决定。

第八章 常用接口技术

8255A • 8255 功能介绍： 8255 是一种可编程的并行通信接口芯片，可用于 CPU 和外设之间进行并行数据传输。内部有 8 个 8 位的数据端口，有三种工作方式。端口号的 A0A1 为 00、01、10 分别表示读写 A、B、C 口；11 表示只写控制寄存器。




● 并行通信：指多位数据同时进行传送的方式，其特点是传输速度快。

方式 0 基本的输入/输出方式，A/B/C 口均可用，C 口仅需设置方向。

方式 1 选通的输入/输出方式，A/B 口可用，支持中断方式传输，C 口部分引脚用于控制和中断信号。

方式 2 选通的双向传输方式，仅 A 口可用，支持双向传输和中断，C 口部分引脚用于控制和中断信号。

● 方式 1、2：选通输入输出方式，可以中断方式传输，且 C 口会固定的引脚用作控制联络信号和中断请求信号。




仅 A 口工作在方式 2 时，可以双向传输，A 口工作在方式 0、1 及 B、C 口只能单向传输。

● 控制字：控制字分为端口的方式选择控制字 (可使 8255 的 3 个数据端口工作在不同的方式) 和 C 口的按位置位和复位控制字 (可使 C 口的任意一位置位和复位)。控制字送入的端口为最后一个端口。



8253 • 概述： 8253 是一种可编程的计数器/定时器接口芯片，最高计数频率为 2MHz，可用于产生各种定时波形，也可用于对外部事件计数。内部有三个独立的 16 位减一计数器 (互不干扰，支持二进制 (Binary) 或二-十进制 (BCD) 码) 计数，通过设置控制字，各计数器可以工作于 6 种工作方式。

功能简述：



● 系统总线接口 (连接 CPU)：
D7 ~ D0 双向数据总线，用于 CPU 读写控制字或计数值。
CS 片选信号，低电平有效，由地址译码电路产生。
RD/WR 读/写信号，低电平有效，控制数据传输方向。
A1, A0 片选端口，通过 A1, A0 分别对应计数器 0, 1; 2; 11 为控制寄存器。

● 计数通道信号 (连接外设)：
CLK0~2 时钟输入，计数脉冲源，下降沿触发减 1 操作。
GATE0~2 门控输入，用于启动、停止或暂停计数过程。
OUT0~2 输出信号，计数完成或到达条件时输出特定波形。

● 控制寄存器：只能进行写操作，不能读。CPU 通过向此寄存器写入“控制字”来设定各通道的工作方式。

● 计数通道结构：包含三个独立的计数通道 (0, 1, 2)，内部由以下三部分配合实现：预置 → 减计数 → 读出逻辑。

初值寄存器 (CR) 16 位。用于预置计数的起始值。
执行部件 (CE) 16 位溢出计数器。在 CLK 信号驱动下进行减 1 计数。
输出锁存器 (OL) 16 位。用于锁存当前计数值供 CPU 读取，不影响计数进行。

8253 没有状态寄存器，CPU 无法直接读取状态寄存器来获知当前工作状态或回读控制字。这与具有状态回读功能的 8254 不同。

● 端口地址分配：8253 占用 4 个 I/O 端口。CPU 通过 A1, A0 选择：

00 计数通道 0
01 计数通道 1
10 计数通道 2
11 控制寄存器

这种“双缓冲”设计保证计数时读数稳定。

● 实例 1：连续地址 (8088)：

设定 地址范围：0380H ~ 0383H。地址连续 (步长为 1)。
分析 0380H(...000) → A1A0 = 00
0381H(...010) → A1A0 = 01
0382H(...100) → A1A0 = 10
0383H(...110) → A1A0 = 11。

连接 CPU 的 A1, A0 直接连接到 8253 的 A1, A0。每一个逻辑地址都对应一个物理端口，无地址间隙。

● 实例 2：偶地址对齐 (8086)：

设定 地址序列：0380H, 0382H, ~ 0386H。只使用偶地址。
分析 0380H(...000) → A2A1 = 00;
0382H(...010) → A2A1 = 01;
0384H(...100) → A2A1 = 10;
0386H(...110) → A2A1 = 11。


连接 CPU 的 A1, A0 为恒 0，CPU 的 A2, A1 错位连接到 8253 的 A1, A0。配合 16 位数据总线字节对齐要求。

● 读/写逻辑真值表：

片选前提 所有操作必须在 CS = 0 时有效。
写 (WR = 0) 根据 A1, A0 写入通道 0/1/2 的计数初值寄存器，或写入控制字寄存器。
读 (RD = 0) 根据 A1, A0 读取通道 0/1/2 的当前计数值。注意：控制字寄存器只写不读。

● 8 位总线与 16 位计数器接口：8253 内部的计数初值寄存器 (CR) 和输出锁存器 (OL) 都是 16 位的，但外部数据总线 (D7 ~ D0) 只有 8 位。必须通过两次 I/O 操作来完成一个 16 位数据的传输，由控制寄存器中的控制字来决定读写顺序 (如：先读/写低 8 位，再读/写高 8 位)。

● 控制字：



SC1, SC0 计数器选择，因共用端口 (3 个计数器共用一个控制端口)，需指定目标通道。
RL1, RL0 读写格式。定义 CR/OL 的读写宽度及顺序。
00：锁存命令 (不停止计数读取)；01：仅低 8 位；10：仅高 8 位；11：先低后高 (16 位常用)。

M2 ~ M0 工作方式。设定方式 0 ~ 5。
计数制：0：二进制 (FFFFFH); 1：BCD 码 (9999)。

● 实例 1：8 位读写模式：需求：计数器 0，方式 2，仅使用低 8 位，初值 100，二进制计数。地址：70H ~ 73H。

SC 00 (选择计数器 0)
RL 01 (只读/写低 8 位)
M 01 (方式 2, 分频器)
BCD 000 (二进制数)
控制字 00010100B = 14H

汇编实现：
• MOV AL, 14H
• OUT 73H, AL ; 写控制字
• MOV AL, 100 ; 初值 100
• OUT 70H, AL ; 写低 8 位

● 锁存命令：解决在计数器运行过程中读取数值不稳定的问题。通过向控制寄存器写入 $RL_1 RL_0 = 00$ 的控制字，将当前计数值复制到 **输出锁存器 (OL)** 中保持不变，而 **执行部件 (CE)** 继续计数。

● 锁存读出示例：

锁存机制 向控制口发送控制字，其中 $RL_1 RL_0 = 00$ 。8253 接收后锁存当前值，不影响内部计数。

实例分析
代码流程

注意 读出操作必须符合初始化时设定的 **RL** 格式（如 16 位模式需连读两次）。

● 相关名词解释：

CLK 脉冲 指 **CLK** 引脚上的信号单元。在计数过程中，每一个 **CLK** 脉冲的下降沿到来时，计数器减 1。
计数器时常数 与“计数通道”同义。
指通过指令写入计数器的值，等同于 **初值**。输出波形的周期或延时由该值决定：时间 = 初值 $\times T_{CLK}$ 。

方式 0 ● 功能定义：主要用于**定时中断**。给定时间 t_0 ，到达后输出信号通知 CPU。

初始化过程 写入方式控制字后，输出引脚 **OUT** 变为低电平。
写入初值后开始减 1 计数，期间 **OUT** 保持低 0 暂停计数，计数器保持当前值不变，忽略 **CLK** 脉冲。

计数结果 当计数值减到 0 时，**OUT** 立即跳变为高电平。1 产生的上升沿信号通常连接 CPU 中断请求引脚。

GATE 是硬件门控信号，在方式 0 中充当“计数使能开关”。

● 时序分析（基本过程）：重点在于 $N + 1$ 个时钟周期的由来。

写入控制字 **WR** 有效 \rightarrow **OUT** 变低（起始状态）。
写入初值 第二个 **WR** 将初值 N 写入 **CR**。
载入时刻 写入后第 1 个 **CLK** 下降沿，数据 **CR** \rightarrow **CE**。
计数过程 载入后开始减 1 ($N \rightarrow 0$)。总时长 $N + 1$ 个 **CLK** 周期。
终值输出 **CE** 减为 0 时，**OUT** 变高。

● GATE 控制（暂停）：
GATE=0 暂停计数 (**CE** 保持)，**OUT** 保持低。
GATE=1 恢复计数（从暂停值继续）。

● 结论：利用 **GATE** 可加长 **OUT** 低电平宽度。实际时间 = 预置 + 暂停。

● 重写初值（重启）：若在计数未结束时写入新初值，8253 会放弃当前进程，在下一个 **CLK** 重新装入新初值并重新开始。同样实现了加长 **OUT** 低电平宽度的效果。
● 周期数：写入时常数为 N 时，**OUT** 低电平宽度为 $N + 1$ 个 **CLK** 周期。
● 计数完成后：**CE** 寄存器会变成 FFFFH，**OUT** (OL 锁存器) 一直输出高电平，但是 **CE** 持续在 -1 计数。

● 方式 0 编程示例：已知端口 40H ~ 43H，计数器 0，方式 0，初值 1500，二进制计数。

控制字 SC=00, RL=11, M=000, BCD=0 → 30H
时常数 1500 = 05DCH (低位 DCH, 高位 05H)

汇编实现：

• MOV DX, 43H ; 指向控制口
• MOV AL, 30H ; 写控制字
• OUT DX, AL
• MOV AX, 1500 ; AX = 05DCH
• OUT DX, AL ; 写低 8 位 (DCH)
• MOV AL, AH ; 取高 8 位 (05H)
• OUT DX, AL ; 写高 8 位

● 核心逻辑：写初值 \rightarrow **OUT** 低 \rightarrow 计数 $\rightarrow 0 \rightarrow$ **OUT** 高。定时长 = $(N + 1) \times T_{CLK}$ 。可通过 **GATE** 硬件信号暂停，或重写初值延长定时。

方式 1 ● 功能定义：单脉冲形成。即产生一个宽度可控的负脉冲。

触发源 硬件触发。区别于方式 0 的软件写入触发，方式 1 必须由 **GATE** 引脚的上升沿（由低电平变高电平）来触发。
脉冲宽度 输出负脉冲的宽度为 $N \times T_{CLK}$ ，其中 N 为预置的初值。

● 实例 2：16 位读写模式：需求：计数器 1，方式 1,16 位（先低后高），初值 1234，BCD 码，地址：70H ~ 73H。

SC 01 (选择计数器 1)
RL 11 (先低 8 位后高 8 位)
M 001 (方式 1, 单稳态)
BCD 1 (BCD 码计数)
控制字 0110011B = 73H

汇编实现：
• MOV AL, 73H
• OUT 73H, AL ; 写控制字
• MOV AX, 1234H ; BCD 码初值
• OUT 71H, AL ; 写低 8 位
• MOV AL, AH
• OUT 71H, AL ; 写高 8 位


● 锁存命令：解决在计数器运行过程中读取数值不稳定的问题。通过向控制寄存器写入 $RL_1 RL_0 = 00$ 的控制字，将当前计数值复制到 **输出锁存器 (OL)** 中保持不变，而 **执行部件 (CE)** 继续计数。

● 锁存读出示例：

锁存机制 向控制口发送控制字，其中 $RL_1 RL_0 = 00$ 。8253 接收后锁存当前值，不影响内部计数。

实例分析
代码流程

注意 读出操作必须符合初始化时设定的 **RL** 格式（如 16 位模式需连读两次）。



相同点 均为减 1 计数；工作时输出低电平；均具备定时功能。

● 实例 1：1-单一通道编程：
需求：根据波形反推。OUT0 为方式 0，OUT1 为方式 1。初值均为 7。

控制字 SC = 10, RL = 01, M = 001, BCD = 0 → 92H
汇编实现 MOV AL, 92H
OUT COUNTD, AL ; 写控制字
MOV AL, 15
OUT COUNTC, AL ; 写初值

● 初始化 写入方式控制字后 **OUT** 变高；写入初值后 **OUT** 保持高电平。
触发时刻 **GATE** 上升沿触发。在随后的下一个 **CLK** 下降沿，**OUT** 由高变低。
计数与结束 计数器减 1 期间 **OUT** 为低；减至 0 时 **OUT** 跳变为高。低电平宽度 = $N \times T_{CLK}$ 。

● 可重触发性：在脉冲未结束时，若 **GATE** 再次出现上升沿，8253 会在下一个 **CLK** 将初值寄存器 (CR) 的值重新装入执行单元 (CE)，使计数器重新开始，从而延长 **OUT** 低电平宽度。

● 修改初值（方式 1）：在脉冲输出过程中，若 CPU 修改计数初值：

系统响应 新初值 N_{new} 仅存于 **初值寄存器 (CR)**。当前计数器 (CE) 不受影响，继续按旧值 N_{old} 减至 0。当前脉冲宽度不变。

生效时刻 仅在 **下一次 GATE** 上升沿到来时，新值 N_{new} 才从 CR 装入 CE。

结论 写入新初值不会立即重启计数，而是预置给下一次触发使用。

控制字 汇编实现

SC=01, RL=01, M=010, BCD=0 → 54H
MOV AL, 54H
OUT COUNTD, AL ; 写控制字
MOV AL, 5
OUT COUNTB, AL ; 写初值

● 波形特征：总周期 = $N = 5$ 个 T_{CLK} ；高电平持续 $N - 1 = 4$ 个周期；低电平持续 1 个周期。OUT1 在 05, 04, 03, 02 期间为高，在 01 期间为低，然后循环。

方式 2 - 时常数计算 频率已知： $f = \frac{f_{in}}{f_{out}}$

周期已知： $N = \frac{T_{out}}{T_{in}}$

● 实例 1：已知： $f_{in} = 2$ MHz, $T_{in} = 1 \mu s$, $T_{out} = 1.3$ ms
计算 $N = \frac{2 \times 10^6}{1 \times 10^3} = 2000$

波形图 低电平 1.5 ms, 高 3 ms
计算 $T_{out} = \frac{1300}{4500} = 0.29$ ms
 $N = \frac{1300}{0.29} = 4500$

方式 3 - 功能定义：方波信号发生器。与方式 2 类似，也是一种分频器，但输出对称或近似对称的方波。输出信号周期 $T_{out} = N \times T_{CLK}$ 。

● 方波硬件控制：与方式 2 逻辑一致：
GATE=1 允许计数，正常输出方波。
GATE=0 禁止计数，**OUT** 立即跳变为高电平。
GATE 上触发电步，使计数器重新装入初值开始计数。

● 修改初值：在计数过程中写入新初值，不会立即影响当前输出。新初值将在**当前半个周期**（高电平或低电平）结束、发生电平跳变时装入执行单元。
● 方式 2 - 功能定义：分频脉冲形成。作为 **N 分频器** 使用，产生**连续的、周期性的负脉冲**。每输入 **N** 个时钟脉冲，输出 1 个低电平脉冲。

● 结论：方式 2 输出的是周期信号，周期 $T = N \times T_{CLK}$ 。其中高电平持续 $N - 1$ 个周期，低电平持续 1 个周期。
● GATE 硬件控制：
GATE=1 允许计数，正常执行分频功能。
GATE=0 禁止计数。若在计数过程中变低，**OUT** 立即变高；恢复为 1 后，计数器将重新装入初值开始新一轮计数。

● 方式 3 偶数计数逻辑：当计数初值 N 为偶数时，8253 内部执行单元 (CE) 采用**减 2 计数**方式以实现对称方波。

● 方式 3 奇数计数逻辑：当计数初值 N 为奇数时，8253 内部通过修正逻辑处理不对称性。

● 第一阶段 装入时硬件自动将 N 修正为偶数 $N - 1$ ，并进行“减 2”计数。实际输出高电平时间为 $(N + 1)/2 \times T_{CLK}$ 。（由于修正周期的存在）

● 第二阶段 计数器重新装入修正后的偶数 $N - 1$ ，进行“减 2”计数。实际输出低电平时间为 $(N - 1)/2 \times T_{CLK}$ 。

● 方式 3 偶数初值时序分析 ($N = 4$)：
● 方式 3 奇数初值时序分析 ($N = 5$)：
● 方式 3 奇数初值时序分析 ($N = 5$)：

● 应用场景：方式 3 模式非常适合生成**低频时钟信号**，例如将系统高频率振荡后提供给低速外设使用。

● 方式 3 特性总结：

初始状态 写入控制字后，**OUT** 端初始化为高电平。
写入初值 通过 **WR** 信号的负脉冲将初值 $N = 4$ 写入。
启动延迟 写入初值后的下一个 **CLK** 下降沿，计数器正式开始工作。

计数逻辑 执行单元 (CE) 采用**减 2** 方式变化： $0 \rightarrow 2 \rightarrow 0 \rightarrow 0$ 。

波形输出 **CE** 递减期间 **OUT** 保持高电平（2 个周期）；减至 00 后，**OUT** 变低，**CE** 自动重装为 04 并再次减至 00，此时 **OUT** 保持低电平（2 个周期）。

● 方式 3 编程示例 01：基本设计：场景：8254 计数器 0 连接 CPU 的 5 MHz 时钟，输出 0.5 MHz 方波。

● 方式 2 特性总结：

初始状态 写入控制字后，**OUT** 立即变高。
启动时机 写入初值后的下一个 **CLK** 下降沿，初值装入 **CE** 并开始减 1 计数。

输出波形 当计数减至 1 时，输出一个宽度为 $1 \times T_{CLK}$ 的负脉冲。
分频特性 输出为连续周期信号，周期 $T = N \times T_{CLK}$ ，频率 $f_{out} = f_{in}/N$ 。

同步方式 软件同步：写入新初值，直到完成当前周期（含低电平脉冲），不会出现“半截”脉冲。
硬件同步：写入新初值，当前周期结束后，硬件同步：**GATE** 上升沿触发立即重装初值并重新开始。

GATE 逻辑 **O**: 停止计数且 **OUT** 变高；**1**: 允许计数。

方式 2 - 编程实例 ● 实例：5 分频器：需求：计数器 1，方式 2，初值 5，二进制，仅低 8 位。

```

参数计算      输入频率  $f_{in} = 5$  MHz; 输出频率  $f_{out} = 0.5$  MHz; 分频系数  $N = f_{in}/f_{out} = 5/0.5 = 10$ 。
控制字      SC=00, RL=01 (低 8 位), M=011 (方式 3), BCD=0 → 16H
汇编实现      MOV DX, COUNTD
               MOV AL, 16H
               OUT DX, AL ; 写控制字
               MOV DX, COUNTA
               MOV AL, 10
               OUT DX, AL ; 写初值

```

- 波形特征： $N = 10$ 为偶数，输出完全对称方波。高电平持续 5 个 T_{CLK} ，低电平持续 5 个 T_{CLK} 。周期 $T_{Cyc} = 10 \times 0.2 \mu s = 2 \mu s$ ，对应频率 0.5 MHz。

● 方式 3 - 编程示例 02：级联方案

● 级群设计题目：系统配置：8086 CPU 主频为 5 MHz

任务 A 计数器 0 输出 1 MHz 方波。

● 方案对比

● 方案对比：方案 1（串行） G1 分频系数大（5000），G2 与 G1、G3 组独立

方案 1 (串行) C1 分频系数大 (5000), C0 与 C1-C2 组独立。
方案 2 (并行) C0 独立完成 1 MHz, C1-C2 组并行接入 5 MHz

方案二(并行)(完全串联) C0 独立完成 1 MHZ, C1-C2 组并行接入 3 MHZ。
充分利用 C0 中间成果, 形成完整级联链路, 适合需要多级分频的场景。