

第一章 微机概述

● 地址引脚数：为 16 条，可以寻址 $2^{16} = 64\text{KB}$ 的存储单元。 $2^{10} = 1\text{K}$, $2^{20} = 1\text{M}$, $2^{30} = 1\text{G}$ ；
● 表示位：B 表示字节。
● 代码：补码为原码取反加 1，最高位 1 表示负数，0 表示正数。例：[-89] 补 = 10100111。十六进制数后面要加 H，否则默认十进制。


微处理器 微型计算机中用 CPU 表示，由一片或几片大规模集成电路组成，具有运算和控制器功能的中央处理器部件。

微型计算机 以微处理器为核心，配上存储器、输入输出接口电路及系统总线组成，又称主机。

微型计算机系统 以微型计算机为中心，配以外围设备、电源和辅助电路（硬件系统），以及指挥工作的软件系统。

软件系统 （操作系统、编译器、数据库等）和应用软件（Office、微信等）。

● 典型微机硬件系统结构：计算机的经典结构为冯·诺依曼结构（存储程序式计算机结构），特点包括：由运算器、控制器、存储器、输入设备和输出设备等基本部分组成；程序和数据以二进制代码形式存放在存储器中，位置由地址指定，地址码也有之；控制：控制器根据存储器中的指令序列（程序）工作，并由程序计数器（PC）控制指令执行，具有判断能力，可根据运算结果选择不同工作流程。**微处理器** 是执行指令的核心部件，包含运算器和控制器。存储器用于存储当前正在使用的程序和数据。I/O 设备和接口实现微处理器与外部设备的连接，如显示器接口、硬盘接口等。**系统总线** 连接微处理器和其他部件，分为地址总线、数据总线和控制总线，分别传输地址、数据和控制信息。



数制与计算 ● 有符号数的机器表示：真值指带正负号的实际数值（如 +5, -5），而机器数是计算机内部存储的编码形式。有符号数常用三种标准编码：

- 原码：[X]原
 - 反码：[X]反
 - 补码：[X]补
- 正负数的编码差异：正数：三种表示法完全一致，即 [X]原 = [X]反 = [X]补，符号位为 0，数值位直接表示绝对值。负数：三种表示法存在差异，所有区别仅体现在负数的编码规则上。
- 补码的主要地位：现代计算机均采用补码。补码便于硬件实现加法减法，成为实际工程标准。
- 补码加法运算规则：核心思想：减法变加法，即 $X - Y$ 可转化为 $X + (-Y)$ ，简化硬件设计。
- 加法：[X + Y]补 = [X]补 + [Y]补
- 减法：[X - Y]补 = [X]补 - [Y]补 = [X]补 + [-Y]补
- 补码求负（变补规则）：[-X]补 = 所有的位（包括符号位）按位取反，再加 1。即“全字取反加一”。注意：包括符号位，不区分符号和数值位。

第二章 微机结构



● 物理地址计算：PA = 段基址 $\times 10H$ + 偏移地址。段基址由段寄存器（16 位）左移 4 位提供，偏移地址由 IP 或 EU 计算。

指令队列 8086 为 6 字节，8088 为 4 字节。FIFO 原则。当队列空出 2 字节（8086）或 1 字节（8088）时，BIU 自动取指。执行跳转、调用/返回时请空。

通用寄存器 AX（累加器）、BX（基址）、CX（计数）、DX（数据），可拆分为 H/L 8 位使用。SP（堆栈指针）、BP（基址指针）、SI（源变址）、DI（目的变址）。

第三章 80x86 系统指令

寻址方式 需要看清楚问的是源操作数还是目标操作数的寻址方式，如果是字操作数，要写两个单元的地址。

固定寻址 如 AAA
操作数直接包含在指令中。举例 MOV AL,15H || MOV AX,1234H
寄存器寻址 操作数在寄存器中，例：MOV AX,BX
存储器寻址 比较复杂，见下文详细说明。

● 存储器寻址：当执行单元 EU 需要读/写位于存储器的操作数时，应根据指令给出的寻址方式，由 EU 先计算出操作数的有效地址 EA（偏移地址），并将它送给 BIU；同时请求 BIU 执行一个总线周期，BIU 将某个段寄存器的内容左移 4 位，加上 EU 送来的有效地址 EA 形成 20 位的物理地址，然后执行总线周期，读/写指令所需的操作数。有效地址 EA（偏移地址）的值要根据指令所采用的寻址方式计算得出。计算 EA 的通式：

$$EA = \text{基址值} \left\{ \begin{array}{l} BX \\ BP \end{array} \right. + \text{变址值} \left\{ \begin{array}{l} SI \\ DI \end{array} \right. + \text{位移量} \left\{ \begin{array}{l} 0 \\ 8 \\ 16 \end{array} \right\}$$

直接寻址 操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址 操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI 一直默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

基址寻址

操作数的有效地址由基址寄存器（BX 或 BP）的内容和指令中给出的地址位移量（0 位或 8 位或 16 位）之和来确定。EA = BX/BP + 0/8/16 位位移量。例：MOV AX,[BX]，假设 BX = 1122H, DS = 3000H，则 PA = 30000H + 1122H = 31122H, 30000H + 1123H = 31123H。假设 [31122H] = 34H, [31123H] = 56H，则指令执行后，AX = 5634H。例：假设 BET A = 8, DS = 6000H, BX = 5000H，则 MOV AL, [BX+8] || MOV AL, [BX+8] = 5008H, PA = DS × 16 + 5008H = 6000H + 5008H = 65008H。假设 [65008H] = 68H，执行后，AL = 68H
操作数的有效地址由变址寄存器（SI 或 DI）的内容与指令中给出的地址位移量（0 位、8 位或 16 位）之和来确定。EA = [BX/DP] + [SI/DI] + 0/8/16 位位移量。例：MOV BET A[DI], AX || MOV BX, [SI+BE TA]。操作数的有效地址 EA 为三部分之和：基址寄存器（BX 或 BP）的值，变址寄存器（SI 或 DI）的值，指令中的地址位移量（0 位、8 位或 16 位）。EA = [BX/DP] + [SI/DI] + 0/8/16 位位移量。例：MOV BX, [BX+SI] || MOV AX, [BX+SI] || MOV AX, [BX+SI+10H] || MOV AX, [BX+SI+10H+1] || MOV AX, [BP+SI+20H] BP—操作数在堆栈段，源操作数 PA = SS × 16 + BX + SI + 10H, ES × 16 + BX + SI + 10H + 1 || MOV AX, [BP+SI+20H] BP—操作数在推

变址寻址

基址加变址

AD0~AD15

地址/数据复用总线。在总线周期的 T1，传递地址总线低 16 位 (A0~A15)；在 T2~T4，转而用作数据总线 (D0~D15)。

地址/状态复用总线。在总线周期的 T1，传递地址总线高 4 位 (A16~A19，构成 20 位完整地址)；在 T2~T4，转而输出 CPU 的内部状态信号 (S3~S6)。

工作模式 即使复用了地址和数据总线，剩余的引脚仍不足以同时支持简单系统。

最小方式

MN/MX# 连接到高电平 (VCC) 时激活。CPU 自行产生总线控制信号（直接输出控制信号，如 INTA#、ALE、RD#、WR#、M/IO# 等）。适用于单处理器系统，CPU 直接控制总线，无需外部总线控制器。MN/MX# 连接到低电平 (GND) 时激活。CPU 不直接产生控制信号，而是输出编码后的状态信号。引脚 24~31 被重定义：

S0#、S1#、S2# 输出状态，需外接 8288 解码生成 RD#、WR#、ALE 等
RQ#、GT0#、RQ#、GT1#
LOCK# 总线锁定信号，保证原子操作，适用于多处理器系统

总线时序

名词解释 一个基本的总线周期需要至少 4 个时钟周期（即 4 个 T 状态，通常标记为 T1, T2, T3, T4）。

时序 信息在总线上的出现不仅要有空间顺序，还要有严格的顺序和准确的时间。这种时间和逻辑上的配对关系被称为时序。

时钟 由时钟发生器产生的具有固定频率和占空比的脉冲序列。是整个微机系统的时间基准，所有部件的动作都必须以此信号同步。

主频 时钟的频率，衡量 CPU 处理速度的一个指标。

时钟周期 时钟的周期数 (T = 1/f)。

总线周期 CPU 通过总线对存储器或 I/O 端口进行一次完整的访问（读或写）所需的时间。

常用信号 除了 CLK 外的常用控制信号包括：

M/IO 存储器/I/O 控制信号，用于区分 CPU 是访问存储器 (M/IO = 1) 还是访问 I/O 端口 (M/IO = 0)。
DT/R# 数据发送/接收信号，在 T1 周期用于指示 245 等数据缓冲芯片的传输方向。

RD# 读控制信号。RD 信号为高阻态。当 8086 CPU 对存储器或 I/O 端口进行读操作。在 DMA 方式时，RD 处于高阻态。

WR# 写控制信号（输出，三态）。当 8086 CPU 对存储器或 I/O 端口进行写操作时，WR 为低电平。

ALE 地址锁存允许信号（输出）。8086 CPU 在总线周期的第一个时钟周期内发出的正脉冲信号，其下降沿用来把地址 (AD15~AD0) 以及地址/状态总线 (A19/S6 ~ A16/S3) 中的地址信息锁住存入地址锁存器中。

DEN# 数据锁存器使能信号
BHE#、S7 总线高允许/状态 S7 信号。分时复用的双重总线，在总线周期开始的 T1 周期，作为总线高允许部分有效，低电平有效。在总线周期的其他 T 周期，该引脚输出状态信号 S7。在 DMA 方式下，该引脚为高阻态。

BHE# 总线高允许信号，低电平有效。用于控制数据总线高 8 位 (D15~D8) 的读写。
A0 地址最低位，访问偶地址时，A0 必然为 0。

奇偶地址访问方式：

BHE# = 0, A0 = 0 访问 16 位偶地址（全字访问），数据线 D15~D0 全部有效。

BHE# = 1, A0 = 0 访问 8 位偶地址，仅 D7~D0 有效（低字节）。

BHE# = 0, A0 = 1 访问 8 位奇地址，仅 D7~D8 有效（高字节）。

BHE# = 1, A0 = 1 无效访问（不选中任何字节）。


复位/启动时序 ● **RESET 信号**：需保持高电平至少 4 个时钟周期。有效期间总线处于高阻态（浮空）。



CS : IP FFFFH : 0000H (启动地址 FFFFH)
标志位 IF=1 (允许中断)，其余清零
DS/SS/ES 0000H
指令队列 清空

● **复位执行流**：CPU 复位后 CS:IP = FFFFH:0000H (物理地址 FFFFH)。从该处取出 JMP 指令，跳转至低地址空间的系统初始化程序 (如 BIOS)。原因：从 FFFFH 到内存顶端 FFFFFH 仅剩 16 字节，空间极小，无法容纳完整程序。

最小方式总线读操作时序 8086 CPU 需要与外部存储器或 I/O 端口交换数据，或者需要填充指令队列时，必须执行一个总线周期（四个或更多时钟周期，考虑到 T_W 的存在）。



最小方式总线写操作时序 基本和读操作类似，区别在于数据传输方向相反。

T1 确定 M/IO 状态；输出地址信息；ALE 发出正脉冲（下降沿锁存地址）；DT/R 置低（接收）。

T2 AD15 ~ AD0 进入高阻态；RD 与 DEN 有效（低电平）；输出状态信号 S3 ~ S7。

T3 外设将数据驱动至总线。在 T3 前沿采样 READY 信号，若为 0 则插入等待周期 T_W 。

T4 在 T4 前沿（即 T_3/T_W 结束处）采样数据；撤销 RD、DEN，总线周期结束。

● **关键状态位**：S4, S3 组合指示当前段寄存器；00:ES, 01:SS, 10:CS, 11:DS。S5 指示中断允许标志 IF。

直接寻址 操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址 操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI、SI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS

BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS


BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式的指令执行速度较快，主要用于存取位于存储器中的简单变量。例：MOV AX,[1234H]

间接寻址：操作数在存储器中，存储单元的有效地址由寄存器指出。BX、SI、DI—默认数据段 DS


BP—默认堆栈段 SS。
注意：间接寻址的地址寄存器只能是 BX、BP、SI、DI，不能是其它寄存器。指令中地址寄存器要加方括号，如：[BX]。根据所采用的地址寄存器的不同，间接寻址方式又可分为以下 3 种：

直接寻址：操作数的 EA 由指令直接给出。段地址默认数据段 DS，其它数据段应在指令中用段前缀指出。这种寻址方式



- T1** 输出地址: ALE 发出正脉冲 (锁存地址); DT/R 置高 (发送)。
T2 WR 信号变低 (有效); CPU 直接驱动数据到 AD 总线 (不进入高阻态)。
T3/Tw 采样 $READY$ 信号; 数据在总线上保持稳定, 等待外设响应。
T4 WR 上升沿触发写入数据; 撤销 WR 、 DEN , 周期结束。
- 读写区别: 写操作中 AD 总线在 **T2** 不进入高阻态, 由 CPU 持续驱动; 数据在 WR 上升沿锁存。

中断时序 当 CPU 接收到外部中断请求 ($INTR$) 且中断允许标志 $IF=1$ 时, CPU 会执行一个中断响应操作。这个操作在总线时序上表现为两个连续的总线周期。



- 第一周期** CPU 发出第一个 $INTA$ 负脉冲, 用于中断握手, 此周期不传输数据。
第二周期 CPU 发出第二个 $INTA$ 负脉冲, 8259A 将中断类型码送往数据总线 $AD_7 \sim AD_0$ 。
后续动作 CPU 在 T_4 前沿采样类型码, 计算向量表地址并跳转至中断服务程序 (ISR)。
- 注意: 两个周期之间可能插入 T_1 (空闲态) 以兼容外部速度。

第六章 存储系统

存储器分类与基本指标

按读写功能	读写存储器 (RAM): 可读可写, 数据暂存; 只读存储器 (ROM): 只能读, 存固件/引导程序。
按存储介质	半导体存储器: 如 DRAM、ROM, 速度快, 体积小; 磁存储器: 如硬盘、磁带, 容量大, 速度慢。
按取存方式	随机存取存储器 (RAM): 取存时间与位置无关; 序存取存储器: 如磁带, 取存时间与 $K \times 8$ 存储器。
按信息保存性	易失性存储器: 断电丢失, 如 RAM; 非易失性存储器: 断电保存, 如 ROM、硬盘、SSD。
内外存区别:	内存 存放当前运行的程序和数据。特点: 快、容量小、随机存取, CPU 可直接通过系统总线访问。通常由半导体存储器 (RAM、ROM) 构成。 外存 存放非当前使用的程序和数据。特点: 慢、容量大、顺序/块存取, CPU 不能直接访问, 需通过 I/O 接口电路调入内存。如硬盘、U 盘、移动硬盘等。

RAM 类型特点:

SRAM	静态 RAM, 利用双稳态触发器存储逻辑 0/1, 无需刷新, 只要不掉电信息不丢失。集成度低, 外围控制电路简单, 常用于小容量存储 (如 Cache)。
DRAM	动态 RAM, 利用 MOS 管栅极分布电容存储电荷, 需定期刷新。集成度高, 外围控制电路复杂, 常用于大容量存储 (如 主存)。

存储容量	$N \times M$ (字数 \times 字长)
字数 N	单元总数, 决定地址线数量 $k (2^k = N)$
字长 M	每单元位数, 决定数据线位宽

常用存储芯片:	
6264 (SRAM)	$8K \times 8$ (8KB), 13 根地址线 ($2^{13} = 8K$), 8 根数据线
2114 (SRAM)	$1K \times 4$, 10 根地址线, 4 根数据线 (常两片并联组成 8 位)
2764 (EPROM)	$8K \times 8$ (8KB), 13 根地址线, 8 根数据线, 用于存储固化程序

● 地址译码: 将 CPU 高位地址信号转换为芯片片选信号 $CS\#$ 。常用 **74LS138** (3-8 译码器) 实现。

Bit (位) 最小存储单位, 对应硬件中的双稳态触发器状态。

Byte (字节) 基本处理单位, 1 Byte = 8 bits。

Word (字) 基本处理单位, 1 Word = 2 Bytes。

常用容量换算 $1KB = 2^{10} B$, $1MB = 2^{20} B$, $1GB = 2^{30} B$ 。

存取时间	从 CPU 发出地址信号到数据有效 (读) 或写入完毕 (写) 的时间。
存储周期	进行一次完整读写所需的最短时间间隔。
二者关系	存储周期 > 存取时间 (内部电路需恢复时间)。

计算末尾地址的公式为: 末尾地址 = 首地址 + 存储容量 - 1。注: 减 1 是因为地址是从 0 开始计数的, 且首地址本身占用了下一个存储单元。

常见芯片

通用引脚特点	地址线 $A_0 \sim A_n$ 接地址总线 AB , 输入信号, 决定芯片容量 $N = 2^{n+1}$ 。 数据线 $D_0 \sim D_m$ 接数据总线 DB , 双向 (RAM) 或输出 (ROM), 决定字长 M 。 片选线 CS/C_E 由高位地址译码产生, 低电平有效, 用于选中该芯片。 读写线 读允许 OE 接 CPU 的 RD ; 写允许 WE 接 CPU 的 WR 。
--------	--

6264 组织	地址线 $A_0 \sim A_{12}$ ($2^{13} = 8K$); 数据线 $D_0 \sim D_7$ 。 CSE (低有效) 和 CSE (高有效)。选中条件: $CSE = 0$ 且 $CSE = 1$ 。 OE (输出允许, 接系统 RD); WE (写允许, 接系统 WR)。
----------------	--

2114 容量与组织	$1K \times 4$ 位 (0.5 KB); 地址线 $A_0 \sim A_9$ ($2^{10} = 1024$), 数据线 $D_1 \sim D_4$ 8 位系统需两片并联, 分别负责高 4 位和低 4 位。
-------------------	---


由于只有一个 WE 而没有 OE , 因此 2114 的读写模式由 CSE 和 WE 共同决定:

写模式	$CSE = 0, WE = 0$, 数据端口为输入 (DIN)
读模式	$CSE = 0, WE = 1$, 数据端口为输出 (DO OUT)
待机模式	$CSE = 1$, 输出为高阻态 (Hi-Z), 实现总线隔离

容量与组织 地址线 $A_0 \sim A_{12}$; 数据线 $D_0 \sim D_7$, 与 6264 引脚兼容。
2764 地址线 $A_0 \sim A_{12}$; 数据线 $D_0 \sim D_7$, 片选使能, 低电平有效, 控制芯片激活及低功耗模式。
PGM# 编程脉冲, 低电平有效, 烧录时施加负脉冲, 正常读取时置高。
Vpp 编程电压引脚, 烧录时需施加高压 (通常 12.5V 或 21V)。

在对芯片进行数据烧录 (编程) 时, 需要在 $PGM\#$ 施加特定宽度 (如 50ms) 的负脉冲, 配合 V_{PP} 引脚的高压 (通常 12.5V 或 21V), 将数据写入浮栅晶体管 (EPROM 没有 WE 引脚, 因为它在正常工作时不可写)。

低位地址线用于片内寻址, 高位地址线用于片选寻址:



存储器扩展 ● 存储器扩展: 当单片芯片容量 (字数 N 或字长 M) 不足以满足系统需求时, 需通过多片组合进行扩展。

位扩展 增加字长, 字数不变。 $N \times M \rightarrow N \times (M \times k)$ 。各片地址线、读写线并联, 数据线分别连接 CPU 数据总线的不同位。

字扩展 增加字数 (容量), 字长不变。 $N \times M \rightarrow (N \times k) \times M$ 。各片数据线、低位地址线并联, 高位地址线经译码器产生片选信号 CSE 。同时增加字长和字数。通常先通过位扩展组成满足字长要求的“存储组”, 再通过字扩展 (译码片选) 连接各组。

位和字节扩展 通过高位地址译码, 将不同芯片映射到系统内存空间的不同地址段 (如 0000H ~ 1FFFH)。

字节扩展 当芯片字长满足但容量不足时, 增加存储单元总数 (地址空间深度)。

地址线 地址线全部并联, 用于片内寻址。
数据线 (D_n) 全部并联到系统数据总线 (与位扩展的区别)。
控制线 读/写控制信号 (OE, WE) 全部并联。
片选线 (CSE) 高位地址经译码器产生, 各片独立连接, 确保同一时刻仅一处有效。

● 核心逻辑: 通过高位地址译码, 将不同芯片映射到系统内存空间的不同地址段 (如 0000H ~ 1FFFH)。

● 芯片字计算: 所需总片数 $Z = (M/L) \times (N/K)$, 其中 M/L 为字扩展组数, N/K 为位扩展组数, L 为单片字长, K 为单片字数。

第一步: 位扩展 将 N/K 片并联, 地址/读写线并联, 数据线分段连接, 构成一个字长满足要求的存储组 (Bank)。

第二步: 字扩展 将 M/L 个存储组级联, 数据/低位地址线并联, 高位地址经译码器产生各组的片选信号 CSE。

地址译码电路设计 (片选) ● 译码电路设计: 1. 片内寻址: 根据芯片容量 N 确定低位线数 $k (2^k = N)$, 如 4KB 需 $A_1 \sim A_4$ 。2. 片选逻辑: 高位地址通过译码器 (如 74LS138) 或逻辑门产生 $CSE\#$ 。3. 范围固定: 首地址为高位固定、低位全 0; 末地址为高位固定、低位全 1。

全译码 CPU 全部地址线均被利用。低位用于片内寻址, 剩余所有高位参与译码产生片选信号 $CSE\#$ 。特点: 地址唯一性 (不重叠), 地址空间连续。

部分译码 仅利用部分高位地址参与译码。存在未使用的“悬空”地址线 (Don't Care)。特点: 电路简单, 但会导致地址重叠 (镜像), 即一个物理单元对应多个逻辑地址。

● 地址重叠计算: 若有 n 根高位地址线未参与译码, 则一个物理单元对应 2^n 个重叠地址。

存储器与 CPU 连接

第七章 I/O 接口

概念 ● 端口: 接口电路中用于缓存数据、状态、及控制信息的部件, 分为: 数据端口、状态端口、控制端口。

● 接口电路: 计算机系统中包含多个不同功能的接口电路。每个接口电路又可能包含 1 个或多个端口。

● 寻址端口方法: 先找到端口所在的接口电路芯片 (片选), 在该芯片上找到具体要访问的端口 (片内地址)。若接口中仅有 1 个端口, 则找到芯片即找到端口; 若接口中有多个端口, 则找到芯片后需再找端口。每个端口地址 = 片选地址 (高位地址) + 片内地址。

● 8086/8088 的 I/O 端口地址: 采用 I/O 独立编址方式; I/O 操作只使用 20 根地址线中的 16 根 (A15~A0); 可寻址的 I/O 端口数为: $2^{16} = 64K$ (65536) 个; I/O 地址范围为: 0~OFFFFFH。

8259A • 8259A 特性: 功能: 8259A 是一个功能很强的中断扩充和多中断管理芯片, 具有中断扩展、自动提升中断类型码、中断优先级裁决等中断管理功能。编程: 内部有多个寄存器以或功能部件都是可编程的, 使用方便。级联扩展: 单片可连接 8 个中断请求源, 多片级联可扩展到 64 级中断。通过编程可设置中断触发方式、中断类型码、中断方式、中断优先级方式、中断结束方式等。

屏蔽方式、中断优先级方式、中断结束方式等。



8259A 内部结构: **数据总线缓冲器**: 三态、双向、8 位寄存器。读写控制逻辑: 接收 CPU 的读写控制信号。级联缓冲/比较器: 支持单片或多片级联, 工作从片管理, 最多可扩展到 64 级中断。**控制逻辑**: 向片内各部件发送控制信号, 向 CPU 发送中断请求信号 INTA, 接收 CPU 回送的 INTA* 信号, 控制 8259A 进入中断管理状态。**中断请求寄存器 (IRR)**: 8 位寄存器, 记录外部中断请求。IRR 有源或无源。当 IRR 的某一位置 1 时, 8259A 会检测到中断。IRR 有源时, 8259A 会一直检测到该位清零。当 IRR 为无源时, 8259A 在检测到该位清零后停止检测。**中断屏蔽寄存器 (IMR)**: IMR 中 Di 位为 1 时禁止对应 IRR 请求。当 IMR 的某一位为 1 时, 8259A 不响应该位对应的中断请求。当 IMR 为 0 时允许。**中断服务寄存器 (ISR)**: 记录 CPU 当前正在服务的中断标志, ISR 请求响应时 ISR 相应位置 1, 复位由中断结束方式决定。

● 8259A 内部结构: **数据总线缓冲器**: 三态、双向、8 位寄存器。

控制逻辑: 接收 CPU 的读写控制信号。级联缓冲/比较器: 支持单片或多片级联, 工作从片管理, 最多可扩展到 64 级中断。

中断请求寄存器 (IRR): 8 位寄存器, 记录外部中断请求。IRR 有源或无源。当 IRR 的某一位置 1 时, 8259A 会检测到中断。IRR 有源时, 8259A 会一直检测到该位清零。当 IRR 为无源时, 8259A 在检测到该位清零后停止检测。

中断屏蔽寄存器 (IMR): IMR 中 Di 位为 1 时禁止对应 IRR 请求。

中断服务寄存器 (ISR): 记录 CPU 当前正在服务的中断标志, ISR 请求响应时 ISR 相应位置 1, 复位由中断结束方式决定。

● 8259A 内部结构: **数据总线缓冲器**: 三态、双向、8 位寄存器。

控制逻辑: 接收 CPU 的读写控制信号。级联缓冲/比较器: 支持单片或多片级联, 工作从片管理, 最多可扩展到 64 级中断。

中断请求寄存器 (IRR): 8 位寄存器, 记录外部中断请求。IRR 有源或无源。当 IRR 的某一位置 1 时, 8259A 会检测到中断。IRR 有源时, 8259A 会一直检测到该位清零。当 IRR 为无源时, 8259A 在检测到该位清零后停止检测。

中断屏蔽寄存器 (IMR): IMR 中 Di 位为 1 时禁止对应 IRR 请求。

中断服务寄存器 (ISR): 记录 CPU 当前正在服务的中断标志, ISR 请求响应时 ISR 相应位置 1, 复位由中断结束方式决定。

● 8259A 内部结构: **数据总线缓冲器**: 三态、双向、8 位寄存器。

控制逻辑: 接收 CPU 的读写控制信号。级联缓冲/比较器: 支持单片或多片级联, 工作从片管理, 最多可扩展到 64 级中断。

中断请求寄存器 (IRR): 8 位寄存器, 记录外部中断请求。IRR 有源或无源。当 IRR 的某一位置 1 时, 8259A 会检测到中断。IRR 有源时, 8259A 会一直检测到该位清零。当 IRR 为无源时, 8259A 在检测到该位清零后停止检测。

中断屏蔽寄存器 (IMR): IMR 中 Di 位为 1 时禁止对应 IRR 请求。

中断服务寄存器 (ISR): 记录 CPU 当前正在服务的中断标志, ISR 请求响应时 ISR 相应位置 1, 复位由中断结束方式决定。

第八章 常用接口技术

8255A • 8255 功能介绍: 8255 是一种可编程的并行通信接口芯片, 可用于 CPU 和外设之间进行并行数据传输。内部有三个 8 位的数据端口, 有三种工作方式。端口号的 **A0~A1** 为 00、01、10 分别表示读写 **A**、**B**、**C** 口; **D11** 表示只写控制寄存器。

● 并行通信: 指多位数据同时进行传送的方式, 其特点是 **传输速度快**。

方式 0 基本的输入/输出方式, A/B/C 口均可用, C 口仅需设置方向。

方式 1 选通的输入/输出方式, A/B 口可用, 支持中断方式传输, C 口部分引脚用于控制和中断信号。

方式 2 选通的双向传输方式, 仅 A 口可用, 支持双向传输和中断, C 口部分引脚用于控制和中断信号。

A 口 可工作在方式 0、1、2, 方式 2 支持双向传输。

B 口 可工作在方式 0、1, 仅支持单向传输。

C 口 只能工作在方式 0, 高四位和低四位可分开使用, 方式 1/2 时部分引脚用于控制和复位。

方式 1、2: 选通输入输出方式, 可以中断方式传输, 且 C 口会固定的引脚用作控制联络信号和中断请求信号。仅 A 口工作在方式 2 时, 可以双向传输, A 口工作在方式 0、1 及 B、C 口只能单向传输。

● 控制字: 控制字分为端口的工作选择控制字 (可使 8255 的 3 个数据端口工作在不同的方式) 和 C 口的按位置位和复位控制字 (可使 C 口的任意一位置位和复位)。控制字送入的端口为最后一个端口

1 D7 D6 D5 D4 D3 D2 D1 D0 方式控制字 (8255A)

8253 • 概述: 8253 是一种可编程的计数器/定时器接口芯片, 最高计数频率为 2MHz, 可用于产生各种定时波形, 也可用于对外部事件计数。内部有三个独立的 16 位减一计数器 (互不干扰, 支持二进制 (BCD) 或二十一进制 (BCD) 码计数), 通过设置控制字可以工作于 6 种工作方式。

功能简述:

CLK 基准信号, 即输入的计数脉冲源。所有输出变化均以此为时间基准。

OUT1 (定时) 启动后输出维持一段时间电平后跳变, 用于产生确定的时间延时。

OUT2 (分频) 输入信号频率较高, 输出频率较低, 输出周期是输入周期的整数倍。

OUT3 (方波) 分频的特殊形式, 输出占空比为 50%, 形成连续的方波。

● 系统总线接口 (连接 CPU):

D7 ~ D0 双向数据总线, 通过 CPU 读写控制字或计数值。

CS 片选信号, 低电平有效, 由地址译码器产生。

RD/WR 读/写信号, 低电平有效, 控制数据传输方向。

A1, A0 端口选择, 00, 01, 10 分别对应计数器 0, 1, 2; 11 为控制寄存器。

● 实例 1：连续地址 (8088):

设定	地址范围: 0380H ~ 0383H。地址连续 (步长为 1)。
分析	0380H(. . . 00) → A1A0 = 00 0381H(. . . 01) → A1A0 = 01 0382H(. . . 10) → A1A0 = 10 0383H(. . . 11) → A1A0 = 11
连接	CPU 的 A1, A0 直接连接到 8253 的 A1, A0。每一个逻辑地址都对应一个物理端口，无地址间隙。

● 实例 2：偶地址对齐 (8086):

设定	地址序列: 0380H, 0382H, ~ 0386H 只使用偶数地址。
分析	0381H(. . . 00) → A2A1 = 00; 0382H(. . . 01) → A2A1 = 01; 0384H(. . . 10) → A2A1 = 10; 0386H(. . . 11) → A2A1 = 11。CPU A0 为 0。CPU 的 A2, A1 错位连接到 8253 的 A1, A0。配合 16 位数据总线字节对齐要求。
连接	连接

● 读/写逻辑真值表:

片选前提	所有操作必须在 CS = 0 时有效。 写 (WR = 0) 根据 A1, A0 写入通道 0/1/2 的计数初值寄存器，或写入控制字寄存器。 读 (RD = 0) 根据 A1, A0 读取通道 0/1/2 的当前计数值。注意：控制字寄存器只写不读。
------	---

● 8 位总线与 16 位计数器接口：8253 内部的计数初值寄存器 (CR) 和输出锁存器 (OL) 都是 16 位的，但外部数据总线 (D7 ~ D0) 只有 8 位。必须通过两次 I/O 操作来完成一个 16 位数据的传输，由控制寄存器中的控制字来指定读写顺序 (如：先读/写低 8 位，再读/写高 8 位)。

控制字

计数器选择 读写操作 工作方式 计数制

SC1 SC0	RL1 RL0 M2 M1 M0 BCD
D7 D6 D5 D4 D3 D2 D1 D0	8253 控制字格式

SC1, SC0 计数器选择，共用端口 (3 个计数器共用一个控制端口)，需指定目标通道。
RL1, RL0 读写格式。定义 CR/OL 的读写位宽及顺序。
M2 ~ M0 锁存命令 (不停止计数读取)；**01**: 仅低 8 位；**10**: 仅高 8 位；**11**: 先低后高 (16 位常用)。
BCD 工作方式。设定方式 0 ~ 5。
控制字 O: 二进制 (FFFFFH); 1: BCD 码 (9999)。

● 实例 1: 8 位读写模式：需求：计数器 0, 方式 2, 仅使能写，初值 100, 二进制计数。地址：70H ~ 73H。

● 实例 2: 16 位读写模式：需求：计数器 1, 方式 1, 16 位 (先低后高)，初值 1234, BCD 码。地址：70H ~ 73H。

SC 00 (选择计数器 0)
RL 01 (只读/写低 8 位)
M 010 (方式 2, 分频器)
BCD 0 (二进制计数)
控制字 00010100B = 14H

汇编实现：

```

MOV AL, 14H
OUT 73H, AL ; 写控制字
MOV AL, 100 ; 初值 100
OUT 70H, AL ; 写低 8 位

```

锁存命令：解决在计数器运行过程中读取数值不稳定的问题，通过向控制寄存器写入 RL1 RL0 = 00 的控制字，将当前计数值复制到 输出锁存器 (OL) 中保持不变，而 执行部件 (CE) 继续计数。

锁存读出示例：

锁存机制 向控制口发送控制字，其中 RL1 RL0 = 00。8253 接收后锁存当前值，不影响内部计数。

实例分析 读取计数器 0 当前值：SC = 00, RL = 00，其余位无关，控制字为 00H。
代码流程 1. OUT 73H, AL 2. OUT 73H, AL (向控制口发送锁存命令)
3. IN AL, 70H (从数据口读取低 8 位)
4. IN AL, 70H (从数据口读取高 8 位)

注意 读出操作必须符合初始化时设定的 RL 格式 (如 16 位模式需读取两次)。

● 相关名词解释：

CLK 脉冲 指 CLK 引脚上的信号单元。在计数过程中，每一个 CLK 脉冲的下降沿到来时，计数器减 1。
与“计数通道”同义。
指通过指令写入计数器的值，等同于初值。输出波形的周期或延时由该值决定：时间 = 初值 × TCLK。

方式 0 ● 功能定义：主要用于定时中断。给定时间 t0，到达后输出信号通知 CPU。
GATE 是硬件门控信号，在方式 0 中充当“计数使能开关”。

初始化 写入方式控制字后，输出引脚 OUT 变为低电平。

计数过程 写入初值后开始减 1 计数，期间 OUT 保持低 0。

计数结束 当计数值减到 0 时，OUT 立即跳变为高电平。1 产生的上升沿通常连接 CPU 中断请求引脚。

时序分析 (基本过程)：重点在于 N + 1 个时钟周期的由来。

写入控制字 WR 有效 → OUT 变低 (起始状态)。
写入初值 第二个 CLK 将初值 N 写入 CR。
载入时刻 写入后第 1 个 CLK 下降沿，数据 CR → CE。
计数过程 载入后开始减 1 (N → 0)。总时长 N + 1 个 CLK。
终值输出 CE 减为 0 时，OUT 变高。

● GATE 控制 (暂停)：

GATE=0 暂停计数 (CE 保持)，OUT 保持低。
GATE=1 恢复计数 (从暂停继续)。

● 结论：利用 GATE 可加长 OUT 低电平宽度。实际时间 = 预置 + 暂停。

重写初值 (重启)：若在计数未结束时写入新初值，8253 会放弃当前进程，在下一个 CLK 重新装入新初值并重新开始。同样实现了加长 OUT 低电平宽度的效果。

● 周期数：写入时常数为 N 时，OUT 低电平宽度为 N + 1 个 CLK 周期。

● 计数完成后：CE 寄存器会变成 FFFFH，OUT (OL 锁存器) 一直输出高电平，但是 CE 持续在-1 计数。

● 方式 0 编程示例：已知端口 40H ~ 43H，计数器 0，方式 0，初值 1500，二进制计数。

控制字 SC=00, RL=11, M=000, BCD=0 → 30H
时常数 1500 = 05DCH (低位 DCH, 高位 05H)

汇编实现：

```

MOV DX, 43H ; 指向控制口
MOV AL, 30H ; 写控制字
OUT DX, AL
MOV DX, 40H ; 指向计数器 0 数据口
MOV AX, 1500 ; AX = 05DCH
OUT DX, AL ; 写低 8 位 (DCH)
MOV AL, AH ; 取高 8 位 (05H)
OUT DX, AL ; 写高 8 位

```

● 核心逻辑：写初值 → OUT 低 → 计数 → 0 → OUT 高。定时长 = (N + 1) × TCLK。可通过 GATE 硬件信号暂停，或重写初值延长定时。

方式 1 ● 功能定义：单脉冲形成。即产生一个宽度可控的负脉冲。

触发源 硬件触发。区别于方式 0 的软件写入触发，方式 1 必须由 GATE 引脚的上升沿 (由低电平变高电平) 来触发。

脉冲宽度 输出负脉冲的宽度为 N × TCLK，其中 N 为预置的初值。

初始化 写入方式控制字后 OUT 变高；写入初值后 OUT 保持高电平。

触发时刻 GATE 上升沿触发。在随后的下一个 CLK 下降沿，OUT 变为低电平。

计数与结束 计数器减 1 期间 OUT 为低；减至 0 时 OUT 跳变为高。低电平宽度 = N × TCLK。

● 可重触发性：在脉冲未结束时，若 GATE 再次出现上升沿，8253 会在下一个 CLK 将初值寄存器 (CR) 的值重新装入执行单元 (CE)，使计数器重新开始，从而延长 OUT 低电平宽度。

● 修改初值 (方式 1)：在脉冲输出过程中，若 CPU 修改计数初值：

系统响应 新初值 Nnew 仅存入 初值寄存器 (CR)。当前计数器 (CE) 不受影响，继续按旧值 Nold 减至 0，当前脉冲宽度不变。

生效时刻 仅在 下一次 GATE 上升沿 到来时，新值 Nnew 才从 CR 装入 CE。

结论 写入新初值不会立即重启计数，而是预置给下一次触发使用。

方式 0 (软件触发) 写入初值操作直接启动计数
GATE 电平敏感：1 计数，0 暂停
低电平宽度为 N + 1 个 CLK

方式 1 (硬件触发) GATE 上升沿触发启动
GATE 边沿敏感：上升沿重叠触发
低电平宽度为 N 个 CLK

相同点 均为减 1 计数；工作时输出低电平；具备定时功能。

● 实例 1-单一通道路程：需求：计数器 2，方式 1，初值 15，仅低 8 位。地址：控制字 COUNTD，计数器 2 COUNTC。

控制字 SC = 00, RL = 01, M = 001, BCD = 0 → 92H

汇编实现 OUT COUNTD, AL ; 写控制字
MOV AL, 15
OUT COUNTC, AL ; 写初值

● 实例 2-波形分析与混合：需求：根据波形反推。OUT0 为方式 0, OUT1 为方式 1。初值均为 7。

N 为偶数 输出完全对称方波。高电平持续 N/2 个 TCLK，低电平持续 N/2 个 TCLK。
N 为奇数 输出近似对称方波。高电平持续 (N + 1)/2 个 TCLK，低电平持续 (N - 1)/2 个 TCLK。

● 改变初值：在计数过程中写入新初值，不会立即影响当前输出。新初值将在 当前半个周期 (高电平或低电平) 结束、发生电平跳变时装入执行单元。

● GATE 硬件控制 (暂停)：

GATE=0 允许计数，正常执行分频功能。
GATE=1 禁止计数。若在计数过程中变低，OUT 立即变高；恢复为 1 后，计数器将重新装入初值开始新一轮计数。

启动阶段 WR 写入初值 N。下一个 CLK 下降沿，CE 载入 N，OUT 保持高电平。
计数阶段 CLK 驱动 CE 递减 (N → ... → 1)。当 CE=1 时，OUT 变为低电平。
循环阶段 维持 1 个 CLK 低电平后，CE 自动重装初值 N，OUT 恢复高电平，周而复始形成连续脉冲。

● GATE 控制与硬件同步：方式 2 下，外部硬件信号 GATE 对计数过程具有控制和同步作用。

GATE=0 强制停止。计数器停止计数，OUT 强制变为高电平 (若当前为低则立即拉高)。
GATE=1 触发硬件同步。无论当前计数值，立即在下一个 CLK 沿 新重新装入初值 N，从头开始计数。常用于使计数周期与外部信号对齐。

● 修改初值：在计数过程中，若 CPU 通过软件修改计数初值：

本次周期 新初值仅存入 初值寄存器 (CR)。执行单元 (CE) 仍按旧值继续计数，直到完成当前周期 (含低电平脉冲)，不会出现“拦截”脉冲。
生效时刻 在当前周期结束时，触发自动重装时，新值才从 CR 装入 CE。
对比方式 0 方式 0 写入即生效 (立即重启)；方式 2 写入后 下周期 生效，确保输出波形的完整性。

● 方式 2 特性总结：

初始状态 写入控制字后，OUT 立即变为高电平。

启动时机 写入初值后的下一个 CLK 下降沿，初值装载 CE，并开始减 1 计数。

输出波形 当计数减至 1 时，输出一个宽度为 1 个 TCLK 的负脉冲。

分频特性 输出为连续周期信号，周期 T = N × TCLK，频率 fout = fin/N。

同步方式 软件同步：写入新初值，当前周期结束后生效；硬件同步：GATE 上升沿触发立即重装初值并重新开始。

GATE 逻辑 0: 停止计数且 OUT 变高；1: 允许计数。

方式 2 编程实例 ● 实例 1：5 分频器：需求：计数器 1，方式 2，初值 5，二进制，仅低 8 位。

控制字 SC=01, RL=01, M=010, BCD=0 → 54H

汇编实现 MOV AL, 54H
OUT COUNTD, AL ; 写控制字
MOV AL, 5
OUT COUNTB, AL ; 写初值

● 波形特征：总周期 = N = 5 个 TCLK；高电平持续 N - 1 = 4 个周期；低电平持续 1 个周期。OUT 在 05, 04, 03, 02 期间为高，在 01 期间为低，然后循环。

方式 2 - 时常数计算 频率已知：N = fin / fout

周期已知：N = Tout / Tin

● 实例 1：已知：fin = 2 MHz, Tin = 1 μs, Tout = 1.3 ms (Tin = 1 μs)


● 实例 2：已知：Tin = 1 μs, Tout = 1.3 ms (Tin = 1 μs)

● 实例 3：已知：fin = 1 MHz, fout = 1 kHz

计算 N = $\frac{2 \times 10^6}{1 \times 10^3} = 2000$
计算 1.3 ms = 1300 μs
N = $\frac{1300}{1} = 1300$ **波形图** 低电平 1.5 ms, 高 3 ms
计算 4500 μs
N = 4500

方式 3 ● 功能定义：方波信号发生器。与方式 2 类似，也是一种分频器，但输出对称或近似对称的方波。输出信号周期 Tout = N × TCLK。

● GATE 硬件控制：与方式 2 逻辑一致：
GATE=1 允许计数，正常输出方波。
GATE=0 禁止计数，OUT 立即跳变为高电平。
GATE 上触发硬件同步，使计数器重新装入初值开始计数。




● 方式 3 偶数计数逻辑: 当计数初值 N 为偶数时, 8253 内部执行单元 (CE) 采用 **减 2** 计数方式以实现对称方波。

初始化 写入方式 3 控制字后, OUT 端初始为高电平。

前半周期 写入偶数初值 N 后, CE 从 N 开始每隔一个 CLK 减 2。当 CE = 0 时, OUT 翻转为低, 并自动重装初值 N 。

后半周期 CE 再次从 N 开始每脉冲减 2。当 CE = 0 时, OUT 翻转为高, 并再次重装初值 N 。

波形特征 高低电平宽度相等, 均为 $(N/2) \times T_{CLK}$, 输出为完全对称方波。



● 方式 3 偶数初值序分析 ($N = 4$):

初始化 写入控制字后, OUT 端初始化为高电平, 写入初值 通过 WR 信号的负脉冲将初值 $N = 4$ 写入。

启动延迟 写入初值后的下一个 CLK 下降沿, 计数器正式开始工作。

计数逻辑 执行单元 (CE) 采用 **减 2** 方式变化:

$04 \rightarrow 02 \rightarrow 00$ 。

CE 递减期间 OUT 保持高电平 (2 个周期); 减至 00 后, OUT 变低, CE 自动重装为 04 并再次减至 00, 此时 OUT 保持低电平 (2 个周期)。

● 应用场景: 方式 3 模式非常适合生成低频时钟信号, 例如将系统高频率振分频后提供给低速外设使用。

● 方式 3 特性总结:

初始状态 写入控制字后, OUT 立即变高。

偶数初值 N 高电平 $N/2$, 低电平 $N/2$, 输出完全对称方波。

奇数初值 N 高电平 $(N+1)/2$, 低电平 $(N-1)/2$, 输出近似对称方波。

功能本质 产生周期为 N 的方波 (即 **N 分频**)。

软件同步 写入新初值后, 不立即打断当前半周期, 需等待当前半周期结束后在下次翻转重装时生效。

硬件同步 GATE 上升沿触发, 立即复位计数器并从高电平周期的起始点重新计数 (相位同步)。

GATE 控制 0: 计数停止, OUT 保持当前电平不变 (注意: 方式 2 是强制变高); 1: 允许工作。

● 方式 3 编程示例 01: 基本设计: 场景: 8253 计数器 0 连接 CPU 的 5 MHz 时钟, 输出 0.5 MHz 方波。

参数计算 输入频率 $f_{in} = 5$ MHz; 输出频率 $f_{out} = 0.5$ MHz; 分频系数 $N = f_{in}/f_{out} = 5/0.5 = 10$ 。

SC=00, RL=01 (低 8 位), M=011 (方式 3), BCD=0 → 16H

MV DX, COUNTD

MV AL, 16H

OUT DX, AL; 写控制字

MV DX, COUNTA

MV AL, 10

OUT DX, AL; 写初值

● 波形特征: $N = 10$ 为偶数, 输出完全对称方波。高电平持续 5 个 T_{CLK} , 低电平持续 5 个 T_{CLK} 。周期 $T_{out} = 10 \times 0.2 \mu s = 2 \mu s$, 对应频率 0.5 MHz。

● 方式 3 - 编程示例 02: 级联方案:

● 级联设计题目: 系统配置: 8086 CPU 主频为 5 MHz。

任务要求:

任务 A 计数器 0 输出 1 MHz 方波。

任务 B 计数器 2 产生 1 Hz 的单脉冲周期信号。

● 级联方式 1: 串行级联:

● 硬件连接逻辑:

计数器输入: 5 MHz 系统时钟; 初值 $N_1 = 5000$; 输出: 10 kHz。

计数器输入: 来自计数器 1 的输出; 初值 $N_2 = 1$ kHz; 输出: 1 Hz。

计数器输入: 来自计数器 1 (1 kHz); 初值 $N_2 = 1000$; 输出: 1 Hz。

● 关键连接: 计数器 1 的 OUT1 → 计数器 2 的 CLK2。

● 编程实现: 计数器控制字: 76H; 初值: 5000; 行; 计数器 1 的 OUT1 → 计数器 2 的 CLK2。

计数器控制字: B4H; 初值: 1000; 0

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 5000; 总分频比: $5 \times 1000 \times 1000 = 5,000,000$ 。

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 1

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 5000; 1

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 2

计数器控制字: 16H; 初值: 5。

计数器控制字: 76H; 初值: 1000; 0

计数器控制字: B4H; 初值: 1000; 1

计数器控制字: 16H; 初值: 5。