




|  |  |
|--|--|
| <ul style="list-style-type: none"> <li><b>PMOS 转换说明：</b>对于 P 型衬底 PMOS：(1) 将电压符号改为 <math>V_{SG}、V_{SD}</math>，阈值电压改为 <math> V_{TP} </math>；(2) 迁移率 <math>\mu_n \rightarrow \mu_p</math>；(3) 反型电荷为空穴 <math>Q_p'</math>；(4) 电流方向从源极到漏极，公式形式不变：<math>I_D = \frac{W\mu_p C_{ox}}{L} [(V_{SG} -  V_{TP} )V_{SD} - \frac{1}{2} V_{SD}^2]</math>。</li> </ul> |  |
| <b>截止频率</b> 截止频率 $f_T$ 是电流增益为 1 时的频率。 $f_T = \frac{2\pi(C_{gs}T + C_M)}{g_m} = \frac{g_m}{2\pi C_G}$   |  |
| 在理想饱和区， $f_T = \frac{\mu_n}{2\pi L^2} (V_{GS} - V_T)$ ，提高频率特性的途径：  |  |
| <b>提高迁移率 <math>\mu_n</math></b>  | <b>缩短沟道长度 <math>L</math></b>                 |
| <b>优化晶向</b> 选择高迁移率晶向（如硅的 100 方向）   | <b>效果</b> $f_T \propto 1/L^2$ ， <b>最有效方法</b> |
| <b>新材料</b> 使用 GaAs 等高迁移率材料   | <b>双重收益</b> 减小寄生电容 $C_{gs}$ ；增大跨导 $g_m$      |

## 第四章 MOSFET 深入


**非理想效应** 这里的图也需要记一记，可能没有那么多空来画。



|   |  |
|---|--|
| <b>亚阈值电导</b>  | <b>沟道长度调制</b>  |
| <ul style="list-style-type: none"> <li>定义：在弱反型 (<math>\phi_{fp} &lt; \phi_s \leq 2\phi_{fp}</math>) 中，电流 <math>I_D</math> 并没有截止，而是呈指数衰减。</li> <li>理想与实际过渡区对比：在 <math>V_T</math> 以下，电流平滑过渡，存在“尾巴”，即亚阈值电流。</li> <li>物理机理：弱反型势垒较低，根据玻尔兹曼分布，源区总有一部分高能量电子有概率越过势垒。此时电流的主要驱动机制是扩散，而非漂移</li> </ul>                                  | <ul style="list-style-type: none"> <li>定义：饱和区，过标的电压 <math>V_{DS} - V_{DS}(sat)</math> 会导致失断点向源极方向移动。</li> </ul>  $V_{DS} \uparrow \Rightarrow V_{DS} \uparrow \Rightarrow \Delta L \uparrow \Rightarrow L' = L - \Delta L \downarrow \Rightarrow I_D \uparrow$ $I'_D = \frac{L - \Delta L}{L} I_D(sat)$ $N_A \downarrow \Rightarrow x_d \uparrow \Rightarrow \Delta L \uparrow \Rightarrow L \downarrow \Rightarrow \frac{\Delta L}{L} \uparrow \Rightarrow \text{沟调效应增强} \quad \text{抑制方法: } N_A \uparrow \text{ 或 } L \uparrow$ |
| <ul style="list-style-type: none"> <li><b>I-V 特性影响：</b> <math>I_D(sub) \propto \left[ \exp\left(\frac{eV_{GS}}{kT}\right) \cdot \left[1 - \exp\left(\frac{-eV_{DS}}{kT}\right)\right] \right]</math>，<math>V_{DS}</math> 过大时，<math>I_D(sub)</math> 趋于饱和。</li> </ul>   | <ul style="list-style-type: none"> <li><b>迁移率变化</b> <ul style="list-style-type: none"> <li>定义：<math>V_{GS} \uparrow \Rightarrow E_{纵} \uparrow \Rightarrow</math> 载流子靠近界面 <math>\Rightarrow</math> 表面散射增强 <math>\Rightarrow \mu_{eff} = \frac{\mu_0}{1 + \theta[V_{GS} - V_T(x)]}</math></li> </ul> </li> <li><b>弹道运输</b> <ul style="list-style-type: none"> <li>定义：由于<b>沟道长度非常短</b> (<math>L &lt; \lambda</math> 散射平均自由程)，载流子在沟道内几乎没有散射，直接从源极到漏极，速度极快（主要出现在先进制程的短沟道器件中）</li> </ul> </li> </ul>  |
| <b>速度饱和</b>   |  |
| <ul style="list-style-type: none"> <li>定义：饱和漂移速度 <math>v_{sat}</math>，漏源电流提前饱和。<b>实际的饱和电压小于理想值</b></li> </ul>   |  |
| <b>速度饱和</b>   |  |
| <b>完全按比例缩小</b> 尺寸与电压按同样比例缩小，电场强度保持不变， <b>最为理想，但难以实现</b>   |  |
| $W', L', t'_{ox}, x'_D = kW, kL, kt_{ox}, kx_D$   | $V'_{DS}, V'_{GS}, V'_T = kV_{DS}, kV_{GS}, kV_T$  |
| <ul style="list-style-type: none"> <li>掺杂调整： <math>N'_A = N_A/k</math> <ul style="list-style-type: none"> <li>功率：<math>P' = k^2 P</math></li> <li>电流：<math>I'_D = k I_D</math></li> <li>电容：<math>C'_{ox} = k C_{ox}</math></li> </ul> </li> <li>延迟：<math>\tau' = k\tau</math></li> <li>功率密度：<math>P'' = P</math></li> </ul> |  |
| <b>阈值电压不按比例缩小：</b>  |  |

|    |   |
|----|---|
| 原因 | $\phi_{fp} = V_t \ln(N_A/n_i) \approx \text{const}, \phi_{ms} \approx \text{const}$       |
| 实际 | $V'_T \approx V_T \neq kV_T$  |
| 后果 | $V_{DD} \downarrow \Rightarrow (V_{GS} - V_T) \downarrow \Rightarrow I_D, f_T \downarrow$ |

**恒压按比例缩小**，尺寸缩小： $L, W$  缩小（按  $k$ ）。电压不变： $V_{DD}$  保持。

- 后果：电场增强： $E = V/L$ 。  $V$  不变， $L$  减小  $\rightarrow E$  **剧增**（温度升高，乃至于击穿器件）

|   |   |
|---|---|
| <b>阈值电压修正</b>   | <b>一般化按比例缩小</b> ，尺寸：按比例因子 $k$ 缩小。电场：按变一个因子缩小（电压稍微降低一点，但降得没尺寸那么快）。目的：在保证可靠性和性能之间寻找平衡 |
| <b>短沟道效应</b> 源和漏的 N+ 掺杂，与 P 型衬底之间会形成耗尽区。源和漏的电场会“协助”耗尽沟道两端的区域，使栅极需要耗尽的一部分电荷被源和漏分担了，受 <b>栅极控制的耗尽层形状成为梯形</b> （即 $L'$ 的区域）。 |   |
|                                       |   |





|  |  |
|--|--|
| <b>窄沟道效应</b> 当沟道变窄，源/漏结及沟道边缘的 <b>耗尽区会向沟道中心延伸</b> ，在沟道宽度的两侧存在附加的空间电荷区；这些附加的电荷也受栅极控制，栅极要俘获剩余的硅区反型，就需要施加更高的栅电压。因此，阈值电压增大。 |  |
|                                      |  |
| <b>窄沟道效应</b> 当沟道变窄，源/漏结及沟道边缘的 <b>耗尽区会向沟道中心延伸</b> ，在沟道宽度的两侧存在附加的空间电荷区；这些附加的电荷也受栅极控制，栅极要俘获剩余的硅区反型，就需要施加更高的栅电压。因此，阈值电压增大。 |  |
|                                      |  |

**离子注入效应** 离子注入主要改变的是半导体表面的杂质浓度，进而改变耗尽层内的空间电荷密度  $|Q'_{SD(max)}|$

$$V_T = V_{T0} \pm \frac{eD_{ox}}{C_{ox}} \cdot \begin{matrix} + \text{为同性掺杂} \\ - \text{为异性掺杂} \end{matrix}$$

### 第五章 双极型晶体管

**工作原理** 少子分布、能带图：

|  |   |   |   |
|--|---|---|---|
| <b>正向有源区</b>   | <b>饱和区</b>  | <b>截止区</b>  | <b>反向有源区</b>  |
| <b>NPN 型</b>   | <b>NPN 型</b>  | <b>NPN 型</b>  | <b>NPN 型</b>  |
| <b>PNP 型</b>   | <b>PNP 型</b>  | <b>PNP 型</b>  | <b>PNP 型</b>  |
|  |  |  |  |

理想情况下，**集电结边界的少子的浓度为零**，希望从发射区注入的电子能越过基区扩散到集电结的空间电荷区，尽可能多的电子被集电极收集，而不是在基区复合，因此需要**基区的宽度与扩散长度相比很小**。

BJT 有共射、共基、共集三种接法，为了使三极管处于正向有源区，从而实现正常的电流放大作用，**必须同时满足以下两个条件**：

- 发射结正向偏置**：降低发射结势垒，使发射区的高浓度多子（NPN 是电子）能够顺利注入到基区。
- 集电结反向偏置**：在集电结建立较强的电场（耗尽层加宽），有利于收集从**基区扩散过来**的少子。形成集电极电流  $I_C$ 。

### 低频共基极电流增益

### 非理想效应



### 等效电路模型

### 频率上限

### 大信号开关



### 第六章 金半接触

**肖特基接触** **基本概念** 电子将从功函数小的地方跑到功函数大的地方，空穴则相反。

|  |  |
|--|--|
| <ul style="list-style-type: none"> <li><b>整流接触：</b></li> </ul>   | <ul style="list-style-type: none"> <li><b>非整流接触：</b></li> </ul>  |
| 定义：在半导体表面形成了表面势垒，也称为阻挡层。类似于 PN 结，具有单向导电性（整流作用）。这就是我们通常所说的 <b>肖特基接触</b> 。   | 定义：在界面处形成了 <b>反阻挡层</b> ，即高电导区。没有整流作用，电流可以双向自由流动。这就是我们通常所说的 <b>欧姆接触</b> 。   |
| 特性：  | 特性：  |
| 命名：  | 命名：  |
|                                |   |
| 功函数 $\phi$<br>金属功函数 $e\phi_m = E_0 - (E_F)_m$<br>半导体功函数 $e\phi_s = E_0 - (E_F)_s$<br>电子亲和能 $\chi$<br><b>能量关系</b> | 电子从 $E_F$ 逸出到真空能级 $E_0$ 所需最小能量。<br>导带底 $E_c$ 电子逸出到真空能级 $E_0$ 所需能量。<br>$e\phi_s = \chi + \phi_n$ ，其中 $\phi_n = E_c - E_F$ 。 $\chi$ 是固有属性， $\phi_s$ 会随掺杂改变（因为费米能级会因掺杂浓度变化） |

|  |   |
|--|---|
| <b>N 型肖特基接触 (<math>\phi_m &gt; \phi_s</math>)</b>  | <b>P 型肖特基接触 (<math>\phi_s &gt; \phi_m</math>)</b>   |
| <b>初始条件</b><br>物理过程<br>电荷分布<br>能带弯曲<br>势垒形成<br>平衡状态  | <b>初始条件</b><br>物理过程<br>电荷分布<br>能带弯曲<br>势垒形成<br>平衡状态   |
| $\phi_m > \phi_s \Rightarrow E_{Fm} < E_{Fn}$<br>电子自发从 N 型半导体流向金属<br>半导体侧随主失去电子带正电，形成 <b>耗尽层</b> ；金属侧带负电<br>表面 $n_s$ 降低，由 $n = N_c \exp[-(E_c - E_F)/kT]$ 知 $E_c$ <b>向上弯曲</b><br>形成表面势垒 $e\phi_{B0}$ （阻挡层），阻碍电子进入金属<br>热平衡建立，系统费米能级 $E_F$ 处处持平 | $\phi_s > \phi_m \Rightarrow E_{Fm} > E_{FP}$<br>电子从金属流向半导体（空穴从 P 型流向金属）<br>半导体侧受主得到电子带负电，形成 <b>耗尽层</b> ；金属侧带正电<br>表面 $p_s$ 降低，能带 ( $E_c, E_v$ ) <b>向下弯曲</b><br>形成表面势垒 $e\phi_{B0}$ （阻挡层），阻碍空穴进入金属<br>热平衡建立，系统费米能级 $E_F$ 处处持平 |

施加偏压（以 N 型接触为例）：

|   |   |
|---|---|
|    |   |
| <b>正向偏压 (Metal +, Semi -)</b>   | <b>反向偏压 (Metal -, Semi +)</b>   |
| <b>势垒变化</b><br>外加电压 $U$ 抵消内建电势，势垒降低为 $e(V_{bi} - U)$<br><b>物理过程</b><br>电子易于越过势垒从半导体流向金属<br><b>电流特性</b><br>产生巨大的正向电流   | <b>势垒变化</b><br>外加电压 $U$ 叠加在内建电势上，势垒增加为 $e(V_{bi} + U)$<br><b>物理过程</b><br>半导体侧电子无法越过更高的势垒<br><b>电流特性</b><br>金属侧电子受限于固定势垒 $e\phi_{B0}$ ，电流极小，反向截止         |
| <b>N 型计算</b>  | <b>P 型计算</b>  |
| <b>费米势</b> $\phi_n = V_t \ln(\frac{N_c}{N_d})$<br><b>肖特基势垒</b> $e\phi_{B0} = e\phi_m - \chi$<br><b>内建电势</b> $V_{bi} = \phi_m - \phi_s = \phi_{B0} - \phi_n$   | <b>费米势</b> $\phi_p = V_t \ln(\frac{N_v}{N_a})$<br><b>肖特基势垒</b> $e\phi_{B0} = E_g - \chi$<br><b>内建电势</b> $V_{bi} = \phi_s - \phi_m = \phi_{B0} - \phi_p$ |
| <b>通用特性 (<math>N</math> 代表 <math>N_d</math> 或 <math>N_a</math>)</b>   |   |
| <b>参数说明</b><br>耗尽层宽度 $W(xn) = \left[ \frac{2\epsilon(V_{bi} + V_R)}{eN} \right]^{1/2}$ （与单边突变结一致），其中 $V_R$ 为外加反向偏压。<br><b>最大电场</b> $E_{max} = \frac{eNW}{\epsilon}$<br><b>势垒电容</b> $C = A \frac{\epsilon}{W} = A \left[ \frac{e\epsilon N}{2(V_{bi} + V_R)} \right]^{1/2}$<br><b><math>C - V</math> 特性</b> $\frac{1}{C^2} = \frac{2}{e\epsilon NA^2} (V_R + V_{bi})$ ，可由曲线斜率求 $N$ ，截距求 $V_{bi}$ |   |

- 整流特性：** 正偏时半导体侧势垒降低，电流大；反偏时势垒升高，电流极小。由于金属电子浓度极高，金属侧势垒  $q\phi_b$  随偏压几乎不变。
- 非理想因素** 从这里开始讨论非理想因素，即为什么实际势垒不完全等于  $\phi_m - \chi$ 。

|   |   |
|---|---|
| <b>肖特基效应（镜像力降低）：</b>  | <b>界面态（费米能级钉扎）：</b>   |
| <b>势垒修正</b><br>和大物一样，靠近金属的电荷会感应出镜像电荷，引入负电荷项 $-\frac{1}{16\pi\epsilon_s x}$ ，与电场叠加。<br><b>势垒降低</b> $\Delta\phi = \sqrt{\frac{eE}{4\pi\epsilon_s}}$<br><b>总势能最高点</b> $x_m = \sqrt{\frac{e}{16\pi\epsilon_s E}}$ | 表面态<br>禁带中由缺陷等引起的能级。施主型（失电子正电）、受主型（得电子负电）。<br>中性能级物理机制<br>$E_F < \phi_0$ 呈正电， $E_F > \phi_0$ 呈负电。若 $D_{it}$ 很大，表面态储存大量电荷，使 $E_F$ 被“钉扎”在 $\phi_0$ 附近，势垒高度几乎与 $\phi_m$ 无关。就是一个经验值了。         |
| <b>电流-电压关系</b>  | <b>热电子发射理论：</b>   |
| <b>适用范围</b><br><b>核心假设</b>  | 描述肖特基接触电流传输的主流模型（适用于 Si, GaAs 等高迁移率半导体）。<br>只有 <b>能量足够高</b> ( $E > E_F + e\phi_{Bn}$ ) ( $\phi_{Bn} = \phi_{B0} - \Delta\phi$ ，是修正后的肖特基势垒) 的“热电子”才能从半导体进入金属，电流的大小取决于单位时间内能够“跳过”势垒高度的电子数量。 |



|                                   |   |
|-----------------------------------|---|
| <b>电流分量分析：</b>                    |   |
| $J_S \rightarrow m$               | 半导体 $\rightarrow$ 金属：电子需克服势垒 $e(V_{bi} - V_a)$ 。正偏时势垒降低， <b>电流指数级增加</b> 。<br>$J_S \rightarrow m = A^* T^2 \exp\left(\frac{-e\phi_{Bn}}{kT}\right) \exp\left(\frac{eV_a}{kT}\right)$ |
| $J_m \rightarrow s$               | 金属 $\rightarrow$ 半导体：电子需克服势垒 $e\phi_{B0}$ ，势垒固定，此分量视为 <b>常数</b> （反向饱和电流）。<br>$J_m \rightarrow s = -A^* T^2 \exp\left(\frac{-e\phi_{Bn}}{kT}\right)$                                 |
| <b>有效理查德森常数 <math>A^*</math>：</b> |   |
| 表达式                               | $A^* = \frac{4\pi e m^* k^2}{h^3}$  |
| 物理意义                              | 在理查德森常数中用有效质量 $m^*$ 代替 $m_0$ ，反映了晶格势场对电子运动的影响。  |
| <b>肖特基二极管方程：</b>                  |   |
| <b>总电流密度</b>                      | $J = J_{S \rightarrow m} + J_{m \rightarrow s} = J_{ST} \left[ \exp\left(\frac{eV_a}{kT}\right) - 1 \right]$  |
| <b>饱和电流密度</b>                     | $J_{ST} = A^* T^2 \exp\left(\frac{-e\phi_{Bn}}{kT}\right)$  |
|                                   | $= A^* T^2 \exp\left(\frac{-e\phi_{B0}}{kT}\right) \exp\left(\frac{e\Delta\phi}{kT}\right)$   |
|                                   | 因此， $J_{ST} \propto \exp\left(\frac{e\Delta\phi}{kT}\right)$  |

|  |   |
|--|---|
| <b>肖特基二极管与 PN 结对比</b>  | 从电流运输机制和数量级两个维度，对比了两种二极管的特性   |
| <b>肖特基二极管 (SBD)</b>  | <b>PN 结二极管</b>  |
| <b>载流子类型</b><br><b>电流机制</b><br><b>反向电流</b><br><b>导通电压</b><br><b>开关速度</b><br><b>应用</b>                          | <b>载流子类型</b><br><b>电流机制</b><br><b>反向电流</b><br><b>导通电压</b><br><b>开关速度</b><br><b>应用</b>             |
| 多数器件<br>热电子发射理论<br>$J_{ST}$ 较大，随电压增加而增加（非饱和）<br>低（约 0.3 V）<br><b>极快</b> ，无少子存储效应，仅受 $RC$ 限制<br>高频检波、高速开关、肖特基稳压 | 少数器件<br>少子扩散理论<br>$J_S$ 极大，具有良好的饱和特性<br>高（约 0.7 V）<br>较慢，存在 <b>电荷存储效应</b> 和反向恢复时间<br>整流、稳压、一般逻辑电路 |

### 欧姆接触



由于表面态的存在，欧姆接触只是一个**理想化模型**。

- 反阻挡层：** 通常 Schottky 接触形成耗尽层起阻挡作用，而此处形成积累层，电导率极高，不仅不阻挡电流反而比体内更利于导电，故称“反”阻挡层。

|  |  |
|--|--|
|  |  |
|--|--|

|   |   |
|---|---|
| <b>N 型 (<math>\phi_m &lt; \phi_s</math>)</b>  | <b>P 型 (<math>\phi_m &gt; \phi_s</math>)</b>  |
| <b>形成条件</b> $E_{Fm} > E_{Fn}$<br><b>载流子运输</b> 电子 $M \rightarrow S$<br><b>弯曲</b> 能带向下弯曲<br><b>表面</b> 积累层 ( $n_s \gg n_0$ ) | <b>形成条件</b> $E_{Fm} < E_{FP}$<br><b>载流子运输</b> 空穴 $M \rightarrow S$<br><b>弯曲</b> 能带向上弯曲<br><b>表面</b> 积累层 ( $p_s \gg p_0$ ) |



- 结论：** 只要接触使半导体表面的**多数载流子浓度增加**（形成积累层），就能实现欧姆接触。
- 施加偏压能带图：** 高电势一侧能带**向下弯曲**，低电势一侧能带**向上弯曲**。

|   |   |
|---|---|
|  |  |
| 给半导体一侧施加负电压（N 沟道）   | 给半导体一侧施加正电压（N 沟道）   |

### 异质结基本知识

### 第六章 结型场效应晶体管

**基本概念** **多子器件**，栅电压没有关断沟道时，漏源电压在沟道区产生电场，**使沟道中的多子通过漂移运动从源极流向漏极**，形成电流。通过控制栅电压到适当电压值使沟道处于耗尽状态，达到晶体管关断。**分为 pn 结管和 MES 管**

|   |   |
|---|---|
|    |  |
| <b>对沟道的影</b> 响： <b>不管是什么沟道</b> ， $V_{GS}$ 都是负责加宽耗尽层的，耗尽层越宽，电阻越大<br><b><math>V_{DS}</math> 对沟道的影</b> 响：主要考虑失断作用， $V_{DS}$ 负责加宽漏极区域耗尽层，耗尽层越宽，宽到一定程度时，沟道被失断，电流饱和。再之后是击穿。 $V_{GS} < 0$ 时，饱和电压和击穿电压都会降低。 |   |

|       |   |
|-------|---|
| 高频高速  | 多子导电 $\rightarrow$ 无少子存储 $\rightarrow C_{diff} \approx 0$ |
| 高输入阻抗 | $R_{in} \gg R_{in(BJT)}$ (电压控制)                           |
| 强抗辐射  | 多子器件 $\rightarrow$ 不受少子寿命 $\tau$ 影响                       |

器件特性

pnJFET

**N 沟道 JFET**                      **P 沟道 JFET**

$$V_{P0} = \frac{e a^2 N_d}{2 \epsilon_s} \quad V_P = V_{P0} = \frac{e a^2 N_a}{2 \epsilon_s}$$

$$V_{bi} - V_{P0} \qquad V_P = V_{P0} - V_{bi}$$

$$h = \sqrt{\frac{2 \epsilon_s (V_{bi} - V_{GS})}{e N_d}} \qquad h = \sqrt{\frac{2 \epsilon_s (V_{bi} + V_{GS})}{e N_a}}$$

$$V_{sat} = V_{P0} - (V_{bi} - V_{SG}) = V_{P0} - (V_{bi} + V_{GS})$$

**夹断电流** (栅极零偏且内建电势忽略时的理论最大漏极电流):  $I_{P1} = \frac{\mu_n (e N_d)^2 W a^3}{6 \epsilon_s L}$

**漏源电流:**  $I_{D1} = I_{P1} \left[ 3 \frac{V_{DS}}{V_{P0}} - 2 \left( \frac{V_{DS} + V_{bi} - V_{GS}}{V_{P0}} \right)^{3/2} + 2 \left( \frac{V_{bi} - V_{GS}}{V_{P0}} \right)^{3/2} \right]$

**沟道电导:**  $g_d = \frac{3 I_{P1}}{V_{P0}} \left[ 1 - \left( \frac{V_{bi} - V_{GS}}{V_{P0}} \right)^{1/2} \right]$

**最大电导:**  $G_{01} = \frac{3 I_{P1}}{V_{P0}}$

**饱和电流:**

$$I_{D1(sat)} = I_{P1} \left[ 1 - 3 \frac{(V_{bi} - V_{GS})}{V_{P0}} \times \left( 1 - \frac{2}{3} \sqrt{\frac{V_{bi} - V_{GS}}{V_{P0}}} \right) \right]$$

非理想因素

等效电路和频率限制

**MESFET**: 用金属代替了 P 型半导体的地位, 行成肖结, 也是扩张耗尽层达到控制目的. 沟道: n-GaAs 外延层 (高电子迁移率). **栅极 (G) = 肖特基接触 (控制); 源/漏 (S/D) = 欧姆接触.** 分为增强型和耗尽型两种, 可能会考画图.

MESFET

课后习题整理

这里仅整理作业题以及期中考试习题，不包含章节后习题。

**半导体材料物理** ● 期中-01: 请简述费米能级的物理意义，并说出影响费米能级位置的因素以及在其影响下费米能级如何变化。

● 答： 费米能级指半导体中被**电子占据概率为 0.5 的假定能级（5 分）**，标志了电子填充能级的水平，能量低于  $E_F$  的能级被电子占据的概率大于 0.5，能量高于  $E_F$  的能级被电子占据的概率小于 0.5。费米能级的位置受温度和半导体掺杂浓度影响。对于 p 型掺杂，随着掺杂浓度增加费米能级向价带方向移动；对于 n 型掺杂，掺杂浓度增加费米能级向导带方向移动；**掺杂半导体随着温度升高本征激发逐渐主导时，费米能级向本征费米能级移动（5 分）**。

PN 结

**PN 结的形成过程** 这部分没有习题，所以对应的我前面整理的也比较少。

**平衡 PN 结** ● 课堂练习-C2-01: 硅 pn 结所处环境温度为 300K，掺杂浓度为  $N_A = 10^{16} \text{cm}^{-3}$ ， $N_d = 10^{15} \text{cm}^{-3}$ ，计算 pn 结中的空间电荷区宽度  $W$  和零偏时结内的最大电场  $E_{\max}$ 。

● 启示： 就是单纯地练公式，注意单位换算就行。

● 答：

$$V_{bi} = \frac{kT}{e} \ln \left( \frac{N_A N_D}{n_i^2} \right) = V_t \ln \left( \frac{N_A N_D}{n_i^2} \right) = 0.635 \text{ V}$$

$$\begin{aligned} W &= \left\{ \frac{2\epsilon_s V_{bi}}{e} \left[ \frac{N_a + N_d}{N_a N_d} \right] \right\}^{1/2} \\ &= \left\{ \frac{2(11.7)(8.85 \times 10^{-14})(0.635)}{1.6 \times 10^{-19}} \left[ \frac{10^{16} + 10^{15}}{(10^{16})(10^{15})} \right] \right\}^{1/2} \\ &= 0.951 \times 10^{-4} \text{ cm} = 0.951 \mu\text{m} \end{aligned}$$

$$x_n = \left( \frac{2\epsilon_s V_{bi}}{e} \cdot \frac{N_A}{N_D} \cdot \frac{1}{N_A + N_D} \right)^{1/2} = 0.864 \times 10^{-4} \text{ cm}$$

$$E_{\max} = \frac{-eN_d x_n}{\epsilon_s} = \frac{-(1.6 \times 10^{-19})(10^{15})(0.864 \times 10^{-4})}{(11.7)(8.85 \times 10^{-14})} = -1.34 \times 10^4 \text{ V/cm}$$

**问答题整理** 孟庆巨版本教材： **红色题干**为作业、课件出现过的题目。

**界面态对肖特基势垒高度** 在大多数实用的肖特基势垒中，**界面态在决定  $\phi_b$  数值中处于支配地位**，势垒高度基本上与两的影响  
个功函数差以及半导体中的掺杂度无关。由于表面态密度无法预知，势垒高度通常为经验值。  
**加偏压时肖特基势垒能带** 由于金属中电子浓度极高，空间电荷区极薄，电势连续性决定了加偏压时肖特基势垒能带图中  
图中  $q\phi_b$  几乎不变的原  $q\phi_b$  几乎不变。

**肖特基势垒二极管与 PN 结二极管的区别** **肖特基势垒二极管是多子器件，PN 结二极管是少子器件。** 主要区别：  
(1) 无少数载流子存储，存储时间可忽略，适合高频和快速开关；  
(2) 多数载流子电流远高于少数载流子，饱和电流远高于同面积 PN 结二极管；  
(3) 对同样电流，肖特基势垒上的正向电压远低于 PN 结，适合箝位和限幅应用；  
(4) 多子数目起伏小，噪声小；  
(5) 温度特性好。

**金属与重掺杂半导体接触为何可形成欧姆接触** 若半导体为重掺杂（如  $10^{19} \text{cm}^{-3}$  或更高），空间电荷层宽度极薄，载流子可**隧道穿透**而非越过势垒，两侧电子均可隧穿，正反向偏压下  $I$ - $V$  曲线基本对称，表现为非整流、低电阻的欧姆接触。

第四次作业相关：

在理想情况下，金属和半 前面有

导体之间形成**非整流接触**

势垒的条件是什么？

画出 n 型欧姆接触时，零 这三个图前面都有

偏、正偏、反偏条件下的能

带图

根据给出的金属与半导体，原则就是让金属的费米能级不变，然后让半导体的费米能级和金属对齐，画出弯曲的能带图即  
画出形成**金半接触**后的能 可。然后根据半导体类型以及载流子的流向标注是阻挡层还是反阻挡层。

带图