


第一章 平面晶体管技术

平面晶体管结构 晶体管细分结构如下：



尺寸缩小的设计方法

CMOS 基本器件性能 ●说明：主要是列出受到尺寸缩小影响的性能指标

栅氧化层单位面积电容 C_{ox}	$C_{ox} = \frac{\epsilon_0 \epsilon_r}{t_{ox}}$
工作电流 I_D	$I_D \propto \frac{W}{L} \mu_{eff} C_{ox} V_{DD}$
负载电容 C_L	$C_L \propto W L C_{ox}$
延迟时间 t_d	$t_d = \frac{C_L V_{DD}}{I_D}$
动态功耗 P_D	$P_D = C_L V_{DD}^2 f$
静态功耗 P_S	$P_S = I_D V_{DD}$
功耗-延迟乘积 PDP	$PDP = P \times t_d$

CE 规则按比例缩小理论 ●定义：恒定电场：保持晶体管内部的电场强度不变。几何尺寸按 Page 2 缩小 α 倍，电学参数须遵循以下两条硬性规则。

外加电压 V_{DD} 缩小 α	$V_{DD}' = \frac{V_{DD}}{\alpha}$ (电场 $E = \frac{V}{d}$, d 缩小 α 倍, V 须同比例缩小)
衬底掺杂浓度 N_A 增大	$N_A' = \alpha N_A$ (使耗尽层宽度也按比例缩小 α 倍)
α 倍	

●**核心考虑**：几何尺寸缩小 + CE 电学规则共同作用下, V_T, I_D, t_d, P, PDP 如何变化? (Page 10 给出前两个指标的推导)

CE 规则下的 V_T 与 I_D 变化结果


平面晶体管性能增强技术

栅工程技术
载流子增强技术
衬底工程技术

第二章 SOI MOS 器件

SOI 技术的演变 SOI 核心定义

SOI 即 **Silicon-on-insulator** (绝缘体上硅)。核心电学特征：**沟道与衬底之间引入绝缘层进行电学隔离。**



SOS 技术——SOI 前身 ●定义: Silicon on Sapphire (蓝宝石上硅), 诞生于 1963 年, 是 SOI 的早期异质外延形态。

工艺原理	在高纯度人工蓝宝石 (Al_2O_3) 晶体衬底上, 外延生长单晶硅层。
结构差异	SOS 底部为整块蓝宝石绝缘衬底 ; 现代 SOI 底部为硅衬底, 中间嵌入 SiO_2 (BOX)。

SOS / SOI 隔离器件的核心电学优势


简答题: 相比于传统体硅 (Bulk Si) 器件, SOS/SOI 等隔离技术具备哪些核心优势?

强抗辐射	绝缘衬底阻断高能粒子在衬底中的电荷收集路径, 有效抑制单粒子效应 (SEE)。
低寄生电容	消除源/漏与衬底间 pn 结面积, 寄生电容大幅降低, 提升频率、降低功耗。
提高集成电路性能	寄生效应减小直接带来芯片速度的整体提高。
消除门锁效应	体硅中寄生晶闸管导致门锁; SOS/SOI 介质完全隔离各器件, 切断寄生路径, 彻底消除。


从 SOS 向现代 SOI 的转变

SOS 的局限性	20 世纪 80 年代, SOS 价格昂贵、蓝宝石衬底成本极高, 且与标准单晶硅工艺兼容性差, 不适合普及和民用。
现代 SOI 替代方案	放弃蓝宝石, 改用在常规硅衬底和表面硅薄层之间嵌入 SiO_2 (BOX) 绝缘层, 降低成本并兼容主流硅工艺。
标准 SOI 结构	表面硅薄层 $\rightarrow$ SiO_2 绝缘层 (BOX) $\rightarrow$ 硅衬底。

现代 SOI 晶圆制造	业界制造 SOI 晶圆的方法都是利用嵌入或者键和的方法形成 埋层氧化物 隔离顶层硅薄膜层和硅衬底
工艺难点	传统硅衬底/SOS 顶层单晶可直接在同质或异质单晶上外延生长; 但在 非晶态 SiO_2 表面无法直接外延生长单晶硅 。不能直接生长, 只能利用 嵌入或键合 方法, 在结构内部形成埋层氧化物 (BOX), 以此强行隔离顶层单晶硅薄膜和硅衬底。
解决思路	

主流 SOI 制造技术	
SIMOX (注入氧分离) BESOI (键合回性) Smart-Cut (智能剪切)	高剂量氧离子注入硅中 , 高温退火在内部形成 SiO_2 层。 两片氧化后的硅片表面键合 , 再从背面回性减薄其中一片至所需薄膜厚度。 利用氢离子注入在硅片内部形成损伤带, 键合后通过热/机械剥离精准切断, 目前商业化最主流 的高质量制造技术。
SIMOX 技术	
	定义 即 Separation by Implanted Oxygen (注入氧分离技术), 是最早出现的 SOI 晶圆制备技术之一。 物理原理 利用离子注入技术, 将高剂量的氧离子 (O^+) 强行注入到单晶硅晶圆内部, 在特定深度通过化学反应形成 SiO_2 埋层 , 以此将顶层单晶硅薄膜与底部硅衬底在电学上彻底隔离。 工艺优势 : 工艺简单 硅膜质量好 产能高 属于单片加工流程, 不需要复杂的键合与减薄工序。顶层单晶硅直接继承原硅片的晶格结构。适合批量离子注入生产。

工艺流程:



关键工艺参数

注入剂量	必须 $> 1.8 \times 10^{18} \text{ cm}^{-2}$ 。 物理意义 : 满足 $\text{Si}:\text{O} = 1:2$, 剂量不足则无法形成连续氧化层, 仅生成互不相连的 SiO_2 沉淀物, 隔离失败。 控制 在 600°C~700°C 。 物理意义 : 注入过程中发生自退火效应, 及时修复高能离子撞击造成的晶格损伤, 保持顶层硅单晶状态。
注入温度	温度必须 $> 1100^\circ\text{C}$ 。 物理意义 : 促使不连续 SiO_2 沉淀物分解、合并为连续氧化层; 彻底恢复顶层硅晶格结构, 消除注入损伤。
高温退火	

技术局限性

结论原因	不能制备超薄SOI 硅膜 。 氧离子注入深度和分布范围 受控于高能注入的统计学规律 , 顶层单晶硅薄膜厚度由注入能量和后续退火反应共同决定, 无法在保证单晶质量的前提下无限减薄顶层硅。
------	---

BESOI 技术

●定义: BESOI 即 Bond and Etch-back SOI (键合回性技术)。


基本原理与缺点	通过键合技术把两片标准硅晶圆紧密键合在一起, 晶圆之间预先通过热氧化形成的 SiO_2 层作为埋层氧化物 (BOX) 。键合完成后, 再利用回性技术把其中一侧晶圆的厚度削薄到目标厚度, 形成 SOI 晶圆。 均匀性差, 薄膜难制备 。通过机械或化学减薄 (回性) 大面积晶圆很难精准控制残留厚度, 导致表面顶层硅的厚度均匀性较差。
核心缺点	
四步标准工艺流程	
准备两片薄片热氧化处理	准备晶圆衬底薄片 A 和薄片 B, 均为标准硅单晶薄片。 对晶圆 B 热氧化, 表面生成 SiO_2 绝缘层。 须控制氧化环境温度 , 降低氧化层与硅界面的缺陷和杂质。
低温键合	利用 热熔器键合技术 , 将未氧化的裸晶圆 A 直接键合到晶圆 B 的 SiO_2 层表面, 形成“硅-氧化物-硅”三层夹心结构。
回性减薄	通过回性技术去除晶圆 A 多余厚度, 使其变薄。最后利用退火和 CMP (化学机械抛光) 消除表面损伤, 形成平滑清洁的晶圆表面。

●**技术演进**: BESOI **最后一步通过外部机械/化学回性减薄无法做到高精度的均匀性**, 不能用于 sub-3nm 等先进节点所需的超薄顶层硅。业界为克服这一缺陷, 由 BESOI 衍生出了目前最主流的 Smart-Cut 技术。

Smart-Cut 技术

基本概念	●定义: Smart-Cut (智能剪切) 技术是从 BESOI 衍生而来的 超薄 SOI 衬底主要制备方法 。
起源	从 BESOI 技术衍生而来, 用氢离子注入替代机械/化学回性。
核心机理	准备两片硅晶圆 (A 和 B)。对晶圆 B 热氧化生成 SiO_2 绝缘层后, 再通过离子注入将 H^+ 注入晶圆 B ; 晶圆 A 不做特殊处理。
核心优势	克服 SIMOX 和 BESOI 无法做到超薄、高均匀性顶层硅的缺陷, 是当前商业化最主流的 SOI 制造技术 。

四步工艺流程




SOI 技术共性优缺点

优点	与体硅为同平台技术, 设计方案与制造工艺 完全兼容 , 节约制造成本。见上文 SOI 技术的电学优势
工艺与成本	结深小、适于低功耗电路: 源漏区与衬底隔离后, 反向源漏结泄漏电流显著减小, 静态功耗大幅降低 。

缺点	
浮体效应 (FBE)	机理 : 顶层硅沟道 (Body) 被栅氧化层、源漏结及底部 BOX 完全包围, 无零电位参考面 , 体区电位悬空/浮空。 危害 : 体区电位随前一时刻源漏电压操作历史变化 (历史效应), 导致 AC 特性不确定, 电路仿真需极精确模型, 否则时序失配。 机理 : 埋层 SiO_2 导热系数远低于单晶硅, 沟道焦耳热无法通过衬底有效耗散 , 热量积聚使器件温度升高。 危害 : 温度升高 $\rightarrow$ 载流子迁移率显著降低 $\rightarrow$ 饱和电流退化。为抑制短沟道效应, SOI 按比例缩小时必须同步减薄顶层硅至纳米级。极薄硅膜厚度控制极难, 原子层级厚度偏差即可导致严重器件性能波动 (如 V_T 波动)。
自热效应 (SHE)	
Scaling 需超薄硅膜	

SOI 器件结构

SOI 器件分类 ●**决定性因素**: SOI 器件电学特性与顶层硅膜厚度 T_{si} (就是沟道下面的硅的厚度) 密切相关。
●**分类判据**: 以沟道最大耗尽区宽度 X_d 与硅膜厚度 T_{si} 的相对大小关系分类。

种类	定量边界条件	体区状态
部分耗尽 PD SOI 完全耗尽 FD SOI	$T_{si} > 2X_d$ $T_{si} < X_d$	体区未完全耗尽, 存在中性区 体区完全耗尽, 无中性区
部分耗尽 SOI MOSFET (PD SOI)		
	定义 耗尽区分布 核心物理特征 $T_{si} > 2X_d$, 称为 厚膜器件 。 栅氧化层下方 正界面 与埋氧化层上方 背界面 各存在一个耗尽区, 两耗尽区互不重叠 。 硅膜厚度足够大, 正/背耗尽区之间存在一个 中性区域 (未耗尽体区)。	

●**能带图**: 相比于体硅向衬底深处无限延伸的中性区, PD SOI 的 E_c 、 E_v 在正/背界面处弯曲 (耗尽区), **中间存在一段平直区域 $\rightarrow$ 中性区**, E_F 处于平衡态。

固有缺陷——浮体效应 (FBE)

成因	PD-SOI 器件中, 夹在中间的 中性体区 (阱区) 无连接固定电压电极 。由于它四周被栅氧化层、源漏结和底部 BOX 完全包围隔离, 该中性体区在电学上处于 悬空状态 (Floating Body)。
-----------	---

(1) 翘曲效应 (Kink-effect)

产生机理	PD-SOI NMOS 高 V_D 下, 沟道电子在漏端耗尽区高电场加速获得高能 $\rightarrow$ 碰撞电离 产生电子-空穴对, 电子迅速入漏极, 空穴滞留浮体区 $\rightarrow$ 空穴积聚 $\rightarrow$ 浮体电位升高 $\rightarrow$ 体-源正偏 $\rightarrow$ 体区势垒降低 $\rightarrow$ 开启电压减小 $\rightarrow I_D$ 不再饱和而迅速增加, 在 I_D - V_D 曲线上出现 台阶式突起 。 NMOS 显著, PMOS 不明显 。原因: 空穴电离率远低于电子, PMOS 漏端碰撞电离率低。
极性差异	有一定好处: 饱和漏电流突增 $\rightarrow$ 最大电流增大 $\rightarrow$ 提高数字开关电路翻转速度。 有严重危害: 跨导 g_m 突然增加 $\rightarrow$ 恶化输出阻抗 r_o 和增益 A_v $\rightarrow$ 电路工作不稳定。
数字电路影响	体接触技术 : 将阱电极引出接固定电位, 导走碰撞电离多余空穴, 控制体电势 $\rightarrow$ 稳定源漏电路。
模拟电路影响	
抑制方法	

(2) 寄生双极晶体管效应 (Parasitic Bipolar Transistor Effect)

也是因碰撞电离而生的。


结构基础	PD-SOI 器件的源区 (n^+)-中性体区 (p)-漏区 (n^+) 天然构成寄生 n-p-n 双极型晶体管 。
触发条件	碰撞电离 $\rightarrow$ 体区电势上升 $\rightarrow$ 源-体 pn 结正向偏置 $\rightarrow$ 寄生 BJT 导通。
正反馈机制	沟道电流 I_C 在漏端碰撞电离产生空穴流入浮体区 $\rightarrow$ 作为寄生 BJT 基极电流 I_b , 经 β 放大为 βI_b $\rightarrow$ 总漏端电流 $I_d = M(I_C + \beta I_b)$ (M 为碰撞电离倍增因子) $\rightarrow$ 漏电流增大 $\rightarrow$ 更多空穴反馈回基极 $\rightarrow$ 形成 内部正反馈 。当 V_D 足够大时, 正反馈导致器件发生 击穿 (Snapback) 。 体接触技术 : 将体区 (寄生 BJT 基极) 引出接固定电位。 体接触电导导出体区子 (NMOS 为空穴) , 削弱空穴堆积 $\rightarrow$ 直接控制基区电势 $\rightarrow$ 阻断源-体 pn 结正偏 $\rightarrow$ 切断正反馈路径。
抑制手段	无体接触时低电压下即因正反馈提前击穿 (曲线陡峭上冲); 有体接触后击穿电压显著提
物理原因	
IV 曲线特征	

(3) 自热效应 (Self-heating Effect)

成因	埋层氧化物 (BOX, SiO_2) 提供电学隔离的同时也造成 热隔离 。单晶硅 (Si) 导热系数 $G_{Th} = 148 \text{ W}/(\text{m} \cdot \text{K})$, SiO_2 仅 $1.4 \text{ W}/(\text{m} \cdot \text{K})$, 相差两个数量级 。 沟道电流产生焦耳热 $\rightarrow$ 热量无法经底部 BOX 层有效耗散 $\rightarrow$ 顶层硅薄膜内热量堆积 。 温度剧烈升高 $\rightarrow$ 晶格散射加强 $\rightarrow$ 载流子迁移率下降 $\rightarrow$ 饱和电流退化。 I_D - V_D 输出特性曲线饱和区出现 负微分电阻 : 漏电压增大时, 漏电流反而降低 (曲线向下倾斜)。
-----------	---

体接触方案 ●**体接触**: 把阱区连出去接到一个固定电位上, 从而控制体电势的变化, 抑制浮体效应。


T 型栅 (T-gate)

	结构特征 PD-SOI 器件栅极版图几何形状为字母“T”型, 体接触区 (p^+ 区) 仅设置在“T”型栅的顶端。 核心缺陷 结构不对称 $\rightarrow$ 导电沟道各处到体接触端距离不等 $\rightarrow$ 体区各处电位不均匀, 版图边缘区域存在 边缘效应 。
---	--


H 型栅 (H-gate)

	结构特征 PD-SOI 器件栅极版图形状为字母“H”型, 体接触区设置在“H”型栅的两端。 优点 结构对称 $\rightarrow$ 体区电位分布相比 T 型栅更均匀, 不存在边缘效应 。
---	---

BTS 型栅 (Body-Tied-to-Source)

	全称 Body-Tied-to-Source (源体短接型) 型栅。 物理工艺 在器件的源端 (Source) 内部形成 p^+ 体接触区, 利用表面金属层将该 p^+ 体接触区与 n^+ 源区直接短接到同一电位 (通常为地)。 缺陷 源端和漏端结构不对称 (源端有体接触引出, 漏端没有) $\rightarrow$ 源漏端不可互换 $\rightarrow$ 电路设计极不灵活。
---	--

接触类型	结构对称性	边缘效应	源漏可互换性	设计灵活性
T 型栅	不对称	存在	可互换	较好
H 型栅	对称	不存在	可互换	好
BTS 型栅	不对称	不存在	不可互换	不灵活

全耗尽 SOI MOSFET (FD SOI)		
	定义	$T_{si} < X_d$, 称为薄膜器件。
	核心物理特征	硅膜极薄, 前栅耗尽区 直接贯穿整个顶层硅 , 体内无中性区, 整层硅膜完全耗尽。
	电学耦合效应	中性区消失 $\rightarrow$ 正背面电荷耦合。前沟道特性 (如 V_T) 直接受背界面电场与 BOX 状态影响。

• 能带图: E_C 、 E_V 在 顶层硅全厚度范围内均弯曲 , 无平直部分 $\rightarrow$ 无中性载流子残留, 耗尽区直接与底部 BOX 相连	
• 优点优势	
• 静电效应抑制	FD-SOI 饱和区工作时顶层硅薄层 全耗尽 , 碰撞电离空穴在源区附近即被复合, 体内不发生电荷积累 , 从根本上消除 PD-SOI 的静电效应
• 短沟道效应抑制	FD-SOI 短沟道 $\rightarrow$ 源漏栅层横向扩散宽度大幅减小 $\rightarrow$ 栅极对沟道电场控制力增强
• 背面电源能力	超薄 BOX 存在, 可对 衬底施加 Back-bias , 动态调节阈值电压
• 低电压低电压	最小工作电压可达 0.4 V, 是超低功耗的核心支撑

FD-SOI 的工艺流程: 前栅 HKMG 和应变硅技术	
● 1. 前栅 HKMG 工艺 ● 工艺类型: FD-SOI 采用前栅 (Gate-First) 工艺: 在高温退火前完成完整栅极堆叠 (High-k 介质 + 金属栅极) ● 栅极堆叠: 高 k 介质 (HfO₂ 等) 直接沉积在超薄硅膜 (< 10 nm) 上, 替代传统 SiO₂ 栅氧层, 解决栅极漏电流问题。	工艺流程 界面层生长 High-k 沉积 金属栅沉积 图形化与刻蚀 高温退火 在超薄 SOI 硅膜上生长界面层 (IL, 通常为 SiO_x 或 SiON)。 沉积 High-k 介质层 (HfO₂ 等)。 沉积功函数金属 (TiN, TaN 等) + 栅极填充金属。 进行栅极图形化和刻蚀。 激活源漏掺杂时栅极堆叠已存在 → 需选用热稳定性好的材料组合。

FD-SOI 特有优势	
栅控增强 界面态可控	全耗尽 → 栅极对沟道控制力更强 → HKMG 配合实现低漏电、高驱动电流。 超薄硅膜 → 栅极电场更均匀 → High-k 界面态问题相对容易控制。

● 应变引入机制: FD-SOI 中通常采用全局应变或局部应变技术, 实现方式与体硅不同。

SMT (应力记忆技术)	源漏区沉积高应力 SiN 盖帽层, 退火使应力“记忆”在硅膜中, 去除盖帽层后应力变保留在沟道。
epi-S/D (源漏外延生长)	源漏凹坑中外延生长 SiGe (pMOS) 或 SiC (nMOS) 等晶格失配材料; BOX 隔离外延层对超薄硅膜产生单轴压应变 (pMOS) 或张应变 (nMOS); BOX 层允许更大晶格失配容忍度。
CESL (接触刻蚀阻挡层)	沉积高应力 SiN 作为接触刻蚀阻挡层, 直接对沟道施加张应力 (pMOS) 或压应力 (nMOS)。

FD-SOI 的应变优势	
BOX 机械隔离 超薄硅膜高灵敏度 双轴 → 单轴自然转换	硅膜下方为 BOX 而非体硅, 应变更高效保留在沟道, 减少应力向衬底泄漏。 硅膜越薄, 相同应力下应变效果越显著, 载流子迁移率提升更明显。 FD-SOI 平面结构结合局部应力技术, 更易实现方向性应变, 优化电子和空穴迁移率。

对比项	PD SOI	FD SOI
定量边界	$T_{si} > 2X_d$	$T_{si} < X_d$
中性区	存在 (两个耗尽区互不重合)	不存在 (全耗尽)
正背面耦合	弱 (中性区隔离)	强 (电荷直接耦合)
能带图特征	中间有平直段	全厚度弯曲

根本差异: PD SOI 内部残留无引出电极的中性区, 直接导致浮体效应等一系列电学缺陷。

SOI 器件特性

阈值电压 对于 PD SOI 器件, 由于其中性区的隔离作用, 正栅和背栅之间没有电学耦合, 器件在电学上等效为由正栅和背栅 **独立控制**的两个**硅器件**并联。

FD SOI 阈值电压模型

积分求解结果:
 在正表面 ($x = 0$ 处), 电势为正面电势 ϕ_{sf} ;
 在背表面 ($x = T_{si}$ 处), 电势为背面电势 ϕ_{sb}

电势分布

$$\phi(x) = \frac{qN_A x^2}{2\epsilon_s} + \left(\frac{\phi_{sb} - \phi_{sf}}{T_{si}} - \frac{qN_A T_{si}}{2\epsilon_s} \right) x + \phi_{sf}$$

电场分布

$$\text{对电势求导数: } E(x) = -\frac{qN_A x}{\epsilon_s} + \frac{\phi_{sf} - \phi_{sb}}{T_{si}} + \frac{qN_A T_{si}}{2\epsilon_s}$$

$$E_{sf} = \frac{\tau_{sf}}{\varepsilon_s} + \frac{q \cdot A \cdot s_i}{2\varepsilon_s}$$

$$E_{sb} = -\frac{qNA_iT_{si}}{\varepsilon_s} + E_{sf}$$

氧化层电压降公式：
 设：栅氧化层电容分别为 C_{oxf} 和 C_{oxb} 。在忽略界面电荷和氧化层内部电荷的前提下，根据高斯定律连续性条件：

正栅氧化层电压降	$V_{oxf} = E_{oxf} T_{oxf} = -\frac{\varepsilon_s E_{sf}}{\varepsilon_{ox}} T_{oxf} = -\frac{\varepsilon_s E_{sf}}{C_{oxf}}$
背栅氧化层电压降	$V_{oxb} = E_{oxb} T_{oxb} = -\frac{\varepsilon_s E_{sb}}{\varepsilon_{ox}} T_{oxb} = -\frac{\varepsilon_s E_{sb}}{C_{oxb}}$
正/背栅电压最终表达式与电荷耦合:	

$$V_{Gf} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right) \phi_{sf} - \frac{C_{Si}}{C_{oxf}} \phi_{sb} + \frac{qN_A T_{si}}{2C_{oxf}}$$
$$V_{Gb} = V_{FBb} - \frac{C_{Si}}{C_{oxb}} \phi_{sf} + \left(1 + \frac{C_{Si}}{C_{oxb}}\right) \phi_{sb} + \frac{qN_A T_{si}}{2C_{oxb}}$$

硅膜电容 $C_{Si} = \frac{\varepsilon_s}{T_{Si}}$

电荷耦合:	
耦合关系	正栅电压 V_{Gf} 直接受背表面电势 ϕ_{sb} 控制; 背栅电压 V_{Gb} 直接受正表面电势 ϕ_{sf} 控制。
物理结论	两方程定量反映正/背栅间电荷耦合, 数学上证实 FD SOI 器件阈值电压相互影响。

情况 1 —— 背面积累时的阈值电压模型	
边界条件	正表面: $\phi_{sf} = 2\phi_{FP}$ (强反型导通); 背表面: $\phi_{sb} \sim 0$ (积累态, 电势几近为零)
阈值电压	$V_{T,ba}$ 将边界条件代入正栅压通用公式, 消除 ϕ_{sb} 项:

$$V_{T,ba} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right) 2\phi_{Fp} + \frac{qN_A T_{si}}{2C_{oxf}}$$

曲线特征 背面多子积累,形成了静电屏蔽,使得背栅电压的变化无法穿透到正面,因此 V_T 不随 V_{Gb} 改变。

物理边界条件	正背界面电势均达强反型: $\phi_{sf} = \phi_{sb} = 2\phi_{fp}$ 。
阈值电压 $V_{T,bi}$	代入正栅压通用公式, ϕ_{sf} 与 ϕ_{sb} 项部分抵消, 化简得:

$$V_{T,bi} = V_{FBf} + 2\phi_{Fp} + \frac{qN_A T_{si}}{2C_{oxf}}$$

曲线特征 背面由于强反型产生了高浓度的反型电荷层,再次起到静电屏蔽作用,阻断了正背栅之间的进一步耦合,使 V_T 达到饱和和最小值不再发生改变。

情况 3 —— 背面耗尽时的阈值电压模型

物理边界条件: 正面电势 $\phi_{sf} = 2\phi_{Fp}$ (强反型)。
 背面边界条件: 从积累态 0 到反型态 $2\phi_{Fp}$ 。
 阈值电压: 在积累态与反型态之间呈线性函数关系。
 $V_{T,bd}$

由 $V_{G,b,a} = V_{FB,b} - \frac{C_{Si}}{C_{oxb}} 2\phi_{Fp} + \frac{qN_A T_{si}}{2C_{oxb}}$ 与 $V_{G,b,i} = V_{FB,b} + 2\phi_{Fp} + \frac{qN_A T_{si}}{2C_{oxb}}$

所以 $V_{T,bd} = V_{T,b,a} - \frac{C_{Si} C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} (V_{G,b} - V_{G,b,a}) = V_{T,b,i} - \frac{C_{Si} C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} (V_{G,b} - V_{G,b,i})$

电流电压特性 自变量依赖关系 由于全耗尽（F D）器件中背栅与正栅存在电荷耦合，所以 I_D 必须表示为三自变量电压的函数： $I_D = I_D(V_{Gf}, V_{Gb}, V_D)$	
五大理论假设 推导基本电流公式时，完全沿用了硅基器件的物理假设：	
恒定迁移率 缓变沟道近似（GCA） 均匀掺杂 忽略扩散电流 仅正面沟道导电	μ 保持不变 横向电场远小于纵向电场 沟道掺杂浓度处处一致 仅考虑漂移电流 背面只负责电荷耦合调控，不形成漏极电流导沟道

基础公式结构
在上述假设下，电流公式的基本框架依然符合标准的体硅平面 MOSFET 线性区电流方程：

背面耗尽态电流公式与定性规律

$$I_{D,d} = \frac{\gamma}{L} \mu_n f C_{oxf} \left[(V_{Gf} - V_{T,bd}) V_D - \left(1 + \frac{C_{Si} C_{oxb}}{(C_{Si} + C_{oxb}) C_{oxf}} \right) \frac{C_{Si} C_{oxb}}{(C_{Si} + C_{oxb}) C_{oxf}} \right] \quad \text{恰为 } V_T - V_{Gb} \text{ 关系曲线在耗尽区直线的绝对斜率值}$$

背栅压对电流的定性调控	
结论	背面耗尽时, I_D 随 V_{Gb} 增大而增大
因果链	$V_{Gb} \uparrow \rightarrow V_{T,bd} \text{ 线性下降 (正背栅耦合) } \rightarrow (V_{Gf} - V_{T,bd}) \uparrow \rightarrow \text{反型层电荷密度} \uparrow \rightarrow I_D \uparrow$

亚阈值效应

亚阈值斜率

定义

$$S \equiv \frac{dV_{GS}}{d(\lg I_{Dsub})} = \ln(10) \frac{nkT}{q} = \ln(10) \left[1 + \frac{C_D(\phi_s)}{C_{ox}} \right] \frac{kT}{q}$$

物理意义 表征栅电压对亚阈值漏电流的控制能力: S 越小, 栅控能力越强, 关态向开态转换越快。

背面耗尽态下的 S_{bd}

- **背景:** 当背面处于耗尽时, 背面表面电势 ϕ_{sb} 从积累时的 0 变化到反型时的 $2\phi_{FP}$ 。

$$S_{bd} = (\ln 10) \frac{kT}{q} \left[1 + \frac{C_{Si} C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} \right]$$

一般情况下，埋氧化层（BOX）厚度远大于顶层硅层厚度和正栅氧化层厚度。电容大小与介质厚度成反比，因此：

$$C_{oxb} \ll C_{Si} \text{ 和 } C_{oxb} \ll C_{oxf}$$

结论 将上述近似关系代入 S_{bd} 公式, C_{oxb} 极小使 $\frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si}+C_{oxb})} \rightarrow 0$, 背面耗尽区亚阈值斜率近似理想值:

$$S \approx (\ln 10) \frac{kT}{q}$$



电学优势 背面耗尽器件亚阈值斜率小，关态泄漏电流小，有利于大幅降低芯片静态功耗。

短沟道效应 ● 短沟道特性判据： L/λ_1 ，即沟道长度与特征长度之比。比值越大，抗短沟道效应特性越好。

λ_1 表达式 (特征长度)

$$\lambda_1 = \sqrt{\frac{\varepsilon_s}{\varepsilon_{ox}} T_{Si} T_{ox} f}$$

参数说明 前提：埋氧化层厚度远大于硅层厚度和正栅氧化层厚度。
 ϵ_s 、 ϵ_{ox} ：硅与氧化物的介电常数； T_{Si} ：顶层硅膜厚度； T_{oxf} ：正栅氧化层厚度。

性能提升手段 (一): 减薄顶层厚度 T_{Si}	
	控制机理 减薄 T_{Si} 时, 前沟道与背沟道发生电学耦合, 前栅的控制力显著增强, 从而形成对二者的统一控制。
	电学收益 减薄 T_{Si} 直接减小特征长度 λ_1, 从而抑制短沟道效应, 降低关态泄漏电流 (如图, T_{Si} 由 500 Å 减至 250 Å 时, 亚阈值特性曲线明显变陡, 漏电流显著降低)。
	工艺减压收益 减薄 T_{Si} 可压低 λ_1, 降低对前栅氧化层厚度 T_{oxf} 必须无限减薄的物理限制, 缓解前栅因过度减薄导致的量子隧穿漏电流风险。
	

性能提升手段 (二)——减薄埋氧层	
静电耦合抑制机理	BOX 较厚 (100nm): 漏端电场穿透进入 BOX 内部, 发生漏端到沟道的横向静电耦合, 削弱前栅控制力。 BOX 较薄 (10nm): 底部低电位硅衬底被拉近, 薄 BOX 在沟道中感应出较大垂直电场, 高密度等电位线被压入衬底, 从而抑制漏端与沟道之间的横向静电耦合。 减薄 BOX 使亚阈值电流通路主要位于前沟道而非背沟道, 确保高漏压下栅极电场阻断能力优异。
结论	

寄生效应 源/漏寄生电阻 (R_S, R_D)

表达式

$$R_S = R_D = R_{C0} + R_{EXT} + R_{TIP} + R_{SPR}$$

四个组成成分

R_{C0}	金属-半导体接触电阻。
R_{EXT}	延伸区电阻。
R_{TIP}	尖端电阻。
R_{SPD}	扩展电阻。

延伸区电阻 R_{EXT}

定量公式	
	
结论	R_{EXT} 与掺杂浓度 (N_D) 和结深 (x_j) 密切相关： 增大掺杂浓度或加深结深，均能有效降低延申区电阻。
SOI 结构对寄生电阻的影响	
硅膜减薄 $\rightarrow R_{EXT} \uparrow$	根据 $R_{EXT} = \rho \frac{S}{x_j W}$ ，延伸区电阻与结深 x_j 成反比。FD-SOI 中为抑制短沟道效应，顶层硅膜 T_{Si} 被极度减薄，强行限制源漏延伸区物理结深 x_j ，导致 R_{EXT} 大幅上升。
BOX 边缘电场调制 R_{EXT}	埋氧层 (BOX) 与衬底之间存在电荷耦合，BOX 边缘的二维电场线穿透并调制源漏延伸区底部的载流子浓度分布，从而调控 R_{EXT} 。
SOI 寄生电容的成分演变	
结电容的退化	传统体硅中源漏下方为 pn 结电容；SOI 中源漏区下方直接与埋氧层接触，传统结电容退化为埋氧层平板电容 C_{box} 。
新增寄生电容成分	C_{BDFR} : 埋氧层边缘电容 (Buried Oxide Fringe Cap)。 C_{BC} : 衬底耦合电容 (Substrate Coupling Cap)。
Gate-to-Contact 电容的统治地位与尺寸缩小趋势	
主要贡献源	现代紧凑版图下，Gate-to-Contact 电容 (C_{PCCA}) 占寄生电容的绝大部分。
尺寸缩小演变规律	随特征尺寸按比例缩小， L_{PCCA}/L_g 减小，栅极与金属接触孔间距被强行压缩， 空间介电耦合加剧，寄生电容快速增加。
● 逻辑衔接：寄生电阻 R_{SD} 的增加路径与寄生电容 C_{para} 的攀升趋势同步变化，直接决定芯片最终工作速度。	


SOI-like 技术

第三章 多栅 MOS 器件

FinFET 技术的发展 前面吹水讲述胡正明历史的部分就略过了

体 FinFET 与 SOI FinFET 比较		
	体 FinFET	SOI FinFET
衬底材料	体硅晶圆	SOI 晶圆 (绝缘体上硅)
缺陷密度与成本	缺陷密度更低、成本更低更优 (体硅导热率 $\gg$ 埋氧层 SiO_2)	缺陷密度较高、成本较高较差 (BOX 层阻碍散热)
散热性能		
电学性能 (高频低功耗)	寄生结电容较大	更优 (寄生结电容低，适合高频低功耗)
UTB-SOI 与 SOI FinFET 比较		
	UTB-SOI	SOI FinFET / 体 FinFET
工艺形态	平面工艺，与传统 MOSFET 兼容	立体晶体管工艺
工艺难度与成本	较低	更复杂、成本更高

FinFET 器件特性 FinFET 有效栅宽

	栅片宽度 W_{fin} Fin Width, 栅片顶部宽度。 栅片高度 H_{fin} Fin Height, 栅片垂直高度。 ● 公式: $W_{\text{eff}} = 2 \times H_{\text{fin}} + W_{\text{fin}}$ 物理含义: FinFET 是三面包裹的有源区——栅覆盖栅片左侧面 (H_{fin})、右侧面 (H_{fin}) 及顶部 (W_{fin})，故高度计入两次。
● real-三栅: 仅当截面为正方形 ($t_{\text{Si1}} = t_{\text{Si2}}$, 即 $H_{fin} = W_{fin}$) 时，才是真正的三栅极器件。	
形态演变路线	
	走向双栅 FinFET 走向单栅 FDSOI
条件特点	$H_{fin} > W_{fin}$ (高大于宽) 版面效率高 $H_{fin} < W_{fin}$ (宽大于高) 工艺复杂度高

1. $H_{fin} \ll W_{fin}$ 简化分析

	截面特征 物理效应 简化模型 $H_{fin} \ll W_{fin}$，栅片高度远小于宽度 (高宽比极小)。两侧栅片高度可忽略，左右栅极影响不计。器件退化为平面单栅器件 (单栅 FD-SOI) 进行近似电学分析。
--	---

2. $H_{fin} \gg W_{fin}$ 简化分析

截面特征	$H_{fin} \gg W_{fin}$ ，栅片高度远大于宽度 (高宽比极大)。
物理效应	顶部宽度占比极大，可忽略顶栅的影响。
简化模型	器件简化为 双栅器件 进行近似电学分析。

- 二维泊松方程: 设 x 为垂直于沟道方向， y 为平行于沟道方向：

$$\frac{d^2\phi(x,y)}{dx^2} + \frac{d^2\phi(x,y)}{dy^2} = \frac{qN_A}{\epsilon_s}$$

FinFET 结构设计

围栅 MOS 器件 (GAA, Gate-All-Around)

第四章 面向实际应用的器件

器件的涨落

杂质随机分布 (RDD) 物理根源: **离子注入与扩散在原子尺度离散随机**。纳米尺度下 ($L_g < 100\text{ nm}$) 沟道耗尽层体积 $W \cdot L \cdot X_{dep}$ 极小，杂质原子总数 N 降至数十至数百个。

- 杂质数目统计: 服从泊松分布, $\sigma_N = \sqrt{N}$ ，相对涨落 $\frac{\sigma_N}{N} = \frac{1}{\sqrt{N}}$ 。 N 越小，涨落越大，相邻器件杂质数目出现显著微观差异。

杂质数目涨落	沟道内杂质原子总数的统计起伏。
杂质位置涨落	杂质原子在耗尽层内的具体坐标随机变化。

RDD 通过掺杂浓度 N_A 的起伏映射为**阈值电压 V_T 波动**:


$$V_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + \frac{K(2\phi_{FP})^{\frac{1}{2}}}{C_{ox}} + 2\phi_{FP}$$

其中系数 $K \propto \sqrt{N_A}$ ，掺杂浓度的微观起伏直接传导至 V_T 。

RDD 定量影响

- 掺杂浓度相对涨落: $\frac{\sigma_{N_A}}{N_A} \approx 2.4\%$

- 沟道杂质原子数相对起伏: $\frac{\sigma_{n_d}}{n_d} \approx 2.3\%$

	σ_{V_T} (阈值电压标准差) 随 L_{eff} (有效栅长) 缩小的演进: $\frac{L_{eff}}{0.5\text{ }\mu\text{m}} = \sigma_{V_T} = 6.9\text{ mV} (\approx 1.4\%)$ $\frac{L_{eff}}{0.3\text{ }\mu\text{m}} = \sigma_{V_T} = 10.6\text{ mV} (\approx 2.2\%)$ 随 L_{eff} 缩小, σ_{V_T} 显著增大, 分布 (近高斯) 变宽变矮, 器件间性能离散度增加。影响 σ_{V_T} 的设计变量还包括栅氧化层厚度、栅宽及掺杂浓度本身。
---	---

σ_{V_T} 对结构与工艺参数的依赖关系

栅氧化层厚度 t_{ox} $t_{ox} \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。机理: t_{ox} 增大 $\rightarrow C_{ox}$ 减小 $\rightarrow$ 栅对沟道电荷控制减弱，微观电荷起伏对 V_T 的调制放大。

器件面积 $W \times L$

随 L_{eff} 缩小, σ_{V_T} 显著增大, 分布 (近高斯) 变宽变矮, 器件间性能离散度增加。

随 L_{eff} 缩小, σ_{V_T} 显著增大, 分布 (近高斯) 变宽变矮, 器件间性能离散度增加。影响 σ_{V_T} 的设计变量还包括栅氧化层厚度、栅宽及掺杂浓度本身。

RDD 第二维度：杂质空间位置随机性

控制变量	固定沟道耗尽层内杂质原子数 $\equiv 170$
现象	V_T 仍从 $\sim 0.5\text{ V}$ 至 $\sim 0.8\text{ V}$ 宽幅离散
机理	杂质靠近源漏/漏端/沟道中心，局域静电势调制权重截然不同
结论	仅控制掺杂总数无法消除 V_T 涨落，空间随机分布同等关键

RDD 对电路时序的影响

- 传导机制: V_T 涨落 $\rightarrow I_{on} \propto (V_{GS} - V_T)^\alpha$ 波动 $\rightarrow$ 负载电容充放电速度起伏 $\rightarrow$ **逻辑门延迟 5%-15% 离散**。
- 受影响参数: 传播延迟 t_{LH} 、 t_{HL} ，上升/下降时间 t_r 、 t_f 。

参数	t_{HL} (Nom.)	t_{HL} (σ)	t_{LH} (Nom.)	t_{LH} (σ)
NAND	1.254	0.129	0.987	0.107
NOR	0.761	0.111	1.616	0.169

NAND t_r / t_f 起伏 $\sigma_{t_r} = 0.070\text{ ps}$, $\sigma_{t_f} = 0.056\text{ ps}$ 。

NOR 特征 串联堆叠使 t_{LH} 基数与波动均大于 NAND ($\sigma = 0.169\text{ ps}$)， t_{HL} 则相反。


- 工程后果: 关键路径时序不确定性 $\rightarrow$ **时钟频率受限、时序收敛困难**。

逆向掺杂 (减小杂质随机分布的措施)

- 核心思路: 使表面处杂质掺杂浓度很低甚至不掺杂，而在**一定深度处增加一层高掺杂层来抑制泄漏电流**


参数	t_{HL} (Nom.)	t_{HL} (σ)	t_{LH} (Nom.)	t_{LH} (σ)
NAND	1.254	0.129	0.987	0.107
NOR	0.761	0.111	1.616	0.169

逆向掺杂浓度剖面与 V_T 分布改善 (0.25 μm NMOS)



常规 硼浓度 $\sim 10^{17}\text{ cm}^{-3}$ 平缓分布; V_T 分布宽矮, $\sigma = 9.2\text{ mV}$ 。

逆向掺杂 0–0.04 μm 表面区硼浓度 $< 10^{16}\text{ cm}^{-3}$; $> 0.04\text{ }\mu\text{m}$ 深处陡升至 10^{18} cm^{-3} 量级。 **V_T 分布显著收窄, $\sigma = 3.3\text{ mV}$ 。**

线条边沿粗糙 (LER)	● 线条边沿粗糙 (LER)：栅极线条边沿的原子级不规则凹凸不平，导致沿栅宽 W 方向局域实际栅长随机变异。
	理想版图 实际形貌 核心问题 栅极为规则直线矩形，具有均匀栅长 L 与栅宽 W。光刻光子散粒效应与刻蚀离子轰击不均匀 $\rightarrow$ 边沿非陡直，SEM 下呈现微观粗糙。随器件尺寸缩小，LER 如何演变？$\rightarrow$ 工艺极限下的缩放规律。

- 工艺极限下 **LER** 的非比例缩放: 经厂商实验证明: 各工艺节点下 **LER 绝对值基本保持在 $\sim 5\text{ nm}$ 不变。栅 LER 不能按比例缩小**。随 L 持续微缩，LER 相对栅长占比急剧飙升，5 nm 级粗糙度对沟道几何产生主导性破坏，导致器件参数剧烈涨落。

LER 数学表征

方均根值 Δ (RMS):

$$\Delta = \left(\frac{1}{n} \sum_{i=1}^n \delta_i^2 \right)^{\frac{1}{2}}$$

δ_i : 实际栅边沿与理想边沿的几何位置偏差; n : 沿线条方向采样点数目。**工业界常用 3 Δ (3 倍 RMS) 表征 LER**，覆盖约 99.73% 统计波动。

	● 从 LER 到 LWR (线宽粗糙度): MOSFET 沟道由双侧栅边缘共同定义，故引入线条宽度粗糙度 (LWR)：$\Delta_{LWR} = \left[\frac{1}{n} \sum_{i=1}^n (L_{gi} - L_g)^2 \right]^{\frac{1}{2}}$ 其中: L_{gi}: 局域实际栅线条宽度; L_g: 平均栅长 (设计标称值)。
	双侧相关系数: $\rho = 0$ (最常见) 两侧粗糙不相关，独立叠加: $\sigma_{LWR}^2 = 2\sigma_{LER}^2$。
	$\rho = -1$ (完全 互补波浪状，线宽变异最大: $\sigma_{LWR}^2 = 4\sigma_{LER}^2$ 负相关) $\rho = 1$ (完全正 整体弯曲但宽度恒定，线宽无起伏: $\sigma_{LWR}^2 = 0$。

LER/LWR 对器件电学性能的影响

- 尺寸依赖性: 参数标准差随 W 减小而显著增大。
- 电学不对称响应: **LER 对 I_{on} 影响小, 对 I_{off} 影响显著**。机理: I_{on} 取决于沟道平均电阻 (并联沟道的线性平均效应)，局部栅长起伏被均值平抑; I_{off} 与栅长呈指数反比 (DIBL 在短栅长处加剧)，LWR 导致局域栅长极度缩短处漏电流指数暴增，拉高整体 I_{off} 。

仿真数据 (固定 $\sigma = 5.7\text{ nm}$, 不同 W)

$I_{lin}\text{ }3\sigma\text{ 变异}$	$W: 10\text{ }\mu\text{m} \rightarrow 0.050\text{ }\mu\text{m}$, 0.311% $\rightarrow$ 5.03%。
$V_{tsat}\text{ }3\sigma\text{ 变异}$	$W: 10\text{ }\mu\text{m} \rightarrow 0.050\text{ }\mu\text{m}$, 1.40% $\rightarrow$ 20.0%。
$I_{off}\text{ (}W\text{)}$	= 均值 31.08 $\rightarrow$ 60.13 nA/ μm , 3 σ 变异 141.0%。0.050 μm)
$I_{on}\text{ (}W = 0.050\text{ }\mu\text{m})$	均值 768 $\mu\text{A}/\mu\text{m}$ 无偏移, 3 σ 变异仅 4.50%。

LER 对电学参数的量化影响

- 阈值电压 V_T 起伏: σ_{V_T} 随方均根涨落 Δ 单调上升; 相同 Δ 下, $L = 30\text{ nm}$ 的 σ_{V_T} 斜率远高于 $L = 50\text{ nm}$ 栅, 表明**器件微小剧烈放大 LER 对 V_T 的扰动**, 并伴随 V_T 降低效应。
- 关态电流 I_{off} 起伏: $\sigma_{\log_{10} I_{off}}$ 随 Δ 增大而上升, $V_D = 1.0\text{ V}$ 时波动远大于 $V_D = 0.1\text{ V}$ 。机理: 高漏压下 DIBL 加剧, LER 致局域栅长极度缩短处势垒严重下陷，**局域漏电流指数暴增**。
- 开态电流 I_{on} 对比: $\sigma_{I_{on}}$ 虽随 Δ 上升，但斜率与幅度远小于 I_{off} ，印证 **LER 对 I_{off} 影响远大于 I_{on}** 。

工艺解决方案：侧墙光刻技术

- 原理: 以 ALD 薄膜厚度与各向异性刻蚀的物理边界定义图形，**避开传统光刻光子散射造成的边界畸变**。

常规光刻	光刻胶分子随机溶解度变异与化学放大胶粒扩散 $\rightarrow$ 栅边缘锯齿状畸变 $\rightarrow$ 不同断面 L_g 空间变异剧烈，易诱发局域漏电流。
侧墙光刻	边缘由均匀薄膜沉积外延侧壁定义 $\rightarrow$ 沿栅宽方向 L_g 高度一致，消除几何畸变引入的局域短沟道效应。

栅材料的功函数变化	● 物理机制: 金属栅 (HK/MG) 由随机取向晶粒构成，各晶向逸出功不同 $\rightarrow$ 栅平面内功函数 ϕ_M 空间不均匀，即 WKF。由 $\phi_{MS} = \phi_M - \phi_S$, ϕ_M 局域波动直接传导至 V_T ，引发 σ_{V_T} 退化。
● 材料依赖性 (栅面积 $(16\text{ nm})^2$):	$\sigma_{V_{th}}$ 由低到高: TiN (98 mV) < TaN (120 mV) < WN (157 mV) < MoN (295 mV)。晶粒尺寸与晶向各向异性 决定涨落敏感程度 。
NMOS 与 PMOS 涨落源非对称性对比	NMOS 和 PMOS 上拉电阻的涨落源非对称性对比:

NMOS $\sigma_{V_{th}}$ 排序	RDD (43 mV) > PVE (28 mV) > WKF (24.7 mV), 沟道掺杂精度是 NMOS 一致性核心 。
PMOS $\sigma_{V_{th}}$ 排序	WKF (73.6 mV) > RDD (42.2 mV) > PVE (27.6 mV)。栅极晶粒起伏是 PMOS 一致性核心 。

电路级时序涨落对比

- 瞬态波形离散: 200 晶体管样本仿真表明: $\sigma_{V_{th}}$ 离散引致 t_f 、 t_r 、 t_{HL} 、 t_{LH} 开关沿发散，输出瞬态曲线在转换沿形成明显散布带。

RDD	四项时序参数影响均衡, $\sigma \sim 0.08 - 0.13\text{ ps}$ 。
PVE	四项时序参数离散均 $< 0.10\text{ ps}$ ，整体波动最低。
WKF (核心)	对过渡时间 t_r 、 t_f 波动极小 ($< 0.07\text{ ps}$ < 0.03 ps); 对传播延迟 t_{HL}、t_{LH} 爆炸性增强, 均 $> 0.20\text{ ps}$, 远超 RDD 与 PVE 之和 。

器件的可靠性 核心定义: 器件在正常工作电场与温度下，因**老化 (aging)** 引起微观结构不可逆病理病变，导致宏观参数随时间衰减，**关注排除早期制造缺陷后的长期退化规律**。

- 物理根源: 宏观电流衰减直接反映老化应力下 $\Delta V_T > 0$ (阈值电压正向漂移) 或 μ_{eff} (有效迁移率) 严重退化等微观病变。

偏置温度不稳定性 ● BTI 定义: 高温且栅极承受较大偏压应力下，器件特性参数 (核心为 V_{th}) 发生漂移的现象。

触发条件	高温 + 栅极大偏置电压 (应力电场)。
极性分类	PBTI (正偏压): 正栅压应力，主要对应 nFET。NBTI (负偏压): 负栅压应力，主要对应 pFET。
典型 NBTI 偏置状态	pFET (n-well 上, p^+ 源漏): 源/漏/n-well/p-衬底接地，栅极施加负压 V 。
核心电学特征	应力阶段参数持续退化，恢复阶段出现松弛回漂。

第五章 存储器

存储器概述

存储层次结构源于单一介质无法兼顾高速与高密度，故引入金字塔型层次。从**顶端到底端: 速度递减、容量递增、每比特成本递减**。

Processing Memory SCM	访问时间 $\sim 1\text{ns}$, 基准 (Size: 1x, Latency: 1x), DRAM/NVDIMM 延迟 $\sim 10\text{ns}$ (Size: 10x, Latency: 100x)。介于 DRAM 与 SSD 间 (Size: 100x, Latency: 1,000x), 填补主存与外存性能鸿沟 。
Storage	SSD 延迟 $\sim 100,000\text{x}$; HDD $\sim 10\text{ms}$ (Latency: 10,000,000x)。

主存与外存间存在数个数量级的延迟断层，此即驱动 **SCM** 及新型非易失性存储器 (RRAM、MRAM 等) 发展的根本原因

存储器分类基于**物理特性 (易失性/非易失性)**和**工作原理**：

挥发 随 机 存 储 器 断电数据消失，随机地址读写，位于层次金字塔上部。(DRAM、SRAM)

不挥发性存储器 (Flash) 断电不丢失，ROM→PROM→EPROM→ E^2 PROM→Flash (SSD 主力)，擦写速度慢。

结合 RAM 高速与 ROM 非易失性，SCM 层候选：**CTM、FeRAM、MRAM、PRAM、RRAM**。

新型非易失性存储器


发展脉络: $ROM \rightarrow PROM \rightarrow EPROM \rightarrow E^2PROM \rightarrow Flash$

维度	DRAM	SRAM	Flash
晶体管数	1T+1C	6T	1T
Cell Size	6-12 F^2	50-80 F^2	—
读/写时间	50ns	8ns / 8ns	1us / 1-100ms
耐久性	∞	∞	$> 10^5$
缩放瓶颈	电容保持	漏电	EOT

新型非易失存储器横向对比：


维度	FeRAM	MRAM	PRAM	RRAM
非易失性	○	○	○	○
晶体管数	1T	1T	1T	0~1T
擦写时间	—	—	—	10ns/30ns
读时间	—	—	—	20ns
Cell Size	—	—	—	4 F^2
Endurance	—	∞	—	$\sim 10^9$

RRAM 优势：擦写电压/功耗低，速度接近 SRAM/DRAM，4 F^2 极限缩放 (受限于光刻)，CMOS 兼容性好 (BEOL)，局限：Endurance $\sim 10^9$ 劣于 MRAM (∞) 和 DRAM。




挥发性存储器

DRAM 1T1C 结构




- WL (字线)**：接栅极，控制 MOS 管导通/截止。
 - BL (位线)**：接源/漏区，负责数据输入输出。
 - PL (极板线)**：与存储电容 C_s 顶部连接。 $C_s = A_s(C_{ox} + C_j) \approx A_s C_{ox}$, **氧化层极薄致 $C_{ox} \gg C_j$** 。
- 读写：WL 高 $\rightarrow$ MOS 导通 $\rightarrow$ BL 与电容连通，电荷转移。
保持：WL 低 $\rightarrow$ MOS 截止 $\rightarrow$ 电荷隔离存储。

“动态”物理根源：DRAM 存“1”时 pn 结反偏 $\rightarrow$ 反向泄漏电流 I_{leak} 致电容电荷流失、电平衰退，须周期性刷新。



读操作与电荷共享

流程：BL 预充至 $V_R \rightarrow$ WL 拉高 $\rightarrow C_B$ 与 C_s 连通 $\rightarrow$ 电荷共享，电平趋于一致。



灵敏再生放大器 (S/R)：


解决读出信号微弱与破坏性读出两大问题。结构：交叉耦合反相器 (两对 PMOS+NMOS) 构成**双稳态触发器**。

放大再生 (回写)

将微弱 ΔV 放大至满幅逻辑电平 (V_{DD} 或 GND)。放大信号立即写回 C_s , 恢复原存储数据，解决破坏性读出。

传输特性：横轴 ΔV_{in} , 纵轴 ΔV_{out} 。即使 ΔV_{in} 极小，放大器亦能迅速拉伸至 $\sim V_{DD}$, **增益极高、再生能力强**。

阵列差分工作 (差分输入放大器)：



设计要求与核心矛盾

传输效率 (性能值)

$T = \frac{\Delta V_B}{\Delta V_S} = \frac{1}{1 + \frac{C_B}{C_S}}$; C_B 越小或 C_s 越大则 $T \rightarrow 1$, 读出信号越强。

单元面积 (密度值)

$A_{cell} = N F^2$ (F 为特征尺寸/最小布线间距之半, N 为常数)；提升容量须不断缩小 N 与 F 。

核心矛盾

面积缩小 $\rightarrow$ 存储电极面积减小 $\rightarrow C_s$ 减小 $\rightarrow T$ 降低 $\rightarrow$ 读出信号微弱至 S/R 无法识别。

后续演进目标：在面积缩小的同时维持/提升 C_s 。

MB 及 GB 级 DRAM

见课件「第六讲-1」P21-28, 这里暂不整理。

DRAM 的刷新

“动态”之源

失败阈值

刷新操作

C_s 无绝对绝缘, 泄漏电流 I_{leak} 使存储电荷持续流失, 需周期刷新维持数据。高电平下降 20% 即判定信息丢失 (对应 $\Delta V = 0.2V_{S1}$)。失效前由 S/R 将衰退电平重新放大并写回 C_s , 恢复标准逻辑电平。

泄漏电流来源 (6 类)

亚阈值电流

短沟下源漏耗尽区展览接触，势垒降低，栅控失效。

穿通电流

n^+ 节点与 p 衬底反偏，产生势垒区产生-复合电流及少子扩散电流。

pn 结反向电流

栅氧极薄时电子量子隧穿穿透绝缘层。

氧化层贯穿电流

强场下载流子碰撞电离，少子被存储节点收集，改变存储电荷。

热电子效应

场区寄生沟道泄漏

场氧隔离不良，下方硅表面形成寄生反型层，导致相邻单元电荷串扰。

刷新效率 η (系统性指标)

刷新期间 DRAM 无法响应 CPU 读写请求 (死区时间)。 η 越小则有效读写时间占比越大。


$\eta = \frac{m \times t_{RC}}{t_h} \times 100\%$	
t_h	保持时间, 电荷衰减达 20% 阈值的物理时间极限, 为考查时间窗口。
t_{RC}	刷新周期数 (阵列需刷新的总行数)。
$m \times t_{RC}$	单行刷新周期耗时。
t_h	窗口内所有刷新操作的总物理耗时。

实例 (256Kb DRAM): $m = 256$, $t_h = 4\text{ms}$, $t_{RC} = 400\text{ns}$. 分子: $256 \times 400 \times 10^{-9} = 102.4 \mu\text{s}$; 分母: $4 \times 10^{-3} = 4000 \mu\text{s}$.

$$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$$


即 4ms 窗口内 2.56% 时间被刷新锁死, 97.44% 可供正常存取。

SRAM 核心结构



类型	负载	静态电流	特征
NMOS 6T 早期	耗尽型 NMOS (非线性电阻)	$I_{on} = K_D V_{TD}^2 \approx 1.4 \times 10^{-5} \text{A}$	直流通路, 功耗极大
多晶硅负载 4T 过渡	高阻多晶硅 R_L	$I_{on} = \frac{V_{DD}^2}{R_L} = 10^{-8} \text{A}$	降 3 个数级, 仍存直流通耗
CMOS 6T 现代主流	PMOS 上拉 +NMOS 下拉	≈ 0 (仅亚阈值漏电)	无直流通路, 信号稳定

对比 DRAM: 静态正反馈锁存，无需刷新，速度极快，广泛用于 cache 与嵌入式存储。	
SRAM 单元稳定性	内部：工艺偏差致阈值电压/宽长比失配；外部： α 粒子辐射、线路串扰、 V_{DD} 波动。干扰超阈值则正反馈破坏 $\rightarrow$ 状态翻转。外部驱动强制改变内部状态的难易程度——越易写入则写稳定性越好。读操作时内部节点受位线电压扰动，抵抗干扰维持原态的能力。
不稳定性来源	
写稳定性	
读稳定性	
写稳定性与 β_Q	



写操作动态机制	写翻转的本质是 强行拉低原本为“1”的节点 。因读稳定性约束，外部难以通过 PG 将“0”节点直接拉高，突破口在“1”节点 N2。
第 1 阶段	初始 N1=0, N2=1, 外部 $\overline{BL}$ 低电平经 PG2 强行拉低 V_{N2} 。
第 2 阶段	V_{N2} 低于反相器开关阈值时正反馈启动: PU1 导通 $\rightarrow$ N1 充电 (0 $\rightarrow$ 1); PU2 截止 $\rightarrow$ N2 彻底放电至 0, 写入完成。

等效分压与 γ ratio

写入瞬间 N2 节点经历 PU2 (拉高) 与 PG2 (拉低) 的电荷角力。

$\gamma = \frac{(W/L)_{PU}}{(W/L)_{PG}}$	等效于 $\beta_Q = \frac{K_P}{K_a}$
PG 导电能力须战胜 PU—— I_{WRITE} 主要流向 GND 而非维持 N2 电位。WL 开启后 $\overline{BL}$ 拉低, V_{N2} 从 V_{DD} 开始下降, PG 强度必须克服 PU 强度方能率先拉低“1” 。	
读稳定性与 β_R (Cell Ratio)	
读稳定性是写稳定性的对立面。读操作前 BL 与 $\overline{BL}$ 预充至 V_{DD} 。以读“1” (N1=1, N2=0) 为例: WL 开启, M6 导通, $\overline{BL}$ 高电平经 M6 向 N2 注入电荷, 形成 $\overline{BL}$ -M6-N2-M2-GND 通路, N2 产生瞬态电压扰动 ΔV 。	

$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
K_d	驱动管 (Pull-Down NMOS M1/M2) 导电因子。
K_a	门管 (Pass-Gate NMOS M5/M6) 导电因子。
物理本质	M2 须远强于 M6, 将 $\overline{BL}$ 涌入电荷迅速泄放至地, 钉住 N2 于低电位 , 防止 ΔV 超反相器阈值致误翻转。
设计原则	$\beta_R \uparrow \Rightarrow$ 读稳定性 $\uparrow$; 驱动管 NMOS 尺寸须远大于门管 NMOS。

不挥发性存储器


新型存储器



第六章 新原理解器

传统 MOSFET 器件的局限性

功耗问题

由功耗公式：






传统 MOSFET 的亚阈值摆幅极限 ● 物理含义: S (或称 SS) 表示漏极电流改变一个数量级 (10 倍) 所需的栅电压变化量。 S 越小, 器件关断越快。

● 公式:

$$S \equiv \frac{dV_{GS}}{d(\lg I_{Dsub})} = \ln(10) \frac{n k T}{q} = \ln(10) \left[1 + \frac{C_D(\phi_S)}{C_{ox}} \right] \frac{k T}{q}$$

经典理论极限 传统器件结构决定 $1 + \frac{C_d}{C_{ox}} \geq 1$ 。室温 ($T = 300\text{ K}$) 下, $\ln(10) \frac{kT}{q} \approx 60\text{ mV/dec}$ 。故传统 MOSFET 的亚阈值摆幅存在不可逾越的物理极限: $SS \geq 60\text{ mV/dec}$ 。

负电容效应晶体管 (NCFET) ● 基本概念: NCFET 是在栅极引入了高介电常数的铁电栅介质的晶体管。



铁电材料定义与自发极化 ● 引入目的: 引入铁电体是为了实现**负电容**。

普通电介质铁电体 只有在外加电场 E 作用下, 电子云被拉长, 才会感应出电偶极子。即使是在无电场情况下, 内部也具有**自发极化 (Spontaneous Polarization)** 的电介质, 且极化方向可随外加电场的改变而改变。

温度依赖性 (居里温度与晶格结构) ● 居里温度: 当温度超过临界值时, 铁电材料的自发极化现象消失。自发极化不是永恒存在的。

NCFET 工作机制 (负电容效应) 与优势 ● 概述: NCFET 利用负电容效应, 打破前文所述的 60 mV/dec 限制。

铁电材料特性	
电滞曲线特征	在其电滞曲线中, 存在一个 极化强度随电场增加而减小的区域 , 在此区域内, 铁电电容 C_{FE} 表现为负值。
等效电路	栅极电压 V_G 作用于铁电电容 C_{FE} 与基体 CMOS 电容 C_{MOS} (由 C_{ox} 和 C_s 串联组成) 构成的串联网络。


突破极限数学原理

传统器件 NCFET 亚阈值摆幅因子项为 $1 + \frac{C_s}{C_{ox}} \geq 1$, 故 $SS \geq 60\text{ mV/dec}$ 。引入负电容 C_{FE} 后, 等效公式变为:

$$1 + C_s \left(\frac{1}{C_{ox}} + \frac{1}{C_{FE}} \right) < 1$$

核心结论 因为 C_{FE} 是负数, 使得括号内相减, **整个系数小于 1**, 从而推导出 $SS < 60\text{ mV/dec}$ 。

电容匹配 ● 电容匹配: 负电容虽能带来超低 SS , 但须满足严格的电容匹配条件。下面对比三种匹配状态 (重点考核: 量化条件、曲线形态、后果)。



电容失配 (曲线 a) 条件: $-C_{FE} < C_{MOS}$ 。局部表现出陡峭亚阈值摆幅, 但负电容效应不稳定, 正反向扫描曲线不重合。

电容完美匹配 (曲线 b) 条件: $C_{MOS} < -C_{FE} < C_{ox}$ 。负电容效应稳定, $-C_{FE}$ 越接近 C_{MOS} , 电容匹配程度越高。无回滞现象。

电容匹配但增益低 (曲线 c) 条件: $-C_{FE} > C_{ox} > C_{MOS}$ 。负电容效应稳定, 无回滞; 但因 $-C_{FE}$ 绝对值过大, 倒数对整体反馈贡献减小。性能相对传统 MOSFET 无太大提升。

铁电材料发展	传统钙钛矿材料
PZT	Pb(Zr,Ti)O ₃ (钛酸铅锆)
BFO	BiFeO ₃ (铁酸铋)
SBT	SrBi ₂ Ta ₂ O ₉ (钽酸铋锶)
优点	能够实现较小的亚阈值摆幅 (SS); 居里温度高, 热稳定性高
缺点	高矫顽场导致回滞较大; 开启电压 (V_{on}) 过大; 与 CMOS 工艺不兼容, 无法直接用于大规模集成电路制造
实际器件数据	SS _{min} ~ 13 mV/dec (SS 小), Hysteresis ~ 12V (证实回滞极大) SS _{min} = 8.5 mV/dec, Hysteresis ~ 4V, V_{on} = 4V (证实开启电压过大, 无法满足低功耗要求)

有机聚合物材料 由于钙钛矿材料回滞大且不兼容 CMOS, 研究转向有机聚合物。典型材料: P(VDF-TrFE) (聚偏氟乙烯-三氟乙烯)。

优点 可以实现较小的亚阈值摆幅 (SS)

缺点 在空气中器件性能会发生退化 (**化学稳定性差**); 依然存在工艺不兼容的问题

实际器件数据	
串联铁电 NCFET	原 MOSFET SS = 92 mV/dec → 串联 PVDF 后 SS 降低至 25 mV/dec
旋涂铁电 NCFET	原 MOSFET SS > 100 mV/dec → 旋涂 PVDF 后 SS 降低至 18 mV/dec

HfO2 掺杂材料 为解决前两类材料共同的致命痛点——工艺不兼容, 引入了当前主流的 HfO₂ (二氧化铪) 掺杂体系。常见掺杂元素: Zr、Al、Si 等。

优点 具有极优的工艺兼容性 (因为 HfO₂ 本身就是高 k 栅介质工艺的标准材料); 回滞小

缺点 亚阈值摆幅 (SS) 的**优化效果不够明显**; 工艺**涨落较大** (一致性控制难)

工艺步骤:

Step 1 在衬底 (Substrate) 上通过 ALD (原子层沉积) 沉积 HfO₂ 并进行循环掺杂 (cycles doping)

Step 2 通过 CVD (化学气相沉积) 沉积金属电极 (TiN 或 TaN)


Step 3 形成最终的栅叠层结构

● 前提: HfO₂ **本身不具备铁电性**, 必须通过掺杂、引入应力以及退火 (三者缺一不可) 来实现。

● **相变过程:** 上述条件促使材料发生再结晶, 晶格结构由不具铁电性的正方晶系 (Tetragonal) 转变为具备自发极化 P 的斜方晶系 (Orthorhombic), 从而在 HfO₂ 中成功诱导出铁电性。


HfO₂ 掺杂的 SS 限制与 3D FinFET 架构

● 结论: 虽然 HfO₂ 解决了兼容性, 但其亚阈值摆幅优化不明显。**该器件最低 SS_{min} = 55 mV/dec**



隧穿场效应晶体管 (TFET)

基本结构 ● 核心结构: 栅控反偏 P-I-N 结 (源区-沟道区-漏区分别构成 P-I-N 结构, 中间的 i 为本征或低掺杂沟道)。



N 型 TFET 源端为 P+ 型掺杂, 漏端为 N+ 型掺杂。 (工作条件: $V_{GS} > 0, V_{DS} > 0$)

P 型 TFET 源端为 N+ 型掺杂, 漏端为 P+ 型掺杂。 (工作条件: $V_{GS} < 0, V_{DS} < 0$)

● 注: TFET 与 MOSFET 在器件结构方面主要的区别是: **源漏区掺杂类型相反**。传统 MOSFET 的源漏掺杂类型相同 (如同为 N+), 而 TFET 的源漏掺杂类型必然相反。

开关机制 ● **TFET 导通机制**——**关态下的超低漏电**: 当 $V_{GS} = 0V$ 时, 器件处于关态。源端与沟道之间的势垒极宽, 电子无法发生隧穿。 I_{OFF} 本质是反偏 P-I-N 结的**反向漏电流**。

示例数据 硅基 TFET 关态电流约为 $10^{-14}\text{ A}/\mu\text{m}$ 。

结论 **TFET 的关态漏电流远小于传统 MOSFET**, 对应控制关态泄漏电流的目标。

● 导通机制——关态下的带带隧穿 (BTBT):	
Step 1	栅压 V_{GS} 增大, 电场使沟道表面能带向下移动。
Step 2	源区和沟道表面之间形成较小的势垒宽度。
Step 3	当 E_C (沟道导带底) 低于 E_V (源端价带顶) 时, 开启带带窗口。
Step 4	源端价带电子通过带带隧穿 (BTBT) 进入沟道导带, 形成隧穿电流。

SS 优化原理 ● 原理: 传统 MOSFET 通过栅压控制势垒高度; TFET 通过栅压控制隧穿势垒宽度。

● **WKB 近似与 SS 极限突破:**

隧穿概率与电流 (WKB 近似)

$$J_d \propto T_{WKB} \approx \exp \left(- \frac{4 \sqrt{2 m_n^* E_g^{3/2}}}{3 q \hbar \xi} \right)$$

决定电流的关键物理量 m_n^* (电子有效质量)、 E_g (半导体禁带宽度)、 ξ (隧穿结电场)

结论: 亚阈值斜率 SS 表达式:

$$SS = \ln 10 \cdot \left(\frac{1}{V_{eff}} \cdot \frac{\partial V_{eff}}{\partial V_{GS}} + \frac{\xi + b}{\xi^2} \cdot \frac{\partial \xi}{\partial V_{GS}} \right)^{-1}$$

从公式可见, **SS 与温度项 kT/q 无关**。因此 TFET 理论上可突破 60 mV/dec 极限, 实现超陡亚阈值摆幅, 从而允许 V_{DD} 进一步降低。

TFET 缺陷 ● 概述: TFET 虽具有超低关态漏电并能突破 60 mV/dec 极限, 但以下两大核心问题制约其量产。

导通电流 (I_{ON}) 低 对于硅基 TFET, 由于单质硅 (Si) 的禁带宽度 (E_g) 较大, 导致载流子的带带隧穿几率较低。硅基 TFET 的开启电流低于硅基 MOSFET 2-3 个数量级, **器件驱动能力严重受限**。

工艺难度高 TFET 对源区和漏区的掺杂浓度梯度非常敏感。在实际热工艺中, 源漏区的重掺杂会向沟道区扩散, 从而破坏了陡峭的 PN 结特性, 最终影响隧穿处的势垒宽度。使掺杂的随机波动性会导致 TFET 的开关态电流出现 2 个数量级的剧烈波动。

性能改进: 新材料设计

● 准则: 选择**小禁带宽度 (small E_g)** 和**小有效质量 (small m^*)** 的材料。

● 物理依据: 根据 WKB 公式, 减小 m^* 和 E_g 使分式值减小, 隧穿电流呈指数级放大。

材料	E_g (eV)	m^* (m_0)	特点
Si (传统)	1.12	0.19	隧穿几率低, I_{ON} 受限
Ge	0.66	0.082	E_g 和 m^* 均显著降低
InAs	0.36	0.026	III-V 族, 禁带宽度骤降
InSb	0.14	0.0135	m^* 减小一个数量级以上


P 型/N 型 TFET 的最佳材料体系:

p-TFETs 改进材料 选用 Ge/GaSb (锗/锑) 体系。提供小的 E_g 和 m^* , 等效减小隧穿势垒宽度。

n-TFETs 改进材料 选用 III-V 族化合物材料 (典型代表: InGaAs, InAs, GaSb)。提供小的 E_g 和 m^* , 实现高效直接带隧穿 (direct BTBT)。

性能改进: 新结构设计 (提高隧穿面积)

● 概述: 除更换材料外, 改变器件的几何结构也能提升电流



“点”隧穿 电子隧穿方向 (横向) 与栅极电场方向 (纵向) **相互垂直**。隧穿仅发生在源区与沟道交界面的局部区域, 面积很小, 因而限制了 I_{ON} 。

“线”隧穿 通过结构设计, 使栅极直接覆盖在部分源区之上。电子隧穿方向 (纵向) 与栅极电场方向**平行**。

● 结论: “线”隧穿通过大幅提高隧穿面积, 在相同电压下释放更多隧穿载流子, **有效解决硅基 TFET 导通电流低的问题**。

性能改进——新结构设计 (增强栅控能力)

● 概述: 结构改进的第二条路径: 利用先进的多栅/环绕栅架构强化对隧穿结电场的控制。

结构 双栅 (DG, Double Gate)、纳米线 (NWs, GAA 全环绕栅)、包裹栅 (Wrapped gate)