


第一章 平面晶体管技术

平面晶体管结构 晶体管细分结构如下：



尺寸缩小的设计方法

平面晶体管性能增强技术

第二章 SOI MOS 器件

SOI 技术的演变

SOI 器件结构

SOI 器件特性

SOI 器件增强技术

第三章 多栅 MOS 器件

FinFET 技术的发展

FinFET 器件特性

FinFET 结构设计

围栅 MOS 器件（GAA, Gate-All-Around）

第四章 面向实际应用的器件

器件的涨落

杂质随机分布（RDD） 物理根源：离子注入与扩散在原子尺度离散随机。纳米尺度下（ $L_g < 100\text{ nm}$ ）沟道耗尽层体积分 $W \cdot L \cdot X_{dep}$ 极小，杂质原子总数 N 降至数十至数百个。

- 杂质数目统计：服从泊松分布， $\sigma_N = \sqrt{N}$ ，相对涨落 $\frac{\sigma_N}{N} = \frac{1}{\sqrt{N}}$ 。 N 越小，涨落越大，相邻器件杂质数目出现显著微观差异。

杂质数目涨落 沟道内杂质原子总数的统计起伏。
杂质位置涨落 杂质原子在耗尽层内的具体坐标随机变化。


RDD 通过掺杂浓度 N_A 的起伏映射为阈值电压 V_T 波动：

$$V_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + \frac{K(2\phi_{FP})^{\frac{1}{2}}}{C_{ox}} + 2\phi_{FP}$$

其中系数 $K \propto \sqrt{N_A}$ ，掺杂浓度的微观起伏直接传导至 V_T 。

RDD 定量影响

- 掺杂浓度相对涨落： $\frac{\sigma_{N_A}}{N_A} \approx 2.4\%$
- 沟道杂质原子数相对起伏： $\frac{\sigma_{n_a}}{n_a} \approx 2.3\%$



σ_{V_T} 对结构与工艺参数的依赖关系

栅氧化层厚度 t_{ox} $t_{ox} \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。机理： t_{ox} 增大 $\rightarrow C_{ox}$ 减小 $\rightarrow$ 栅对沟道电荷控制减弱，微观电荷起伏对 V_T 的调制放大。

器件面积 $W \times L$ $WL \downarrow$ (即 $1/\sqrt{LW} \uparrow$) $\Rightarrow \sigma_{V_T} \uparrow$ 。机理：符合面积平方根倒数定律，沟道内杂质原子绝对数越少，统计起伏越剧烈。

掺杂浓度 N $N \uparrow \Rightarrow \sigma_{V_T} \uparrow$ ($\sigma_{V_T} \propto N^{1/4}$)。机理：耗尽区电荷总量随 N 增大而增大，绝对电荷涨落总量同步上升。

RDD 第二维度：杂质空间位置随机性

控制变量 固定沟道耗尽层内杂质原子数 $\equiv 170$
现象 V_T 仍从 $\sim 0.5\text{ V}$ 至 $\sim 0.8\text{ V}$ 宽幅离散
机理 杂质靠近源漏/漏端/沟道中心，局域静电势调制权重截然不同
结论 仅控制掺杂总数无法消除 V_T 涨落，空间随机分布同等关键

RDD 对电路时序的影响

- 传导机制： V_T 涨落 $\rightarrow I_{on} \propto (V_{GS} - V_T)^\alpha$ 波动 $\rightarrow$ 负载电容充放电速度起伏 $\rightarrow$ 逻辑门延迟 5%-15% 离散。
- 受影响参数：传播延迟 t_{LH} 、 t_{HL} ，上升/下降时间 t_r 、 t_f 。

NAND/NOR 门 RDD 时序起伏仿真数据（单位：ps）

参数	t_{HL} (Nom.)	t_{HL} (σ)	t_{LH} (Nom.)	t_{LH} (σ)
NAND	1.254	0.129	0.987	0.107
NOR	0.761	0.111	1.616	0.169


NAND t_r / t_f 起伏 $\sigma_{t_r} = 0.070\text{ ps}$, $\sigma_{t_f} = 0.056\text{ ps}$ 。

NOR 特征 串联堆叠使 t_{LH} 基数与波动均大于 NAND ($\sigma = 0.169\text{ ps}$)， t_{HL} 则相反。

- 工程后果：关键路径时序不确定性 $\rightarrow$ 时钟频率受限、时序收敛困难。

逆向掺杂（减小杂质随机分布的措施）

- 核心思路：使表面处杂质掺杂浓度很低甚至不掺杂，而在一定深度处增加一层高掺杂层来抑制泄漏电流



线条边沿粗糙（LER）

- 线条边沿粗糙（LER）：栅极线条边沿的原子级不规则凹凸不平，导致沿栅宽 W 方向局域实际栅长随机变异。

理想版图 实际形貌	栅极为规则直线矩形，具有均匀栅长 L 与栅宽 W 。 光子散射效应与刻蚀离子轰击不均匀 $\rightarrow$ 边沿非陡直，SEM 下呈微观粗糙。
核心问题	随器件尺寸缩小，LER 如何演变？ $\rightarrow$ 工艺极限下的缩放规律。


- 工艺极限下 LER 的非比例缩放：经厂商实验证明：各工艺节点下 LER 绝对值基本保持在 $\sim 5\text{ nm}$ 不变。栅 LER 不能按比例缩小。随 L 持续微缩，LER 相对栅长占比急剧飙升，5 nm 级粗糙度对沟道几何产生主导性破坏，导致器件参数剧烈涨落。

LER 数学表征

方均根值 Δ (RMS)：

$$\Delta = \left(\frac{1}{n} \sum_{i=1}^n \delta_i^2 \right)^{\frac{1}{2}}$$

δ_i ：实际栅边沿与理想边沿的几何位置偏差； n ：沿线条方向采样点数目。工业界常用 3 Δ (3 倍 RMS) 表征 LER，覆盖约 99.73% 统计波动。



LER/LWR 对器件电学性能的影响

- 尺寸依赖性：参数标准差随 W 减小而显著增大。
- 电学不对称响应：LER 对 I_{on} 影响小，对 I_{off} 影响显著。机理： I_{on} 取决于沟道平均电阻（并联沟道的线性平均效应），局部栅长起伏被均值平抑； I_{off} 与栅长呈指数反比（DIBL 在短栅长处加剧），LWR 导致局部栅长极度缩短处漏电流指数激增，拉高整体 I_{off} 。

仿真数据（固定 $\sigma = 5.7\text{ nm}$ ，不同 W ）

I_{dlin} 3 σ 变异	W ：10 $\mu\text{m} \rightarrow 0.050\text{ }\mu\text{m}$ ，0.311% $\rightarrow$ 5.03%。
V_{tsat} 3 σ 变异	W ：10 $\mu\text{m} \rightarrow 0.050\text{ }\mu\text{m}$ ，1.40% $\rightarrow$ 20.0%。
I_{off} (W = 0.050 μm)	= 均值 31.08 $\rightarrow$ 60.13 nA/ μm ，3 σ 变异 141.0%。

I_{on} ($W = 0.050\text{ }\mu\text{m}$) 均值 768 $\mu\text{A}/\mu\text{m}$ 无偏移，3 σ 变异仅 4.50%。

LER 对电学参数的量化影响

- 阈值电压 V_T 起伏： σ_{V_T} 随方均根涨落 Δ 单调上升；相同 Δ 下， $L = 30\text{ nm}$ 的 σ_{V_T} 斜率远高于 $L = 50\text{ nm}$ ，表明器件缩小剧烈放大 LER 对 V_T 的扰动，并伴随 V_T 降低效应。
- 关态电流 I_{off} 起伏： $\sigma_{\log_{10} I_{off}}$ 随 Δ 增大而上升， $V_D = 1.0\text{ V}$ 时波动远大于 $V_D = 0.1\text{ V}$ 。机理：高漏压下 DIBL 加剧，LER 致局域栅长极度缩短处势垒严重下陷，局域漏电流指数激增。
- 开态电流 I_{on} 对比： $\sigma_{I_{on}}$ 虽随 Δ 上升，但斜率与幅度远小于 I_{off} ，印证 LER 对 I_{off} 影响远大于 I_{on} 。

工艺解决方案：侧墙光刻技术

- 原理：以 ALD 薄膜厚度与各向异性刻蚀的物理边界定义图形，避开传统光刻光子散射造成的边界畸变。

常规光刻	光刻分子随机溶解度变异与化学放大胶随机扩散 $\rightarrow$ 栅边缘锯齿畸变 $\rightarrow$ 不同断面 L_g 空间变异剧烈，易诱发局域漏电。 边缘由均匀薄膜沉积外延侧壁定义 $\rightarrow$ 沿栅宽方向 L_g 高度一致，消除几何畸变引入的局域沟道效应。
侧墙光刻	

栅材料的功函数变化 ● 物理机制：金属栅（HK/MG）由随机取向晶粒构成，各晶向逸出功不同 $\rightarrow$ 栅平面内功函数 ϕ_M 空间不均匀，即 WKF。由 $\phi_{MS} = \phi_M - \phi_S$ ， ϕ_M 局域波动直接传导至 V_T ，引发 σ_{V_T} 退化。

- 材料依赖性（栅面积 $(16\text{ nm})^2$ ）： $\sigma_{V_{th}}$ 由低到高：TiN (98 mV) < TaN (120 mV) < WN (157 mV) < MoN (295 mV)。晶粒尺寸与晶向各向异性决定涨落敏感度。

NMOS 与 PMOS 涨落非对称性对比

NMOS $\sigma_{V_{th}}$ 排序	RDD (43 mV) > PVE (28 mV) > WKF (24.7 mV)，沟道掺杂精度是 NMOS 一致性核心。
PMOS $\sigma_{V_{th}}$ 排序	WKF (73.6 mV) > RDD (42.2 mV) > PVE (27.6 mV)。栅极晶粒起伏是 PMOS 一致性核心。

电路级时序涨落对比

- 瞬态波形离散：200 晶体管样本仿真表明： $\sigma_{V_{th}}$ 离散引致 t_f 、 t_r 、 t_{HL} 、 t_{LH} 开关发散，输出瞬态曲线在转换沿形成明显散布带。

RDD	四项时序参数影响均衡， $\sigma \sim 0.08 - 0.13\text{ ps}$ 。
PVE	四项时序参数离散均 $< 0.10\text{ ps}$ ，整体波动最低。
WKF（核心）	对过渡时间 t_r 、 t_f 波动极小 ($< 0.07\text{ ps}$)；对传播延迟 t_{HL} 、 t_{LH} 爆炸性增强，均 $> 0.20\text{ ps}$ ，远超 RDD 与 PVE 之和。

器件的可靠性 核心定义：器件在正常工作电场与温度下，因老化 (aging) 引起微观结构不可逆物理演变，导致宏观参数随时间衰减，关注排除早期制造缺陷后的长期退化规律。

- 物理根源：宏观电流衰减直接反映老化应力下 $\Delta V_T > 0$ （阈值电压正向漂移）或 μ_{eff} （有效迁移率）严重退化等微观病变。

偏置温度不稳定性

- BTI 定义：高温且栅极承受较大偏置应力下，器件特性参数（核心为 V_{th} ）发生漂移的现象。

触发条件 高温 + 栅极大偏置电压（应力电场）。
极性分类 PBTI（正偏压）：正偏压应力，主要对应 nFET。NBTI（负偏压）：负偏压应力，主要对应 pFET。

典型 NBTI 偏置状态 pFET (n-well 上， p^+ 源漏)：源/漏/n-well/p-衬底接地，栅极施加负压 V 。
核心电学特征 应力阶段参数持续退化，恢复阶段出现松弛回漂。

第五章 存储器

存储器概述 存储层次结构源于单一介质无法兼顾高速与高密度，故引入金字塔型层次。从顶端到底端：速度递减、容量递增、每比特成本递减。

Processing Memory SCM	访问时间 $\sim 1\text{ ns}$ ，基准 (Size: 1x, Latency: 1x)，DRAM/NVDIMM 延迟 $\sim 10\text{ ns}$ (Size: 10x, Latency: 100x)，介于 DRAM 与 SSD 间 (Size: 100x, Latency: 1,000x)，填补主存与外存性能鸿沟。
Storage	SSD 延迟 $\sim 100,000\text{ x}$ ；HDD $\sim 10\text{ ms}$ (Latency: 10,000,000x)。

主存与外存间存在数个数量级的延迟断层，此即驱动 SCM 及新型非易失性存储器（RRAM、MRAM 等）发展的根本原因。
存储器分类基于物理特性（易失性/非易失性）和工作原理：

挥发随机存储器 断电数据消失，随机地址读写，位于层金字塔上部。（DRAM, SRAM）
非挥发存储器（Flash）断电不丢失，ROM $\rightarrow$ PROM $\rightarrow$ EPROM $\rightarrow$ E²PROM $\rightarrow$ Flash (SSD 主力)，撰写速度慢。

结合 RAM 高速与 ROM 非易失性，SCM 层候选：CTM、FeRAM、MRAM、PRAM、RRAM。


发展脉络：ROM $\rightarrow$ PROM $\rightarrow$ EPROM $\rightarrow$ E²PROM $\rightarrow$ Flash

维度	DRAM	SRAM	Flash
晶体管数	1T+1C	6T	1T
Cell Size	6-12 F^2	50-80 F^2	—
读/写时间	50ns	8ns / 8ns	1us / 1-100ms
耐久性	∞	∞	$> 10^5$
缩放瓶颈	电容保持	漏电	EOT

新型非易失存储器横向对比：

维度	FeRAM	MRAM	PRAM	RRAM
非易失性	0	0	0	0
晶体管数	1T	1T	1T	0~1T
擦写时间	—	—	—	10ns/30ns
读时间	—	—	—	20ns
Cell Size	—	—	—	4 F^2
Endurance	—	∞	—	$\sim 10^9$

RRAM 优势：擦写电压/功耗低，速度接近 SRAM/DRAM，4 F^2 极限缩放（受限于光刻），CMOS 兼容性好（BEOL），局限：Endurance $\sim 10^9$ 劣于 MRAM (∞) 和 DRAM。



挥发性存储器

DRAM 1T1C 结构

