

第一章 平面晶体管技术

平面晶体管结构 MOSFET 晶体管结构如下：

现代标准MOSFET结构	源漏重叠杂区	最外侧高浓度掺杂区， 实现优质欧姆接触 ，提升载流子注入/引出效率。
源漏扩展区	HDD 与沟道间的浅结中等掺杂区， 缓解高场效应 ，抑制载流子注入，保障导通连续性。	
表面沟道	栅极垂直电场调控下形成的反型层区域。	
轻掺杂阱隔离	阱区/衬底轻掺杂，可以增强垂直电场控制。	
栅电极、介质	共同构成 MOS 电容，栅极功函数与沟道掺杂调节器件阈值电压 (V_{th})。	
侧墙	栅极两侧侧绝缘结构，实现源漏注入的自对准掩膜。 分隔扩展区与重叠杂区，抑制杂质扩散，控制短沟道效应。	

平面 MOSFET 的特征尺寸	器件层面
特征尺寸： 电学引出的栅电极中心距的一半：$\frac{1}{2}CPP$。 几何限制：	$CPP > l_g + l_{sp} + l_{cnt}$

l_g ：栅长； l_{sp} ：侧墙宽度； l_{cnt} ：源漏接触孔宽度。

工艺与互连层面

- 特征尺寸：** 第一层金属半节距： $\frac{1}{2} \times$ 相邻导线中心距。传统 ITRS 以此命名技术节点（如 90nm、65nm）。
- via0：** 第 0 层通孔（接触层与 metal1 间互连），集成度特征尺寸还受层间对准和通孔工艺制约。

MOSFET 工作原理	$V_{GS} < V_T$ (截止)	源漏之间被衬底隔离，无导电沟道， $I_D = 0$ 。
	$V_{GS} > V_T$ (导通)	沟道表面形成强反型，形成沟道， V_{DS} 驱动电子产生 I_D 。

- 阈值电压 V_T ：** 使栅下硅表面开始强反型时的栅电压。表面**少数浓度 $\geq$ 体内平衡多子浓度**时，称为表面发生了强反型。
- 平带电压 V_{FB} ：** 使半导体体内**无能带弯曲**的栅压（表面势 $\phi_S = 0$ ）。
- 控制规律：** 恒定 V_{DS} 下， $V_{GS} \uparrow \rightarrow$ 沟道电子 $\uparrow \rightarrow$ 沟道电阻 $\downarrow \rightarrow I_D \uparrow$ 。

N 沟道增强型	$V_T > 0$ ，常关， $V_{GS} > V_T$ 开启
N 沟道耗尽型	$V_T < 0$ ，常开， $V_{GS} < V_T$ 截止
P 沟道增强型	$V_T < 0$ ，常关， $V_{GS} < V_T$ 开启
P 沟道耗尽型	$V_T > 0$ ，常开， $V_{GS} > V_T$ 截止

MOS 结构阈值电压	以下推导以 P 衬底 MOSFET 为例（公式记忆也以 NMOS 为主）。
-------------------	---------------------------------------

$V_G=0$	理想 MOS 能带结构
	理想条件 $\phi_{MS} = 0, Q_{ox} = 0$ $V_G = 0$ 时 全系统能带水平无弯曲（默认为平带状态）
$V_G=0$	ϕ_{FP}（P 型衬底费米势）：$\phi_{FP} = \frac{1}{q}(E_i - E_F) = \frac{kT}{q} \ln \frac{N_A}{n_i}$ 意义： E_F 偏离 E_i 的电势差。
$V_G=0$	实际 MOS 能带结构 ($V_G = 0$)
	实际参数 $\phi_{MS} < 0, Q_{ox} > 0$ (材料差异/工艺缺陷所致) 能带特征 半导体表面能带向下弯曲， $\phi_s > 0$
$V_G=0$	表面势 ϕ_s： 硅表面到体内平衡处的电势差，$q\phi_s =$ 能带弯曲量。能带向下弯曲 $\rightarrow \phi_s > 0$（表面电势高于体内）。 平带电压： 实际 MOS 在 $V_G = 0$ 时能带已弯曲，需外加电压恢复平带，由此定义平带电压。

V_{FB} 定义式	$V_{FB} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}}$
MOS 结构阈值电压公式	
对于 NMOS：	

$$V_T = V_{FB} + V_{ox} + 2\phi_{FP} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} - \frac{Q_S}{C_{ox}} + 2\phi_{FP}$$

MOS 结构的阈值电压为	
$V_T = \phi_{MS} - \frac{Q_{OX}}{C_{OX}} + K(2\phi_{FP})^{\frac{1}{2}} + 2\phi_{FP} = \phi_{MS} - \frac{Q_{OX}}{C_{OX}} + K(\phi_S)^{\frac{1}{2}} + 2\phi_{FP}$	
式中， $K = \frac{(2qN_A\epsilon_s)^{\frac{1}{2}}}{C_{OX}}$ ，称为 体因子 ，仅由工艺参数（衬底掺杂浓度 N_A 、氧化层电容 C_{ox} ）决定，与外加电势无关。	
MOSFET 阈值电压 MOSFET（四端）与 MOS 结构（三端）的边界条件有区别：	

	栅极有效驱动电压修正： 栅-衬电压由 V_G 变为 $V_G - V_B$。 强反型临界 ϕ_s 修正： 源/漏及反型层与衬底间 PN 结承受反向电压 $V_S - V_B$，使强反型更难。ϕ_s 阈值由 $2\phi_{FP}$ 增大为：
	$\phi_s = 2\phi_{FP} + V_S - V_B$

将 $\phi_s = 2\phi_{FP} + V_S - V_B$ 代入传统氧化层压降公式中，得到：

$$-\frac{Q_S}{C_{ox}} = \frac{(2qN_A\epsilon_s)^{\frac{1}{2}}}{C_{ox}}(2\phi_{FP} + V_S - V_B)^{\frac{1}{2}} = K(2\phi_{FP} + V_S - V_B)^{\frac{1}{2}}$$

阈值电压影响因素	栅氧化层厚度 T_{ox}
工艺参数化统一公式：	
$V_T = \phi_{MS} - \frac{T_{ox}}{\epsilon_{ox}}Q_{ox} - \frac{T_{ox}}{\epsilon_{ox}}Q_{AD} + 2\phi_{FB}$	

从公式可见， T_{ox} 越薄 ，电荷引起的 阈值电压漂移量就越大 。	
T_{ox} 的工艺演进数值：	
早期 MOSFET	约 150 nm
目前高性能 MOSFET	可达 10 nm 以下

衬底费米势 ϕ_{FB}	
NP 沟道电学符号区分：	

$$\phi_{FB} = \begin{cases} \phi_{FP} = \frac{kT}{q} \ln \frac{N_A}{n_i} > 0 & (\text{N 沟道}) \\ \phi_{FN} = -\frac{kT}{q} \ln \frac{N_D}{n_i} < 0 & (\text{P 沟道}) \end{cases}$$

ϕ_{FB} 与衬底掺杂浓度 (N_A 或 N_D) 呈对数 (ln) 关系，因此 掺杂浓度对其影响不大 。	
功函数差 ϕ_{MS}	
物理决定因素：功函数差 ϕ_{MS} 仅与金属种类、半导体种类以及掺杂浓度相关。	
Al-Si 材料，当 $N = 10^{15} \text{ cm}^{-3}$ 时，	

$$\phi_{MS} = \begin{cases} -0.9 \text{ V} & (\text{N 沟}) \\ -0.3 \text{ V} & (\text{P 沟}) \end{cases}$$

耗尽区空间电荷 Q_{AD}	
N 沟道 (NMOS)：	

$$Q_A = -qN_A x_d = -(4qN_A\epsilon_s\phi_{FP})^{\frac{1}{2}} < 0$$

$$Q_{AD} \propto N_A^{\frac{1}{2}}$$

氧化层电荷 Q_{ox}	
Q_{ox} 与 制造工艺及晶向 密切相关。为了减小界面态和氧化层缺陷电荷，MOSFET 一般采用（100）晶面。	
调控阈值电压主要手段	
1. 改变衬底或沟道掺杂浓度 N 2. 改变栅氧化层厚度 T_{ox}	
衬底偏置效应（体效应）	
体效应定义：阈值电压 V_T 随衬源电压 V_{BS} 的变化而变化的现象，即前文所述 MOSFET 的阈值电压公式。	
体效应漂移方向	
当 $ V_{BS} $ 增大时：N 阈值电压向正方向变化（ V_T 变大，器件更难开启）。	
体因子 K：	

反映体效应的强弱。	
氧化层厚度 T_{ox}	T_{ox} 越厚 $\rightarrow C_{ox}$ 越小 $\rightarrow K$ 越大。
衬底掺杂浓度 N	N 越高 $\rightarrow K$ 越大。

- 结论： T_{ox} **越厚**、**掺杂浓度 N 越高**，**衬底偏置效应（体效应）就越严重**，阈值电压受衬底电压的影响漂移得越剧烈。

离子注入（非重点，了解即可）

- 基本概念：通过离子注入改变沟道掺杂浓度，从而调整阈值电压 V_T 。工艺上常将杂质分布简化为**阶梯形分布**。
- 关键参数：
 - N_I ：新增杂质浓度， $N_A' = N_A + N_I$ ；
 - $Q_I = -qN_I R$ ：注入区新增电离杂质电荷面密度。
- 调整效果：注入同类型杂质 ($N_I > 0$) $\rightarrow V_T$ 增大；注入反类型杂质 ($N_I < 0$) $\rightarrow V_T$ 减小。

MOSFET 直流电流电压方程	
NMOS	PMOS
饱和漏压	饱和漏压
线性区	线性区
饱和区	饱和区
线性跨导	线性跨导
饱和跨导	饱和跨导

亚阈值区：

$$I_{Dsub} = \frac{Z}{L} \mu_p C_D(\phi_S) \left(\frac{kT}{q} \right)^2 \exp \left[\frac{q}{kT} \left(\frac{V_{GS} - V_T}{n} \right) \right] \cdot \left[1 - \exp \left(-\frac{qV_{DS}}{kT} \right) \right]$$

MOSFET 的亚阈区特性	
亚阈区摆幅 S 的定义：亚阈区转移特性斜率的倒数：	

$$S \equiv \frac{dV_{GS}}{d(\lg I_{Dsub})} = \ln(10) \frac{n kT}{q} = \ln(10) \left[1 + \frac{C_D(\phi_s)}{C_{ox}} \right] \frac{kT}{q}$$

其中 $C_D(\phi_s)$ ：耗尽层电容； C_{ox} ：栅氧化层电容； $n = 1 + \frac{C_D}{C_{ox}}$ ：理想因子。	
物理意义：使 I_{Dsub} 扩大 10 倍（一个数量级）所需的 V_{GS} 增量。 开关性能要求与工艺减小措施：要求 S 尽量小（切越快、关断漏电小）： - 降低 $C_D(\phi_s)$：降低衬底掺杂浓度 N_A ($N_A \downarrow \rightarrow C_D \downarrow$) - 增大 C_{ox}：减小栅氧化层厚度 T_{ox} ($T_{ox} \downarrow \rightarrow C_{ox} \uparrow$)	
MOSFET 阈值电压测量	方法 1 ——联立方程法：

1. 饱和区电流基本方程 方法 1 建立在晶体管饱和区漏极电流方程的基础之上：	
$I_{Dsat} = \frac{\beta}{2} (V_{GS} - V_T)^2$	

式中 β 为导电系数。	
2. 测量与求解过程 （核心应试理解） 测试动作：在饱和区内，人为改变栅压，分别测量两组不同的数据对：(V_{GS1}, I_{Dsat1}) 和 (V_{GS2}, I_{Dsat2})。联立方程组：	

$$\begin{cases} I_{Dsat1} = \frac{\beta}{2} (V_{GS1} - V_T)^2 \\ I_{Dsat2} = \frac{\beta}{2} (V_{GS2} - V_T)^2 \end{cases}$$

求解结果：将测得的电压和电流作为已知数代入上式，通过代数消元，即可唯一解出工艺参数 β 和阈值电压 V_T 。

方法 2 ——1 μA 法：	
	- 定义：将漏极电流达到某一规定值 I_{DT} 时的栅源电压 V_{GS} 直接定义为阈值电压 V_T。 - 标准取值：在实际工程和早期工艺中，通常将该规定电流 I_{DT} 定为 $1 \mu A$。
2. 优缺点对比	
优点：此方法不需要进行复杂的方程求解或作图拟合，简单易行，早期较多采用。 缺点（核心漏洞）：误差较大。	

原因分析：直线的斜率满足：斜率 $= \sqrt{\frac{\beta}{2}} = \sqrt{\frac{Z\mu_n C_{ox}}{2L}}$ （式中 Z 为沟道宽度， L 为沟道长度， $\frac{Z}{L}$ 为宽长比）。

从图可见，在**电流极小的弱反型区到强反型区过渡段**，**电流偏离了完美的直线**。对于两个除宽长比 $\frac{Z}{L}$ 不同、其余特性完全相同的 MOSFET，由于其饱和区电流基数不同，当强行指定 $I_{DT} = 1 \mu A$ 时，在横轴上读出的 V_T 值会产生人为的偏差，无法真实反映相同的物理阈值。

MOSFET 小信号参数	跨导 g_m
数学定义：	$g_m \equiv \left. \frac{\partial I_D}{\partial V_{GS}} \right _{V_{DS}}$

非饱和区跨导： 原始电流方程：$I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]$ 对 V_{GS} 求偏导：	$g_m = \beta V_{DS}$
--	----------------------

饱和区跨导： 原始电流方程：$I_{Dsat} = \frac{1}{2}\beta(V_{GS} - V_T)^2$ 对 V_{GS} 求偏导：	$g_{ms} = \beta(V_{GS} - V_T) = \beta V_{Dsat}$
---	---

- 提高饱和区跨导 g_{ms} 的途径：
 - 器件工艺角度**（提高 β ）：增大宽长比 $\frac{Z}{L}$ ；提高迁移率 μ （改进沟道材料）；减小 T_{ox} （增大 C_{ox} ）。
 - 电路设计角度**：提高 V_{GS} （增大过驱动电压）。

频率特性	
截止频率 f_T： 器件电流增益为 1 时的频率	
$f_T = f \left \frac{I_d}{I_i} \right _{=1} = \frac{g_m}{2\pi(C_{gsT} + C_M)} = \frac{g_m}{2\pi C_G}$	

饱和区截止频率：	
$f_T = \frac{\mu_n(V_{GS} - V_T)}{2\pi L^2}$	

短沟道效应	窄沟道效应

沟道缩短使源/漏**耗尽区占比增大**，有效沟道变短、 V_T 下降（阈值滚落）；横向电场增强迁移率退化、速度饱和及 DIBL 效应，亚阈值斜率变差、漏电流增大，开关特性退化。

W 缩小使沟道边缘耗尽区占比增大，有效沟道宽度减小、 V_T 升高（阈值反向滚落），边缘电场致迁移率退化、驱动电流下降，开关特性退化。

尺寸缩小的设计方法	按比例缩小规则总结		
参数	CE 规则	CV 规则	QCE 规则
器件尺寸	$1/\alpha$	$1/\alpha$	$1/\alpha$
电压	$1/\alpha$	1	ε/α
掺杂浓度	α	α^2	$\varepsilon\alpha$
耗尽层宽度	$1/\alpha$	$1/\alpha$	$1/\alpha$
阈值电压	$1/\alpha$	1	ε/α
电流	$1/\alpha$	α	ε^2/α
负载电容	$1/\alpha$	$1/\alpha$	$1/\alpha$
电场强度	1	α	ε
电路门延迟	$1/\alpha$	$1/\alpha^2$	$1/(\varepsilon\alpha)$
功耗	$1/\alpha^2$	α^2	ε^3/α^2
功耗密度	1	α^3	ε^3
功耗延迟积	$1/\alpha^3$	$1/\alpha$	ε^2/α^3

其中 ε 为介电常数。

CE 规则	CV 规则		
优点:	优点:		
速度	延迟时间 $t_d' = t_d/\alpha$ ，速度提高 α 倍。	集成密度	提高 α^2 倍。
功耗	功耗 $P_D' = P_D/\alpha^2$ ，降低 α^2 倍。	电路速度	速度提高 α^2 倍 (比 CE 规则更快)。
缺陷:		接口兼容性	系统电源电压不变，方便与外围电路直接互连。
噪声容限	V_{DD} 按比例减小，噪声容限下降。	缺陷:	
亚阈值漏电流	V_T 减小，漏电流大小指数项上升，关态漏电流增大（静态功耗增大）。	电路功耗剧增	单个器件功耗增大 α 倍。
接口不兼容	电压减小导致与外部常规标准电压接口不兼容。	内部电场增强	电压不变而距离减小，电场强度增强 α 倍，易导致击穿等可靠性问题。

平面晶体管性能增强技术

栅工程技术 (HK 材料) **HK 的必要性**

漏电因素 T_{ox} 持续减小，栅极漏电流在 **45nm** 以下呈指数级剧升，超薄介质引发的直接隧道击穿。

计算公式：

$$t_{ox} = \frac{\varepsilon_{ox} S_{gate}}{C_{ox}}$$

$$EOT = \frac{\varepsilon_{SiO_2}}{\varepsilon_{ox}} t_{ox}$$

各项参数物理意义	
t_{ox}	替代介质的实际物理厚度。
ε_{ox}	替代介质的介电常数。
ε_{SiO_2}	二氧化硅的介电常数（定值，约为 3.9）。
EOT	等效氧化层厚度，即把高 K 介质的电学电容折算成等效二氧化硅介质时的物理厚度。
HK 选择标准	
介电常数	要大
热稳定性	要高
界面态密度	要低
与栅材料兼容性	要好
沉积工艺	便于沉积，均匀性好
三种材料介电常数 ε 对比	
材料	ε 值
SiO ₂	≈ 3.9
Al ₂ O ₃	≈ 9
HfO ₂	≈ 25

定量实例与最终结论
● 厚度等效实例：达到相同 $EOT = 3nm$ ：SiO₂ 仅能做 3nm，Al₂O₃ 可做 6.9nm，HfO₂ 物理厚度可放大至 19.2nm。
● 结论：铪基（Hf 基）材料能够满足当前对栅介质的要求。

采用 HK 的问题

粗糙界面散射 高 K 介质与硅衬底间形成粗糙界面，造成严重载流子散射，迁移率 μ 降低。
远端声子散射 高 K 介质内部偶极子振动传递至沟道硅原子，形成声子散射，降低工作速度。
费米能级钉扎 Hf 原子与多晶硅栅 Si 原子反应形成 Hf-Si 键，引入缺陷中心。**高密度缺陷使多晶硅钝函数无法通过掺杂调控。**

HKMG 解决方案	
金属栅（代替多晶硅）	消除 Hf-Si 键形成，改善费米能级钉扎，恢复 V_{th} 调控；高电子密度，彻底解决多晶硅栅耗尽。
SiON 缓冲层	改善界面粗糙度，减轻粗糙界面散射，恢复载流子迁移率。
载流子增强技术（应变硅技术）	源漏区嵌入 SiC 应变技术
适用对象	NMOS
工艺手段	外延生长技术在源漏区挖槽并嵌入 SiC 材料。
应力类型	对沟道产生张应力。
电学本质	张应力降低电子电导有效质量 m^* ，由 $\mu = \frac{q\tau}{m^*}$ 得 μ 提高， 提升 NMOS 饱和驱动电流与工作速度。

源漏区嵌入 SiGe 应变技术	
适用对象	PMOS
工艺手段	通过外延生长技术在 PMOS 的源漏区嵌入 SiGe 材料。
应力类型	对沟道产生单轴压应力。
电学本质	降低空穴的电导有效质量 m_h^* ，由 $\mu_h = \frac{q\tau}{m_h^*}$ 得 μ_h 提高， 提升 PMOS 驱动电流与工作速度。
第一章 PPT 整理完毕	
作业习题整理	
[T1] 某铝栅 N 沟道 MOSFET 的衬底掺杂浓度为 $N_A = 1 \times 10^{15} \text{ cm}^{-3}$，栅 SiO₂ 氧化层厚度为 120 nm，栅氧化层中有效电荷面密度为 $3 \times 10^{11} \text{ cm}^{-2}$，试确定该器件为耗尽型还是增强型，并计算 V_T	

解题思路：根据 MOSFET 阈值电压公式，依次计算功函数差 ϕ_{MS} 、氧化层固定电荷项 Q_{OX}/C_{OX} 、体效应系数 K 及衬底费米势 ϕ_{FP} ，代入求得 V_T 并依据其正负判断器件类型。

解题过程：

阈值电压公式为：

$$V_T = \phi_{MS} - \frac{Q_{OX}}{C_{OX}} + K\sqrt{2\phi_{FP}} + 2\phi_{FP}, \quad K = \frac{\sqrt{2qN_A\varepsilon_s}}{C_{OX}}$$

1. 功函数差 ϕ_{MS}
Al-Si 材料, 当 $N_A = 10^{15} \text{ cm}^{-3}$ (N 沟) 时:

$$\phi_{MS} = -0.9 \text{ V}$$

2. 氧化层参数

$$Q_{ox} = 3 \times 10^{15} \times 1.6 \times 10^{-19} = 4.8 \times 10^{-4} \text{ C/m}^2$$

$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.9 \times 8.85 \times 10^{-12}}{120 \times 10^{-9}} = 2.88 \times 10^{-4} \text{ F/m}^2$$

3. 衬底费米势 ϕ_{FP}

$$\phi_{FP} = \frac{kT}{q} \ln \frac{N_A}{n_i} = 0.026 \times \ln \frac{10^{21}}{1.5 \times 10^{16}} \approx 0.288 \text{ V}$$

4. 体效应系数 K

$$K = \frac{\sqrt{2 \times 1.6 \times 10^{-19} \times 10^{21} \times 11.5 \times 8.85 \times 10^{-12}}}{2.88 \times 10^{-4}} \approx 0.828 \text{ V}^{1/2}$$

5. 计算 V_T 并判断类型

$$V_T = -0.9 - \frac{4.8 \times 10^{-4}}{2.88 \times 10^{-4}} + 0.828 \times \sqrt{2 \times 0.288} + 2 \times 0.288$$

$$V_T = -0.9 - 1.67 + 0.476 + 0.576 \approx -1.518 \text{ V}$$

由于 $V_T < 0$ ，该器件为耗尽型。

[T2] 某 N 沟道 MOSFET 的 $V_T = 1\text{V}$，$\mu_n = 500\text{cm}^2\text{V}^{-1}\text{s}^{-1}$，$\text{SiO}_2$ 氧化层厚度为 80nm，$W/L = 100$，求当 $V_{GS} = 6\text{V}$ 时，V_{DS} 分别为 2、4、6、8、10V 时的漏极电流。
--

解题思路

首先计算氧化层电容 C_{ox} 与增强因子 β ,进而得到过驱动电压 $V_{GS}-V_T$.,根据 V_{DS} 与 $V_{GS}-V_T$ 的大小关系判断工作区:当 $V_{DS} \leq V_{GS}-V_T$ 时器件处于线性区,使用线性区电流公式计算 I_D ;当 $V_{DS} > V_{GS}-V_T$ 时器件进入饱和区，漏极电流达到饱和值 I_{Dsat} ，与 V_{DS} 无关。

解题过程

1. 计算 C_{ox} 与 β

$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.9 \times 8.85 \times 10^{-12}}{80 \times 10^{-9}} = 4.31 \times 10^{-4} \text{ F/m}^2$$

$$\beta = \frac{W}{L} \mu C_{ox} = 100 \times 500 \times 10^{-4} \times 4.31 \times 10^{-4} = 2.16 \times 10^{-3}$$

2. 过驱动电压

$$V_{GS} - V_T = 6\text{V} - 1\text{V} = 5\text{V}$$

3. 线性区电流 ($V_{DS} = 2\text{V}, 4\text{V}$)

线性区公式：

$$I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]$$

当 $V_{DS} = 2\text{V}$ ：

$$I_D = 2.16 \times 10^{-3} \times [5 \times 2 - 0.5 \times 4] = 17.28 \text{ mA}$$

当 $V_{DS} = 4\text{V}$ ：

$$I_D = 2.16 \times 10^{-3} \times [5 \times 4 - 0.5 \times 16] = 25.92 \text{ mA}$$

4. 饱和区电流 ($V_{DS} = 6\text{V}, 8\text{V}, 10\text{V}$)

饱和区公式：

$$I_{Dsat} = \frac{1}{2}\beta(V_{GS} - V_T)^2$$

当 $V_{DS} > 5\text{V}$ 时，器件进入饱和区，电流恒定为：

$$I_D = 0.5 \times 2.16 \times 10^{-3} \times 25 = 27 \text{ mA}$$

[T3] 某 N 沟道 MOSFET 的 $N_A = 1 \times 10^{15}\text{cm}^{-3}$，栅 SiO_2 氧化层厚度为 150nm，$\mu_n = 500\text{cm}^2\text{V}^{-1}\text{s}^{-1}$，$L = 4\mu\text{m}$，$W = 100\mu\text{m}$，$V_T = 0.5\text{V}$，计算 $V_{GS} = 4\text{V}$ 时的跨导 g_m 和截止频率 f_T

解题思路：基于饱和区模型，先计算工艺跨导参数 β ，再代入跨导公式 $g_{ms} = \beta(V_{GS} - V_T)$ 求得 g_m ；截止频率 f_T 由饱和区特征频率公式 $f_T = \mu_n(V_{GS} - V_T)/(2\pi L^2)$ 直接计算。

1. 计算工艺跨导参数 β

$$\beta = \frac{W}{L} \mu_n C_{ox} = 25 \times 500 \times 10^{-4} \times \frac{3.9 \times 8.85 \times 10^{-12}}{150 \times 10^{-9}} = 2.87 \times 10^{-4} \text{ A/V}^2$$

2. 计算饱和区跨导 g_m

$$g_{ms} = \beta(V_{GS} - V_T) = 2.87 \times 10^{-4} \times 3.5 \approx 1.0 \times 10^{-3} \text{ S}$$

3. 计算截止频率 f_T

$$f_T = \frac{\mu_n(V_{GS} - V_T)}{2\pi L^2} = \frac{500 \times 10^{-4} \times 3.5}{2\pi \times (4 \times 10^{-6})^2} = 1.74 \times 10^9 \text{ Hz}$$

[T4] 试计算题 3 中器件在工作电压为 5V 时，分别按 CV 和 CE 规则缩小 0.7 倍时 ($1/\alpha = 0.7$)，对应的 V_T、I_D、t_d、动态功耗的值

解题思路：根据恒定电场 (CE) 与恒定电压 (CV) 两种缩放规则，分别对阈值电压 V_T 、漏极电流 I_D 、延迟时间 t_d 及动态功耗 P_d 进行缩放计算。CE 规则下，电压与尺寸同比缩小 $1/\alpha$ ，电流与功耗按 $1/\alpha$ 缩放；CV 规则下，电压保持不变，电流与功耗按 α 放大，延迟按 $1/\alpha^2$ 缩小。

CV 缩放规则 ($\alpha = 1.43$)

$$V_T = 0.5 \text{ V}$$

$$I_D = 1.76 \text{ mA} \times 1.43 = 2.52 \text{ mA}$$

$$t_d = 2.61 \times 10^{-10} \text{ s} \times 0.7 \times 0.7 = 1.28 \times 10^{-10} \text{ s}$$

$$P_d = 8.81 \times 10^{-3} \text{ W} \times 1.43 = 1.26 \times 10^{-2} \text{ W}$$

CE 缩放规则 ($\alpha = 1.43$)

$$V_T = 0.5 \text{ V} \times 0.7 = 0.35 \text{ V}$$

$$I_D = 1.76 \text{ mA} \times 0.7 = 1.23 \text{ mA}$$

$$t_d = 2.61 \times 10^{-10} \text{ s} \times 0.7 = 1.83 \times 10^{-10} \text{ s}$$

$$P_d = 8.81 \times 10^{-3} \text{ W} \times 0.7 \times 0.7 = 4.32 \times 10^{-3} \text{ W}$$

[T5] 已知某技术代的等效 EOT 为 1.7nm，试计算分别采用 HfO_2 和 Al_2O_3 作为栅介质材料的厚度
--

解题思路：利用等效氧化层厚度 (EOT) 定义式，将目标介质的物理厚度表示为 EOT 与相对介电常数之比的函数，代入已知参数求解。
已知 SiO_2 相对介电常数 $\varepsilon_{\text{SiO}_2} = 3.9$ ， HfO_2 相对介电常数 $\varepsilon_{\text{HfO}_2} = 25$ ， Al_2O_3 相对介电常数 $\varepsilon_{\text{Al}_2\text{O}_3} = 9$ ，目标 $EOT = 1.7 \text{ nm}$ 。

由 EOT 定义：

$$EOT = \frac{\varepsilon_{\text{SiO}_2}}{\varepsilon_{ox}} t_{ox} \implies t_{ox} = \frac{\varepsilon_{ox}}{\varepsilon_{\text{SiO}_2}} EOT$$

分别计算两种介质厚度：

$$t_{\text{HfO}_2} = \frac{\varepsilon_{\text{HfO}_2}}{\varepsilon_{\text{SiO}_2}} EOT = \frac{25 \times 1.7}{3.9} \approx 10.9 \text{ nm}$$

$$t_{\text{Al}_2\text{O}_3} = \frac{\varepsilon_{\text{Al}_2\text{O}_3}}{\varepsilon_{\text{SiO}_2}} EOT = \frac{9 \times 1.7}{3.9} \approx 3.9 \text{ nm}$$


第二章 SOI MOS 器件

SOI 技术的演变

概述	SOI 核心定义
SOI 即 Silicon-on-insulator （绝缘体上硅）。即在 沟道与衬底之间引入绝缘层进行电学隔离 。	
三层物理结构	
表面硅薄层（顶层硅）	用于制作器件的源（S）、漏（D）和沟道。
埋层氧化物（BOX）	通常为 SiO ₂ ，起到关键的电学绝缘隔离作用。
硅衬底	位于最底层，主要起 机械支撑 作用。
● 技术演变 ：SOI 并非一步到位，其前身是早期的 SOS （蓝宝石上硅）技术。	

SOI 器件的电学优势	
成本低	与体硅为同平台技术，可以节约制造成本。
强抗辐射	绝缘衬底 阻断高能粒子在衬底中的电荷收集路径 ，有效抑制单粒子效应。
低寄生电容	消除漏/源与衬底间 pn 结面积， 寄生电容大幅降低 ，提升频率、降低功耗。
提高电路性能	寄生效应减小直接带来 芯片速度的整体提高 。
消除门锁效应	体硅中寄生晶间管导致门锁；SOI 介质完全隔离各器件，切断寄生路径，彻底消除。
SOI 器件的缺陷	
浮体效应	没有零电位参考面，对 AC 特性影响较为复杂，需要精确模型。
背面界面缺陷	衬底技术引入背面界面缺陷，导致载流子散射、俘获、泄漏。
Scaling 挑战	需要极薄的硅膜厚度，会引起相当的器件波动。
自热效应	绝缘层不利于热耗散，造成器件电流退化。




现代 SOI 晶圆制造	业界方法是利用 嵌入或者键合 的方法形成 埋层氧化物隔离 顶层硅薄膜层和硅衬底
难点	非晶态 SiO₂ 表面无法直接外延生长 单晶硅 。
解决思路	不直接生长，只能利用嵌入或键合方法，在 结构内部形成埋层氧化物（BOX） ，以此行隔离高层单晶硅薄膜和硅衬底。
主流 SOI 制造技术	
SIMOX（注入氧分离）	高剂量氧离子注入硅中 ，高温退火在内部形成 SiO ₂ 层。
BESOI（键合回性）	两片氧化后的硅片表面键合 ，再从 背面回蚀 减薄其中一片至所需薄膜厚度。
Smart-Cut（智能剪切）	利用氢离子注入在硅片内部形成损伤带，键合后通过热/机械剥离精准切断。

SIMOX 技术	
O⁺	
	
物理原理	利用离子注入技术，将高剂量的氧离子（O ⁺ ）强行注入到单晶硅晶圆内部，在 特定深度通过化学反应形成 SiO₂ 埋层 ，以此将顶层单晶硅薄膜与底部硅衬底在电学上彻底隔离。
工艺优势：	
工艺简单	属于单片加工流程，不需要复杂的键合与减薄工序。
硅膜质量好	顶层单晶硅直接继承原硅片的晶格结构。
产能高	适合批量离子注入生产。
技术局限性：	不能制备超薄 SOI 硅膜。

BESOI 技术	
基本原理与缺点	
物理原理	通过键合技术把两片标准硅晶圆紧密键合在一起， 晶圆之间预先通过热氧化形成的 SiO₂ 层作为埋层氧化物（BOX） 。键合完成后，再利用回蚀技术把其中一侧晶圆的厚度削减到目标厚度，形成 SOI 晶圆。
● 技术局限性：	均匀性差，薄膜难制备 。通过机械或化学减薄（回蚀）大面积晶圆很难精准控制残留厚度，导致表面顶层硅的厚度均匀性极差。
● 技术演进：	BESOI 不适合制取超薄顶层硅。为克服这一缺陷，由 BESOI 衍生出了目前最主流的 Smart-Cut 技术。
Smart-Cut 技术	
核心优势	克服 SIMOX 和 BESOI 无法做到超薄、高均匀性顶层硅的缺陷，是 当前商业化最主流的 SOI 制造技术 。

SOI 器件结构

SOI 器件分类 以沟道最大耗尽区宽度 X_d 与沟道下面硅膜的厚度 T_{si} 的相对大小关系分类。

		
(a)	(b)	(c)
体硅器件	部分耗尽器件	全耗尽器件
种类	定量边界条件	体区状态
部分耗尽 PD SOI	$T_{si} > 2X_d$	体区未完全耗尽，存在中性区
全耗尽 FD SOI	$T_{si} < X_d$	体区完全耗尽，无中性区
PD SOI		

	定义 耗尽区分布 器件缺陷	$T_{si} > 2X_d$ ，称为 薄膜器件 。 栅氧化层下方 正界面 与埋氧化层上方 背界面 各存在一个耗尽区， 两耗尽区互不重合 ，正/背耗尽区之间存在一个 中性区 。 浮体效应、翘曲效应、寄生双极管效应、自热效应。
浮体效应（FBE）	PD-SOI 器件中，夹在中间的中性 体区 （阱区） 无连接固定电压电极 。由于它四周被栅氧化层、源漏结和底部 BOX 完全包围隔离，该中性体区在电学上处于 悬空状态 。	
翘曲效应	高 V_D 下漏端碰撞电离产生电子-空穴对，空穴积聚于浮体 → 体电位升高 → V_T 下降 → I_D 突增， I_D - V_D 曲线出现 台阶式突起 。	
寄生双极晶体管效应	碰撞电离产生的空穴在浮体区积累 → 体电位抬高 → 寄生 n - p - n BJT 导通 → 正反馈导致 Snapback 击穿。	
自热效应	埋层氧化物（BOX，SiO ₂ ）提供电学隔离的同时也造成 热隔离 。沟道大电流产生焦耳热 → 热量无法经底部 BOX 层有效耗散 → 顶层硅薄膜内热量堆积 。	

体接触	● 体接触 ：把阱体区连出去接到一个固定电位上，从而控制体电势的变化，抑制浮体效应。
T 型栅	
	
结构特征	PD-SOI 器件栅极版图几何形状为字母“T”型，体接触区（ p^+ 区）仅设置在“T”型栅的顶端。
核心缺陷	结构不对称 → 导电沟道各处到体接触端距离不等 → 体区各处电位不均匀，版图边缘区域存在 边缘效应 。

H 型栅	
	
结构特征	PD-SOI 器件栅极版图形状为字母“H”型，体接触区设置在“H”型栅的两端。
优点	结构对称 → 体区电位分布相比 T 型栅更均匀， 不存在边缘效应 。
BTS 型栅	

	
全称	Body-Tied-to-Source（源体结短接）型栅。
物理工艺	在器件的源端（Source）内部形成 p^+ 体接触区，利用表面金属层将该 p^+ 体接触区与 n^+ 源区直接短接到同一电位（通常为地）。
缺陷	源端和漏端结构不对称 （源端有体接触引出，漏端没有）→ 源漏端不可互换 → 电路设计极不灵活。

三种体接触方案对比				
体接触类型	结构对称性	边缘效应	源漏可互换性	设计灵活性
T 型栅	不对称	存在	可互换	较好
H 型栅	对称	不存在	可互换	好
BTS 型栅	不对称	不存在	不可互换	不灵活

FD SOI	
	定义 物理特征 $T_{si} < X_d$，称为薄膜器件。 硅膜极薄，前栅耗尽区直接贯穿整个顶层硅，体内无中性区 → 正背面电荷耦合。前沟道特性（如 V_T）直接受背面电场与 BOX 状态影响。

电学优势	
浮体效应抑制	FD-SOI 饱和区工作时顶层硅薄膜 全耗尽 ，碰撞电离空穴在源区附近即被复合， 体内不发生电荷积累 。
短沟道效应抑制	FD-SOI 结深极薄 → 源漏耗尽层横向扩散宽度大幅减小 → 栅极对沟道电场控制力增强 。
背面偏置能力	超薄 BOX 存在，可对衬底施加偏置，动态调节阈值电压。
极低电源电压	最小工作电压可达 0.4 V，降低功耗。

工艺流程	
FD-SOI 与 MOSFET 平面工艺制程是兼容的，其前段工艺采用了前栅 HKMG 和应变硅技术	
衬底 → 隔离（STI）→ 注入（阱区）→ 栅介质（先 N 后 P）→ 栅极成型（多晶硅刻蚀）→ 侧墙 → 应变源漏（NMOS 用 SiC，PMOS 用 SiGe）→ 金属硅化物（减阻）	
PD SOI 与 FD SOI 对比	

对比项	PD SOI	FD SOI
定量边界	$T_{si} > 2X_d$	$T_{si} < X_d$
中性区	存在（两个耗尽区互不重合）	不存在（全耗尽）
正背面耦合	弱（中性区隔离）	强（电荷直接耦合）
能带图特征	中间有平直段	全厚度弯曲

SOI 器件特性

阈值电压 PD SOI	
对于 PD SOI 器件，由于其中性区的隔离作用，正栅和背栅之间没有电学耦合，器件在电学上等效为由正栅和背栅 独立控制 的 两个体硅器件并联 ，故在此不做讨论。	
FD SOI	
	电学耦合状态 简化模型 正栅与背栅 相互耦合 → 两者 V_T 相互影响 。 忽略短沟道效应，仅考虑 一维（1D）SOI MOS 结构 ，沿深度方向做 一维静电学分析 （和半导体器件物理类似）

电势分布	$\phi(x) = \frac{qN_Ax^2}{2\epsilon_s} + \left(\frac{\phi_{sb} - \phi_{sf}}{T_{si}} - \frac{qN_A T_{si}}{2\epsilon_s} \right) x + \phi_{sf}$
电场分布	$E(x) = -\frac{qN_Ax}{\epsilon_s} + \frac{\phi_{sf} - \phi_{sb}}{T_{si}} + \frac{qN_A T_{si}}{2\epsilon_s}$


正表面电场	$E_{sf} = \frac{\phi_{sf} - \phi_{sb}}{T_{si}} + \frac{qN_A T_{si}}{2\epsilon_s}$
背表面电场	$E_{sb} = -\frac{qN_A T_{si}}{\epsilon_s} + E_{sf}$
氧化层电压降：	设正、背栅氧化层电容分别为 C_{oxf} 和 C_{oxb} ：
正栅氧化层电压降	$V_{oxf} = E_{oxf} T_{oxf} = \frac{\epsilon_s E_{sf} T_{oxf}}{\epsilon_{ox}} = \frac{C_{oxf} E_{sf}}{\epsilon_{ox}}$
背栅氧化层电压降	$V_{oxb} = E_{oxb} T_{oxb} = -\frac{\epsilon_s E_{sb} T_{oxb}}{\epsilon_{ox}} = -\frac{C_{oxb} E_{sb}}{\epsilon_{ox}}$
正/背栅电压最终表达式与电荷耦合：	（其中硅膜电容： $C_{Si} = \frac{\epsilon_s}{T_{si}}$ ）

正栅电压	$V_{Gf} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}} \right) \phi_{sf} - \frac{C_{Si}}{C_{oxf}} \phi_{sb} + \frac{qN_A T_{si}}{2C_{oxf}}$
背栅电压	$V_{Gb} = V_{FBb} - \frac{C_{Si}}{C_{oxb}} \phi_{sf} + \left(1 + \frac{C_{Si}}{C_{oxb}} \right) \phi_{sb} + \frac{qN_A T_{si}}{2C_{oxb}}$

● 电荷耦合关系：	正反栅电压 V_{Gf}/V_{Gb} 分别受背正表面电势 ϕ_{sb}/ϕ_{sf} 控制
阈值电压：	
1. 背栅为积累态	
边界条件	$\phi_{sf} = 2\phi_{FP}$ （强反型导通）； $\phi_{sb} \sim 0$ （积累态，电势几近为零）
阈值电压 $V_{T,ba}$	将边界条件代入正栅压通用公式，消除 ϕ_{sb} 项：
	$V_{T,ba} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}} \right) 2\phi_{FP} + \frac{qN_A T_{si}}{2C_{oxf}}$

变化特征	背面多子积累，形成了静电屏蔽，使得 V_T 不随 V_{Gb} 改变。
2. 背栅为反型	
边界条件	$\phi_{sf} = \phi_{sb} = 2\phi_{FP}$ 。
阈值电压 $V_{T,bi}$	代入正栅压通用公式， ϕ_{sf} 与 ϕ_{sb} 项部分抵消，化简得：

	$V_{T,bi} = V_{FBf} + 2\phi_{FP} + \frac{qN_A T_{si}}{2C_{oxf}}$
变化特征	背面由于强反型起到静电屏蔽作用，阻断了正背栅耦合，使 V_T 达到饱和最小值不再发生改变。
3. 背栅为耗尽区（主要工作区间）	

	边界条件 背表面电势特征 阈值电压 表达式：	正面电势 $\phi_{sf} = 2\phi_{FP}$ （强反型）。 从积累态 0 到反型态 $2\phi_{FP}$ 。 在积累态与反型态之间呈线性函数关系。
		$V_{T,bd} = V_{T,bi} - \frac{C_{Si} C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} (V_{Gb} - V_{Gb,i})$

调控规律：	背栅压越大，正栅阈值电压越小。
电流电压特性	由于 FD SOI 中正背栅电荷耦合，所以 I_D 表示为三自变量电压的函数：

	$I_D = I_D(V_{Gf}, V_{Gb}, V_D)$
依然假设电流-电压方程满足 MOSFET 的一般框架：	
	$I_D = \beta \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$

背栅为耗尽区（依然研究主要工作区间）	
● 电流公式：	$I_{D,d} = \frac{Z}{L} \mu_n f C_{oxf} \left[(V_{Gf} - V_{T,bd}) V_D - \left(1 + \frac{C_{Si} C_{oxb}}{(C_{Si} + C_{oxb}) C_{oxf}} \right) \frac{V_D^2}{2} \right]$

调控规律：	背面耗尽时， I_D 随 V_{Gb} 增大而增大
亚阈值效应	亚阈值斜率 S
● 物理意义：	表征 栅电压对亚阈值漏电流的控制能力 ： S 越小，栅控能力越强，关态向开态转换越快。
背面耗尽态下的 S_{bd}	
● 表达式：	$S_{bd} = (\ln 10) \frac{kT}{q} \left[1 + \frac{C_{Si} C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} \right]$

一般情况下，埋氧化层（BOX）厚度远大于顶层硅层厚度和正栅氧化层厚度。电容大小与介质厚度成反比，因此：

$$C_{oxb} \ll C_{Si} \text{ 和 } C_{oxb} \ll C_{oxf}$$


代入 S_{bd} 公式， C_{oxb} 极小使 $\frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si}+C_{oxb})} \rightarrow 0$ ，背面耗尽时亚阈值斜率近似理想值：

$$S \approx (\ln 10) \frac{kT}{q}$$

- 电学优势：背面耗尽器件亚阈值斜率小，关态泄漏电流小，有利于大幅降低芯片静态功耗。

SOI 器件增强技术

- 短沟道效应
- 短沟道特性判据： L/λ_1 ，即为沟道长度与特征长度之比。比值越大，抗短沟道效应特性越好。



- 特征长度 λ_1 :

$$\lambda_1 = \sqrt{\frac{\epsilon_s}{\epsilon_{ox}} T_{Si} T_{oxf}}$$

由特征长度表达式可知，增强抗短沟道性可以通过减小 T_{Si} 或 T_{oxf} 来实现。于是 SOI 器件的发展顺序：**PD-SOI $\rightarrow$ FD-SOI $\rightarrow$ UTB-SOI**

第二章 PPT 整理完毕

第三章 多栅 MOS 器件

FinFET 技术的发展 特征尺寸小于 25 nm 的两条途径


平面改良	即 UTB-SOI（超薄体绝缘层上硅）， 绝缘层上硅膜的厚度应限制在栅长的四分之一（$\frac{1}{4}$）左右。
三维立体	即 FinFET（鳍式场效应晶体管）。FinFET 内部又分为 Bulk FinFET（体 FinFET）和 SOI FinFET 两种。

两条路线比较		
	UTB-SOI	SOI FinFET / 体 FinFET
工艺形态	平面工艺	立体工艺
工艺难度与成本	较低	更复杂、成本更高

体 FinFET 与 SOI FinFET 比较

	体 FinFET	SOI FinFET
衬底材料	体硅晶圆	SOI 晶圆
缺陷密度与成本	缺陷密度更低、成本更低	缺陷密度较高、成本较高
散热性能	更优（体硅导热率 $\gg$ 埋氧层 SiO_2 ）	较差（BOX 层阻碍散热）
电学性能（高频低功耗）	寄生结电容较大	寄生结电容低，适合高频低功耗

FinFET 器件特性 栅宽（有效栅宽）



鳍片宽度 W_{fin} Fin Width, 鳍片顶部宽度。
鳍片高度 H_{fin} Fin Height, 鳍片垂直高度。

- 公式：

$$W_{eff} = 2 \times H_{fin} + W_{fin}$$

物理含义：FinFET 是**三面包裹的有源区**——栅极覆盖鳍片左侧面（ H_{fin} ）、右侧面（ H_{fin} ）及顶面（ W_{fin} ），故高度计入两次。

- real-三栅：仅当截面为**正方形**（ $t_{Si1} = t_{Si2}$ ，即 $H_{fin} = W_{fin}$ ）时，才是真正的三栅极器件。形态演变路线：

	走向双栅 FinFET	走向单栅 FDSOI
条件特点	$H_{fin} > W_{fin}$ （高大于宽） 版面效率高	$H_{fin} < W_{fin}$ （宽大于高） 工艺复杂度高

Fin 的宽度远小于光刻机所能制造的最小尺寸，因此 Fin 的有源区并不是通过光刻形成的，而是采用**SADP 技术**


[注 1(为什么 FinFET 要把 Fin 宽度制造得很薄?)] 沟道内的点，距离栅极越远，由于短沟道效应（具体为 DIBL，漏极引起的势垒降低），导致沟道区域的势垒高度降低（对应能带图中降低了 Φ_{DIBL} ），导致栅压控制能力变弱，器件性能越差，因此要将栅宽做得很薄，必须设法使沟道中任意点到栅的距离 $\leq 0.25 \times L_g$ （ L_g 为栅长）的范围内。

FinFET 优点 在此省略分析过程，直接记住器件优点

结构优势	抑制短沟道效应
亚阈值特性	亚阈值斜率接近理想值
功耗与性能	低泄漏，适用高性能与低功耗
掺杂与一致性	轻掺杂，避免迁移率退化与 RDF，一致性高
驱动能力	多表面导电，增大 W_{eff} 与驱动电流

FinFET 结构设计

高宽比对阈值电压影响 FinFET 的高宽比 AR 增大可以更好地抑制阈值电压下降，对短沟道效应有所改善。



- 增大 FinFET 的高宽比可以降低亚阈值斜率。
- 采用大高宽比的结构可以增大芯片中的器件密度，提高版图效率，芯片面积：

$$S_{\text{准双栅}} = 0.75 \times S_{\text{三栅}} = 0.60 \times S_{\text{准单栅}}$$

为了保持良好短沟道特性的同时，得到较大的驱动电流，需要采用**Multi-Fin**的 FinFET 结构（三个 Fin 比单个 Fin 可以更好地抑制阈值电压下降的短沟道效应，且多 Fin 可以增大电流驱动能力，但会增加有效栅宽（增加栅电容，进而增加延时），因此**需要在延时与电流驱动能力之间权衡**）

围栅 MOS 器件（GAA, Gate-All-Around）

围栅 MOS 器件是多栅器件的终极形态。

器件特征长度大全

双栅	$\lambda = \sqrt{\frac{\epsilon_{Si}}{2\epsilon_{ox}} \left(1 + \frac{\epsilon_{ox} t_{si}}{4\epsilon_{Si} t_{ox}}\right) t_{Si} t_{ox}} \approx \sqrt{\frac{1}{2}} \lambda_1$
三栅	$\lambda = \sqrt{\frac{\epsilon_{Si}}{3\epsilon_{ox}} \left(1 + \frac{\epsilon_{ox} t_{si}}{4\epsilon_{Si} t_{ox}}\right) t_{Si} t_{ox}} \approx \sqrt{\frac{1}{3}} \lambda_1$
PI 栅	$\lambda = \sqrt{\frac{\epsilon_{Si}}{3.14\epsilon_{ox}} \left(1 + \frac{\epsilon_{ox} t_{si}}{4\epsilon_{Si} t_{ox}}\right) t_{Si} t_{ox}} \approx \sqrt{\frac{1}{3.14}} \lambda_1$
Ω 栅	$\lambda = \sqrt{\frac{\epsilon_{Si}}{3.4\epsilon_{ox}} \left(1 + \frac{\epsilon_{ox} t_{si}}{4\epsilon_{Si} t_{ox}}\right) t_{Si} t_{ox}} \approx \sqrt{\frac{1}{3.4}} \lambda_1$
围栅	$\lambda = \sqrt{\frac{\epsilon_{Si}}{4\epsilon_{ox}} \left(1 + \frac{\epsilon_{ox} t_{si}}{4\epsilon_{Si} t_{ox}}\right) t_{Si} t_{ox}} \approx \frac{1}{2} \lambda_1$

核心优势	得益于 360 度包围的栅极控制力。 抑制短沟道效应 高器件性能 低泄漏电流 随机离散掺杂免疫 高密度集成
核心劣势	制备复杂度 寄生效应 自热效应 涨落问题 可靠性问题

第三章 PPT 总结完毕

第四章 面向实际应用的器件

器件的涨落

杂质随机分布（RDD） 物理机理：**离子注入与扩散在原子尺度离散随机**。纳米尺度下（ $L_g < 100 \text{ nm}$ ）沟道耗尽层体积 $W \cdot L \cdot X_{dep}$ 极小，杂质原子总数 N 降至数十至数百个。

杂质数目涨落 沟道内杂质原子总数的统计起伏。
杂质位置涨落 杂质原子在耗尽层内的具体坐标随机变化。

- 杂质数目 N ：服从泊松分布， $\sigma_N = \sqrt{N}$ ，相对涨落 $\frac{\sigma_N}{N} = \frac{1}{\sqrt{N}}$ 。 N 越小，涨落越大，相邻器件杂质数目出现显著微观差异。
- RDD 通过掺杂浓度 N_A 的起伏映射为**阈值电压 V_T 波动**，其中主要影响系数 $K \propto \sqrt{N_A}$ ，掺杂浓度的微观起伏直接传导至 V_T 。
- 杂质数目涨落影响


- 掺杂浓度相对涨落： $\frac{\sigma_{N_A}}{N_A} \approx 2.4\%$

- 沟道杂质原子数相对起伏： $\frac{\sigma_{n_a}}{n_a} \approx 2.3\%$

σ_{V_T} （阈值电压标准差）随 L_{eff} （有效栅长）缩小的演进：

$0.5 \mu\text{m}$	$\sigma_{V_T} = 6.9 \text{ mV} (\approx 1.4\%)$
$0.3 \mu\text{m}$	$\sigma_{V_T} = 10.6 \text{ mV} (\approx 2.2\%)$

随 L_{eff} 缩小， σ_{V_T} 显著增大，分布（近高斯）变宽变矮，器件间性能离散度增加。影响 σ_{V_T} 的设计变量还包括栅氧化层厚度、栅宽及掺杂浓度本身。



栅氧化层厚度 t_{ox}	$t_{ox} \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。 机理： t_{ox} 增大 $\rightarrow C_{ox}$ 减小 $\rightarrow$ 栅对沟道电荷控制减弱，微观电荷起伏对 V_T 的调制放大。 $W L \downarrow$ (即 $1/\sqrt{L W} \uparrow$) $\Rightarrow \sigma_{V_T} \uparrow$ 。
器件面积 $W \times L$	机理：符合面积平方根倒数定律，沟道内杂质原子绝对数越少，统计起伏越剧烈。 $N \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。 机理：耗尽区电荷总量随 N 增大而增大，绝对电荷涨落总量同步上升。
掺杂浓度 N	

杂质位置涨落影响

- 结论：仅控制掺杂总数无法消除 V_T 涨落，空间随机分布同等关键

对电路时序的影响

- 传导机制： V_T 涨落 $\rightarrow I_{on} \propto (V_{GS} - V_T)^\alpha$ 波动 $\rightarrow$ 负载电容充放电速度起伏 $\rightarrow$ 逻辑门延迟 5%-15% 离散。
- 受影响参数：传播延迟 t_{LH} 、 t_{HL} ，上升/下降时间 t_r 、 t_f 。

NAND/NOR 门 RDD 时序起伏仿真数据 (单位: ps)

参数	t_{HL} (Nom.)	t_{HL} (σ)	t_{LH} (Nom.)	t_{LH} (σ)
NAND	1.254	0.129	0.987	0.107
NOR	0.761	0.111	1.616	0.169

- 后果：关键路径时序不确定性 $\rightarrow$ **时钟频率受限、时序收敛困难**。
- 反制措施（逆向掺杂）
- 核心思路：使表面处杂质掺杂浓度很低甚至不掺杂，而在**一定深度处增加一层高掺杂层来抑制泄漏电流**

逆向掺杂浓度剖面与 V_T 分布改善（0.25 μm NMOS）	
常规	栅浓度 $\sim 10^{17} \text{ cm}^{-3}$ 平缓分布； V_T 分布宽矮， $\sigma = 9.2 \text{ mV}$ 。
逆向掺杂	0~0.04 μm 表面区栅浓度 $< 10^{16} \text{ cm}^{-3}$ ；> 0.04 μm 深处陡升至 10^{18} cm^{-3} 量级。 V_T 分布显著收窄， $\sigma = 3.3 \text{ mV}$ 。

线条边沿粗糙（LER）

- 定义：**栅极线条边沿的原子级不规则凹凸不平**，导致沿栅宽 W 方向局域实际栅长随机变异。

理想版图	栅极为规则直线矩形，具有均匀栅长 L 与栅宽 W 。
实际线型	光刻光子散粒效应与刻蚀离子轰击不均匀 $\rightarrow$ 边沿非陡直， SEM 下呈现微观粗糙 。
核心问题	随器件尺寸缩小，LER 如何演变？ $\rightarrow$ 工艺极限下的缩放规律。

- 工艺极限下 LER 的非比例缩放：经厂商实验证明：**各工艺节点下 LER 绝对值基本保持在 $\sim 5 \text{ nm}$ 不变，栅 LER 不能按比例缩小**。随 L 持续微缩，LER 相对栅长占比急剧飙升，5 nm 级粗糙度对沟道几何产生主导性破坏，导致器件参数剧烈涨落。

LER 数学表征

方均根值 Δ (RMS)：

$$\Delta = \left(\frac{1}{n} \sum_{i=1}^n \delta_i^2 \right)^{\frac{1}{2}}$$

δ_i ：实际栅边沿与理想边沿的几何位置偏差； n ：沿线条方向采样点数目。**工业界常用 3 Δ (3 倍 RMS) 表征 LER**，覆盖约 99.73% 统计波动。

	• LWR（线宽粗糙度） ：MOSFET 沟道由 双侧栅边缘 共同定义，故引入线宽粗糙度（LWR）：

$$\Delta_{LWR} = \left[\frac{1}{n} \sum_{i=1}^n (L_{gi} - L_g)^2 \right]^{\frac{1}{2}}$$

其中： L_{gi} ：局域实际栅线条宽度； L_g ：平均栅长。

双侧相关系数：

$\rho = 0$ （最常见） 两侧粗糙不相关，独立叠加： $\sigma_{LWR}^2 = 2\sigma_{LER}^2$ 。
 $\rho = -1$ （负相关） 互补波浪线，线宽变异最大： $\sigma_{LWR}^2 = 4\sigma_{LER}^2$ 。
 $\rho = 1$ （正相关） 整体弯曲但宽度恒定，线宽无起伏： $\sigma_{LWR}^2 = 0$ 。

定性影响

- 尺寸依赖性：参数标准差随 W 减小而显著增大。
- 不对称影响：**LER 对 I_{on} 影响小，对 I_{off} 影响显著**。
- 阈值电压 V_T ： σ_{V_T} 随方均根涨落 Δ 单调上升；相同 Δ 下， $L = 30 \text{ nm}$ 的 σ_{V_T} 斜率远高于 $L = 50 \text{ nm}$ ，表明**器件缩小剧烈放大 LER 对 V_T 的扰动**，并伴随 V_T 降低效应。

工艺解决方案：侧墙光刻技术

• 原理：以 ALD 薄膜厚度与各向异性刻蚀的物理边界定义图形，**避开传统光刻光子散射造成的边界畸变**。

常规光刻 光刻分子随机溶解度变异与化学放大胶随机扩散 $\rightarrow$ 栅边缘锯齿状畸变 $\rightarrow$ 不同断面 L_g 空间变异加剧，易诱发局域漏电流。
侧墙光刻 边缘由均匀薄膜沉积外延侧壁定义 $\rightarrow$ 沿栅宽方向 L_g 高度一致，消除几何畸变引入的局域短沟道效应。

栅材料的功函数变化（WKF） • 物理机理：金属栅（HK/MG）由随机取向晶粒构成，各晶向逸出功不同 $\rightarrow$ 栅平面内功函数 ϕ_M 空间不均匀。由 $\phi_{MS} = \phi_M - \phi_S$ ， ϕ_M 局域波动直接传导至 V_T ，引发 σ_{V_T} 退化。

- 材料依赖性（栅面积（16 nm²）： $\sigma_{V_{th}}$ 由低到高：TiN (98 mV) < TaN (120 mV) <

WN (157 mV) < MoN (295 mV)。晶粒尺寸与晶向各向异性决定落敏敏感度。

NMOS 与 PMOS 涨落源对比 NMOS 和 PMOS 上拉电阻的涨落源非对称性对比：

NMOS σV_{th} 排序	RDD (43 mV) > PVE (工艺变化造成关键尺寸变化) (28 mV) > WKF (24.7 mV)。沟通排杂精度是 NMOS 一致性核心 。
PMOS σV_{th} 排序	WKF (73.6 mV) > RDD (42.2 mV) > PVE (27.6 mV)。栅极晶粒起伏是 PMOS 一致性核心 。

电路级时序涨落对比	
RDD	四项时序参数影响均衡， $\sigma \sim 0.08 - 0.13$ ps。
PVE	四项时序参数高散均 < 0.10 ps，整体波动最低。
WKF (核心)	对过速时间 t_r 、 t_f 波动极小 (< 0.07 ps、 < 0.03 ps)；对传播延迟 t_{HL} 、 t_{LH} 爆炸性增强，均 > 0.20 ps，远超 RDD 与 PVE 之和。

器件的可靠性	核心定义：器件在正常工作电场与温度下，因 老化 (aging) 引起微观结构不可逆物理演变，导致宏观参数随时间衰减， 关注排除早期制造缺陷后的长期退化规律 。 - 物理根源：宏观电流衰减直接反映老化应力下 $\Delta V_T > 0$（阈值电压正向漂移）或 μ_{eff}（有效迁移率）严重退化等微观演变。 - 可靠性研究方法：
加速退化实验	工作条件下退化时间很长（年）；利用高应力条件（高温、高压）加速退化；从高应力条件外推器件寿命。
退化表征方法	电学参数提取（阈值电压漂移、饱和漏电流改变）；缺陷测量（CV、电荷泵等，测氧化层缺陷、界面态）。

缺陷产生模型、寿命预测模型	预测准确性依赖于退化随时间演化的模型准确性。
类型	
偏置温度不稳定性 (BTI)	定义：器件在高温且栅极承受较大偏置电压时，特性参数发生漂移的现象（如 V_{th}）。
分类	根据栅压极性分为 PBTI （正偏）与 NBTI （负偏）。
物理关联	与栅氧化层/半导体界面及氧化层缺陷密切相关。

热载流子注入 (HCI)	定义：沟道载流子在强横向电场下加速获得高动能，与氧化层界面作用释放能量，破坏结构并产生缺陷。
经时击穿 (TDDB)	定义：栅氧化层在工作一段时间后发生击穿的一种失效现象。
现象：	
软击穿	电流、电压突然增加，器件仍可正常工作。
硬击穿	大电流释放能量致栅氧化层破裂，器件失效。


第五章 存储器	
概述	单一介质无法兼顾高速与高密度，故引入金字塔型层次。从 顶端到底端：速度递减、容量递增、每比特成本递减 。

层次	典型延迟 / 访问时间	Size	Latency
Processing	~ 1ns	1x (基准)	1x
Memory	~ 10ns	10x	100x
SCM	介于 DRAM 与 SSD 间	100x	1,000x
Storage	~ 100,000x (SSD)； ~ 10ms (HDD)	—	10,000,000x


存储器分类基于 物理特性（易失性 / 非易失性）和工作原理 ：	
挥发随机存储器	断电数据消失，随机地址读写，位于层次金字塔上部，包含 DRAM 、 SRAM 。
不挥发性存储器	断电不丢失，ROM→PROM→EPROM→E ² PROM→Flash (SSD 主力)，擦写速度慢。
新型存储器	结合 RAM 高速与 ROM 非易失性，SCM 层候选： CTM 、 FeRAM 、 MRAM 、 PRAM 、 RRAM 。


发展脉络: $ROM \rightarrow PROM \rightarrow EPROM \rightarrow E^2PROM \rightarrow Flash$			
维度	DRAM	SRAM	Flash
晶体管数	1T+1C	6T	1T
Cell Size	6-12 F^2	50-80 F^2	—
读/写时间	50ns	8ns / 8ns	1us / 1-100ms
耐久性	∞	∞	$> 10^5$
缩放瓶颈	电容保持	漏电	EOT

挥发性存储器	
DRAM 1T1C 结构	

	WL（字线）：接栅极，控制 MOS 管导通 / 截止。 BL（位线）：接源 / 漏区，负责数据输入输出。 PL（极板线）：与存储电容 C_s 顶部连接。 $C_s = A_s (C_{ox} + C_j) \approx A_s C_{ox}$，氧化层极薄 $C_{ox} \gg C_j$。 读写：WL 高 → MOS 导通 → BL 与电容连通，电荷转移。 保持：WL 低 → MOS 截止 → 电荷隔离存储。
--	---

”动态”物理根源：DRAM 存”1”时 pn 结反偏 → 反向泄漏电流 I_{leak} 致电容电荷流失、电平衰退，须周期性刷新。

	存”0”：自然稳态：反型层与 p 型衬底无外部电压，仅存自建电势 V_{bi}，系统平衡。 存”1”：非平衡态：反型层带电荷，pn 结反偏。 保持时间 $t_h = \frac{0.2V_{S1}C_s}{I_{leak}}$ ， C_s 越大、 I_{leak} 越小则保持越久；数 0.2 为允许电压衰减裕度。
--	--

读操作与电荷共享	
流程：BL 预充至 V_R → WL 拉高 → C_B 与 C_s 连通 → 电荷共享，电平趋于一致。	
	
读”0” 终态	$V_{B0} = \frac{C_B V_R + C_s V_{S0}}{C_B + C_s}$ ，检测量 $\Delta V_0 = V_R - V_{B0}$ 。
读”1” 终态	$V_{B1} = \frac{C_B V_R + C_s V_{S1}}{C_B + C_s}$ ，检测量 $\Delta V_1 = V_{B1} - V_R$ 。
两大致命问题：	- 读出信号微弱：$C_B \gg C_s \Rightarrow \Delta V$ 极小，后续电路难以识别。 - 破坏性读出：读后 C_s 电压变为中间电平 V_{B0} / V_{B1}，原存储数据丢失。


灵敏再生放大器 (S/R)：	
解决读出信号微弱与破坏性读出两大问题。结构：交叉耦合反相器（两对 PMOS+NMOS）构成双稳态触发器。	
放大再生（回写）	将微弱 ΔV 放大至满幅逻辑电平 (V_{DD} 或 GND)。放大信号立即写回 C_s ，恢复原存储数据，解决破坏性读出。
DRAM 的刷新	
动态成因	C_s 无绝对绝缘，泄漏电流 I_{leak} 使存储电荷持续流失。
失效阈值	高电平下降 20% 即判定信息丢失（对应 $\Delta V = 0.2V_{S1}$ ）。
刷新操作	失效前由 S/R 将衰退电平重新放大并写回 C_s ，恢复标准逻辑电平。
刷新效率 η（系统性能指标）	
刷新期间 DRAM 无法响应 CPU 读写请求（死区时间）， η 越小则有效读写时间占比越大。	

$\eta = \frac{m \times t_{RC}}{t_h} \times 100\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	

实例 (256Kb DRAM)： $m = 256$, $t_h = 4\text{ms}$, $t_{RC} = 400\text{ns}$, 分子： $256 \times 400 \times 10^{-9} = 102.4 \mu\text{s}$ ；分母： $4 \times 10^{-3} = 4000 \mu\text{s}$ 。


$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	
$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$	

即 4ms 窗口内 2.56% 时间被刷新锁死，97.44% 可供正常存取。

SRAM 核心结构	
	
SRAM 核心为 交叉耦合反相器对 （节点 N1/N2），外接双位线 (BL / $\overline{BL}$) 与单字线 (WL) 控制两访问管 M1/M2。	
写”1”	WL 置高 → M1/M2 导通；BL 拉高、 $\overline{BL}$ 拉低 → N1 充电、N2 放电 → 强制锁入 N1=1, N2=0 稳态。
写”0”	BL 拉低、 $\overline{BL}$ 拉高 → N1 放电、N2 充电 → 锁入 N1=0, N2=1 稳态。
读操作	读前 BL 与 $\overline{BL}$ 预充至高电平；WL 置高 → N2=0 时 $\overline{BL}$ 经 M2 放电 (读”1”)，N1=0 时 BL 经 M1 放电 (读”0”)，在位线对产生差分电压。
保持	WL 置低 → M1/M2 截止 → N1/N2 隔离； 交叉耦合正反馈 使状态无限期保持（仅需维持供电）。

类型	负载	静态电流	特征
NMOS 6T 早期	耗尽 NMOS	$I_{on} \approx 1.4 \times 10^{-5} \text{ A}$	直流通路，功耗极大
多晶硅负载 4T 过渡	高阻多晶硅 R_L	$I_{on} \approx 10^{-8} \text{ A}$	降 3 个数量级，仍存直流通路，功耗仍高
CMOS 6T	PMOS 上拉 +NMOS 下拉	≈ 0 （仅亚阈值漏电）	无直流通路，信号稳定

对比 DRAM ：静态正反馈锁存，无需刷新，速度极快，广泛用于 cache 与嵌入式存储。	
SRAM 单元稳定性	
不稳定性来源	内部：工艺偏差致阈值电压 / 宽长比失配；外部： α 粒子辐射、线路串扰、 V_{DD} 波动。干扰超阈值则正反馈破坏 → 状态翻转。
写稳定性	外部驱动强制改变内部状态的难易程度——越易写入则写稳定性越好。
读稳定性	读操作时内部节点受位线电压扰动，抵抗干扰维持原态的能力。
写稳定性与 β_Q	

	物理过程：WL 拉高 → M5 导通，BL 拉低 → M3 与 M5 在 N1 形成 V_{DD}-GND 分压，门管须强于负载管方可拉低 N1 翻转。 核心参数：$\beta_Q = \frac{K_p}{K_a} = \frac{K_3}{K_5} = \frac{K_4}{K_6}$；$K_p$ 为负载管 (PMOS) 导电因子，K_a 为门管 (NMOS) 导电因子。 物理本质：β_Q 越小写入越易：门管导电能力须强于负载管，方能将 N1 电位拉低越过反相器翻转阈值。故设计上需减小 PMOS 尺寸、增大传输门 NMOS 尺寸。
写操作动态机制	
写翻转的本质是 强行拉低原本为”1”的节点 。因读稳定性约束，外部难以通过 PG 将”0”节点直接拉高，突破口在”1”节点 N2。	
第 1 阶段	初始 N1=0, N2=1，外部 $\overline{BL}$ 低电平经 PG2 强行拉低 V_{N2} 。
第 2 阶段	V_{N2} 低于反相器开关阈值时正反馈启动：PU1 导通 → N1 充电 (0 → 1)；PU2 截止 → N2 彻底放电至 0，写入完成。

等效分压与 γ ratio	
写入瞬间 N2 节点经历 PU2（拉高）与 PG2（拉低）的电荷角色。	
$\gamma = \frac{(W/L)_{PU}}{(W/L)_{PG}}$	等效于 $\beta_Q = \frac{K_p}{K_a}$

PG 导电能力须战胜 PU—— I_{WRITE} 主要流向 GND 而非维持 N2 电位。WL 开启后 $\overline{BL}$ 拉低， V_{N2} 从 V_{DD} 开始下降，**PG 强度必须克服 PU 强度方能率先拉低”1”**。

读稳定性与 β_R (Cell Ratio)	
读稳定性是写稳定性的对立面。读操作前 BL 与 $\overline{BL}$ 预充至 V_{DD} 。以读”1”（N1=1, N2=0）为例：WL 开启，M6 导通， $\overline{BL}$ 高电平经 M6 向 N2 注入电荷，形成 $\overline{BL}$ -M6-N2-M2-GND 通路，N2 产生瞬态电压扰动 ΔV 。	

$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	

$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	

$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	
$\beta_R = \frac{K_d}{K_a} = \frac{K_1}{K_5} = \frac{K_2}{K_6}$	

● **三种编程方法及物理机制**：掩膜式 ROM 在出厂制造时就通过光刻步骤决定了数据，其具体的物理实现手段有三种：离子注入掩膜版编程、有源区掩膜版编程、引线孔掩膜版编程。


沟道注入硼离子， V_{TH} 升高，读取时截止，位线不放电。控制有源区与栅极叠置，无叠置则无沟道，永久截止。控制接触孔有无，有孔导通放电存”1”，无孔保持预充存”0”。

PROM	● 单元电路拓扑 ：采用多晶硅电阻负载 PROM 单元。其物理层叠为：位线 (BL) → 高阻多晶硅电阻 → MOS 晶体管漏极 → 源极接地。字线 (WL) 同样接 MOS 晶体管的栅极。
高阻态 (HR-poly)	单元只有很小的导通电流，系统判为存”0”。
低阻态 (n⁺-poly)	单元具有较大的导通电流，系统判为存”1”。
● 出厂状态与编程逻辑 ：	出厂时所有单元默认都是”0”（即所有多晶硅负载均处于高阻态）。用户在后期使用时，根据需 要向特定单元施加编程电信号或热效应 ，使高阻多晶硅 (HR-poly) 转化为低阻的多晶硅 (n ⁺ -poly)，将其确定为存”1”单元。此操作不可逆，属于一次性编程 (OTP)。

● EPROM/E ² PROM/Flash 对比:			
特性	EPROM	E ² PROM	Flash
物理特征	浮栅下面是较厚的氧化层	结构非对称, 漏区上方有薄氧化层	整个浮栅下面整体是较薄的隧穿氧化层
擦除机制	无法电擦除, 需紫外光全片擦除	漏区薄氧化层高压 F-N 隧穿, 单字节擦除	源区隧穿氧化层 F-N 隧穿, 块/扇区擦除


新型存储器	
--------------	--

CTM (Charge Trapping Memory, 电荷陷阱存储器)




特征	Flash (浮栅)	CTM (电荷陷阱)
栅介质结构	双层多晶硅栅 (控制栅 + 浮栅)	ONO 复合介质, 工艺简化
电荷存在形式	全导电浮栅, 电荷自由移动 (‘面’存储)	绝缘俘获层, 电荷被 孤立限制在陷阱中 (‘点’存储)
EOT 微缩	存在氧化层隧穿, EOT 无法做薄	各陷阱相互绝缘
抗辐射机制	辐射电离缺陷易使导电浮栅电荷漏光	空间分立陷阱束缚电荷, 抗辐射电荷泄漏能力强

FeRAM (Ferroelectric RAM, 铁磁随机访问存储器)




● **存储原理**: 利用铁电材料在**外部电场作用下发生翻转**的特性来实现信息的永久存储。即使断开外部供电, 材料内部的极化状态依然保持。




MRAM (Magnetic Random Access Memory, 磁性随机访问存储器)


● **核心效应**: 基于磁阻隧道结 (MTJ), 利用巨磁阻 (GMR) 效应来实现信息存储。



PRAM (Phase-change RAM, 相变随机访问存储器)



PRAM 的工作原理




● **编程 (SET)** ——写“1”:


施加电流脉冲
材料局部温度 T
时间要求
结果

● 读操作 :	被选中单元的字线 (WL) 加高电平 (使 1T1R 中的 MOS 管完全导通)。位线 (BL) 加低电压 (施加一微小的读取电压 V_R)。
偏置条件	保持偏置电压不变, 检测电流 : 电流小则为高阻态 (非晶态), 读“0”; 电流大则为低阻态 (结晶态), 读“1”。
状态判决逻辑	读操作施加远低于阈值电压 V_{th} 的读取电压 V_R ($V_R \ll V_{th}$), 使焦耳热温度低于 T_x 和 T_m , 避免相变 , 保证数据完整无误。
非破坏性读出原理	

RRAM (Resistive RAM, 阻变随机访问存储器)




三种 RRAM 连接架构:




RRAM 阻变特性

● **核心阻态**: 高阻态 (HRS) 对应逻辑“0”, 低阻态 (LRS) 对应逻辑“1”。



阻变特性分类



RRAM 阻变材料

演变路径
进展动向

电极材料	Pt, TiN, W, Cu, Al
中间介质层	CuO _x , NiO, ZnO, WO _x , HfO _x , TiO _x , ZrO, CeO, TaO _x , MoO _x , NbO, MnO _x ...
选材原因	过渡金属化合物化合价较多并且容易发生变化 。这是在电场下形成 / 断开氧空位缺陷导电长丝的化学基础。部分金属与 IC 工艺兼容 (如 Ti, W, Al 在标准 CMOS 后道工艺中本就是常用金属)。

RRAM 应用

非挥发性存储器
电阻器
开关应用
其它应用

新型存储器横向对比

特性	FeRAM	MRAM	PRAM	RRAM
不挥发性	是	是	是	是
单元晶体管数	1T	1T	1T	0-1T
编程功耗	中等	高	较低	低
读写范围	-	20%-40%	10X-100X	10X-1000X
写 / 擦时间	50ns/50ns	10ns/10ns	10ns/50ns	10ns/30ns
读时间	50ns	10ns	20ns	20ns
CMOS 兼容性	差	中等	好	好
多值存储	可以	可以	可以	可以
耐久性	$> 10^{12}$	$> 10^{12}$	$> 10^{12}$	$> 10^6$
单元尺寸 (F ²)	30-100	20-30	5-8	~4
每位成本	高	中等	低	低

第六章 新原理器件

传统 MOSFET 器件的局限性

脉宽大、幅度小 (低宽脉冲),
必须满足 $T_x < T < T_m$ (即大于结晶温度 T_x , 但小于熔点 T_m)。
脉冲的宽度 t_2 必须大于结晶感应时间 t_{in} ($t_2 > t_{in}$)。
材料在此温度区间内保持足够长的时间, **原子有充分的时间进行重新排列**, 完成重结晶过程, 转变为结晶态, 器件呈现低阻, 成功写入“1”。

● 读操作 :	被选中单元的字线 (WL) 加高电平 (使 1T1R 中的 MOS 管完全导通)。位线 (BL) 加低电压 (施加一微小的读取电压 V_R)。
偏置条件	保持偏置电压不变, 检测电流 : 电流小则为高阻态 (非晶态), 读“0”; 电流大则为低阻态 (结晶态), 读“1”。
状态判决逻辑	读操作施加远低于阈值电压 V_{th} 的读取电压 V_R ($V_R \ll V_{th}$), 使焦耳热温度低于 T_x 和 T_m , 避免相变 , 保证数据完整无误。
非破坏性读出原理	

● **定义**: 广义: 在外界激励 (光、声、热、电、磁等) 作用下, 器件电阻值发生改变的设备。
狭义: 在电场的作用下发生了阻值改变的器件。
MIM 叠层结构 RRAM 的基本物理拓补为**金属-绝缘体-金属 (MIM)** 叠层结构。
上电极 → 忆阻材料 (阻变介质层, 通常为过渡金属氧化物) → 下电极。

0T1R	上电极接字线 (WL), 下电极接位线 (BL), 结构最简单, 密度最高 (可达 $4F^2$)。
1D1R	连接方式: 字线 (WL) 接二极管阳极, 下电极接位线 (BL)。
1T1R	连接方式: 字线 (WL) 接 MOS 管栅极, 下电极接位线 (BL), 源极接源线 (SL)。

RRAM 阻变特性

● **核心阻态**: 高阻态 (HRS) 对应逻辑“0”, 低阻态 (LRS) 对应逻辑“1”。

初始化过程 器件制备完成后的初始状态通常极高, 需要在初次使用时施加一个较大的电压, 使其从 HRS 转到 LRS。属于一次性的电击穿 / 激活机制。
RESET 过程 处于 LRS 的 RRAM 在施加一定电压后, 器件内部导电长丝断开, 转换到 HRS。
SET 过程 处于 HRS 的 RRAM 通过施加一定电压, 内部导电长丝重新连接, 转换到 LRS。

单极型	SET 和 RESET 操作电压极性相同, 靠电压 / 电流的大小来区分操作。SET / RESET 有一定的窗口, 通常 $V_{SET} > V_{RESET}$ 。
双极型	SET 和 RESET 的电压是相反的。
无极型	SET 和 RESET 的操作不受极性的限制。

RRAM 阻变材料

演变路径
进展动向

电极材料	Pt, TiN, W, Cu, Al
中间介质层	CuO _x , NiO, ZnO, WO _x , HfO _x , TiO _x , ZrO, CeO, TaO _x , MoO _x , NbO, MnO _x ...
选材原因	过渡金属化合物化合价较多并且容易发生变化 。这是在电场下形成 / 断开氧空位缺陷导电长丝的化学基础。部分金属与 IC 工艺兼容 (如 Ti, W, Al 在标准 CMOS 后道工艺中本就是常用金属)。

RRAM 应用

非挥发性存储器
电阻器
开关应用
其它应用

新型存储器横向对比

特性	FeRAM	MRAM	PRAM	RRAM
不挥发性	是	是	是	是
单元晶体管数	1T	1T	1T	0-1T
编程功耗	中等	高	较低	低
读写范围	-	20%-40%	10X-100X	10X-1000X
写 / 擦时间	50ns/50ns	10ns/10ns	10ns/50ns	10ns/30ns
读时间	50ns	10ns	20ns	20ns
CMOS 兼容性	差	中等	好	好
多值存储	可以	可以	可以	可以
耐久性	$> 10^{12}$	$> 10^{12}$	$> 10^{12}$	$> 10^6$
单元尺寸 (F ²)	30-100	20-30	5-8	~4
每位成本	高	中等	低	低


功耗问题 由功耗公式:

$$P = C_L V_{DD}^2 \alpha f + I_{leak} V_{DD}$$

动态功耗 (第一项) $C_L V_{DD}^2 \alpha f$, 由负载电容**充放电**引起。
静态功耗 (第二项) $I_{leak} V_{DD}$, 即漏电流功耗。由器件关态下的**漏电流**引起。

随技术节点减小 (特征尺寸按比例缩小), 动态功耗和静态功耗均呈指数级增加, **10nm 节点以下静态功耗急剧上升**, 严重程度已与动态功耗相当 (如左图所示)。
● **解决手段**: 在持续集成的同时进一步降低芯片总功耗, 最直接、最核心的手段是**降低工作电压 V_{DD}** 。


降低 V_{DD} 的限制因素



● **驱动电流约束**: 为维持开态电流 I_{ON} , 降低 V_{DD} 必须同步降低 V_T ($I_{ON} \propto V_{DD} - V_T$)。
● **亚阈值区指数关系**: $I_D \propto \exp\left(\frac{V_G}{kT/q}\right)$, 亚阈值斜率 S 固定。

● **关态漏电流爆炸**: $V_T \downarrow \Rightarrow \lg I_D - V_G$ 曲线左移 $\Rightarrow I_{OFF}$ (I_{leak}) 指数级 $\uparrow$ 。

核心矛盾 降低 V_{DD} 会导致静态漏电流功耗爆炸。因此当前降低功耗的终极目标聚焦于**控制关态泄漏电流 (I_{OFF} / I_{leak})**。



● **传统 MOSFET 漏电机制**: 目标是控制关态漏电流, 需准确写出名称及对应位置。
亚阈值沟道电 源漏之间通过沟道表面的漏电。
栅隧穿电 栅介质减薄, 电子隧穿通过栅极引起的漏电。
结反向电 源 / 漏极与衬底反偏 p-n 结的漏电流。
栅致漏电 栅漏交叠区电场引起的带带隧穿漏电。
IGIDL

● **结论**: 在制约器件按比例缩小的所有漏电机制中, 最主要的挑战是**亚阈值沟道电流 I_{sub}** 。


● **物理含义**: S (或称 SS) 表示漏极电流改变一个数量级 (10 倍) 所需的栅电压变化量, S 越小, 器件关断越快。

● **公式**:

$$S \equiv \frac{dV_{GS}}{d(\lg I_{Dsub})} = \ln(10) \frac{nkT}{q} = \ln(10) \left[1 + \frac{C_D(\phi_S)}{C_{ox}} \right] \frac{kT}{q}$$

经典理论极限 传统器件结构决定 $1 + \frac{C_d}{C_{ox}} \geq 1$, 室温 ($T = 300$ K) 下, $\ln(10) \frac{kT}{q} \approx 60$ mV/dec。故传统 MOSFET 的亚阈值摆幅存在不可逾越的物理极限: $SS \geq 60$ mV/dec。

负电容效应晶体管 (NCFET) ● **基本概念**: NCFET 是在栅极引入了高介电常数的铁电栅介质的晶体管。



铁电材料定义与自发极化 ● **引入目的**: 引入铁电体是为了实现**负电容**。

普通电介质 只有在外电场 E 作用下, 电子云被拉长, 才会感应出电偶极子。
铁电体 即使^{在无电场情况下}, 内部也具有**自发极化 (Spontaneous Polarization)** 的电介质, 且极化方向可随外加电场的改变而改变。

温度依赖性 (居里温度与晶格结构) ● **居里温度**: 当温度超过临界值时, 铁电材料的自发极化现象消失。自发极化不是永恒存在的。

NCFET 工作机制 (负电容效应) 与优势 ● **概述**: NCFET 利用负电容效应, 打破前文所述的 60 mV/dec 限制。

铁电材料特性

突破极限数学原理

电滞曲线特征 在其电滞曲线中, 存在一个极化强度随电场增加而减小的区域, 在此区域内, 铁电电容 C_{FE} 表现为负值。

等效电路 栅极电压 V_G 作用于铁电电容 C_{FE} 与基体 CMOS 电容 C_{MOS} (由 C_{ox} 和 C_B 串联组成) 构成的串联网络。


传统器件	亚阈值摆幅因子项为 $1 + \frac{C_s}{C_{ox}}$ ≥ 1 , 故 $SS \geq 60\text{ mV/dec}$ 。
NCFET	引入负电容 C_{FE} 后, 等效公式变为:

$$1 + C_s \left(\frac{1}{C_{ox}} + \frac{1}{C_{FE}} \right) < 1$$

核心结论	因为 C_{FE} 是负数, 使得括号内相减, 整个系数小于 1 , 从而推导出 $SS < 60\text{ mV/dec}$ 。
------	---

电容匹配

- 电容匹配**: 负电容虽能带来超低 SS , 但须满足严格的电容匹配条件。下面对比三种匹配状态（重点考核：量化条件、曲线形态、后果）。



电容失配 (曲线 a) 条件: $-C_{FE} < C_{MOS}$, 局部表现出陡峭亚阈值摆幅, 但**负电容效应不稳定。存在回滞现象**, 正反向扫描曲线不重合。
电容完美匹配 (曲线 b) * **条件:** $C_{MOS} < -C_{FE} < C_{ox}$ 。负电容效应稳定。
 $-C_{FE}$ 越接近 C_{MOS} , **电容匹配程度越高。无回滞现象。**
电容匹配但增益 条件: $-C_{FE} > C_{ox}$ 。负电容效应稳定, 无回滞; 但因 $-C_{FE}$ 绝对值过大, 倒数对整体反馈贡献减小。性能相对传统 MOSFET 无太大提升。

铁电材料发展	传统钙钛矿材料
PZT	Pb(Zr,Ti)O ₃ (钛酸铅锆)
BFO	BiFeO ₃ (铁电铋)
SBT	SrBi ₂ Ta ₂ O ₉ (钽酸铋锶)

优点	能够实现较小的亚阈值摆幅 (SS); 居里温度高, 热稳定性高
缺点	高矫顽场导致回滞较大; 开启电压 (V_{ON}) 过大; 与 CMOS 工艺不兼容 , 无法直接用于大规模集成电路制造

实际器件数据	
PZT	$SS_{min} \sim 13\text{ mV/dec}$ (SS 小), Hysteresis $\sim 12\text{V}$ (证实回滞极大)
BFO	$SS_{min} = 8.5\text{ mV/dec}$, Hysteresis $\sim 4\text{V}$, $V_{ON} = 4\text{V}$ (证实开启电压过大, 无法满足低功耗要求)

有机聚合物材料	
由于钙钛矿材料回滞大且不兼容 CMOS, 研究转向有机聚合物。典型材料: P(VDF-TrFE) (聚偏氟乙烯-三氟乙烯)。	
优点	可以实现较小的亚阈值摆幅 (SS)
缺点	在空气中器件性能会发生退化 (化学稳定性差); 依然存在工艺不兼容的问题


实际器件数据	
串联铁电 NCFET	原 MOSFET $SS = 92\text{ mV/dec} \rightarrow$ 串联 PVDF 后 SS 降低至 25 mV/dec
旋涂铁电 NCFET	原 MOSFET $SS > 100\text{ mV/dec} \rightarrow$ 旋涂 PVDF 后 SS 降低至 18 mV/dec

HfO ₂ 掺杂材料	
为解决前两类材料共同的致命痛点——工艺不兼容, 引入了当前主流的 HfO ₂ (二氧化铪) 掺杂体系。常见掺杂元素: Zr、Al、Si 等。	
优点	具有极优的工艺兼容性 (因为 HfO ₂ 本身就是高 k 栅介质的标准材料); 回滞小
缺点	亚阈值摆幅 (SS) 的 优化效果不够明显 ; 工艺 涨落较大 (一致性控制难)
工艺步骤:	
Step 1	在衬底 (Substrate) 上通过 ALD (原子层沉积) 沉积 HfO ₂ 并进行循环掺杂 (cycles doping)
Step 2	通过 CVD (化学气相沉积) 沉积金属电极 (TiN 或 TaN)
Step 3	形成最终的栅叠层结构

- 前提:** HfO₂ **本身不具备铁电性**, 必须通过掺杂、引入应力以及退火 (三者缺一不可) 来实现。
- 相变过程:** 上述条件促使材料发生再结晶, 晶格结构由不具铁电性的正方晶系 (Tetragonal) 转变为具备自发极化 P 的斜方晶系 (Orthorhombic), 从而在 HfO₂ 中成功诱导出铁电性。

HfO₂ 掺杂的 SS 限制与 3D FinFET 架构

- 结论:** 虽然 HfO₂ 解决了兼容性, 但其亚阈值摆幅优化不明显。该器件**最低 $SS_{min} = 55\text{ mV/dec}$**




SS 随 V_G 变化曲线对比
黑色曲线 (Gate 未有效利用内部负电容效应时, 基体 FinFET 最低外栅极) $SS_{min} = 87\text{ mV/dec}$ 。
红色曲线 (In-ternal gate 引入负电容效应后, 下探至 $SS_{min} = 55\text{ mV/dec}$ 。)

隧穿场效应晶体管 (TFET)

基本结构

- 核心结构:** 栅控反偏 P-I-N 结 (源区-沟道区-漏区分别构成 P-I-N 结构, 中间的 i 为本征或低掺杂沟道)。




N 型 TFET	源端为 P+ 型掺杂, 漏端为 N+ 型掺杂。 (工作条件: $V_{GS} > 0, V_{DS} > 0$)
P 型 TFET	源端为 N+ 型掺杂, 漏端为 P+ 型掺杂。 (工作条件: $V_{GS} < 0, V_{DS} < 0$)

- 注:** TFET 与 MOSFET 在器件结构方面主要的区别是: **源漏区掺杂类型相反**。传统 MOSFET 的源漏掺杂类型相同 (如同为 N+), 而 TFET 的源漏掺杂类型必然相反。

开关机制

- 关态下具有超低漏电:** 当 $V_{GS} = 0\text{V}$ 时, 器件处于关态。源端与沟道之间的势垒极宽, 电子无法发生隧穿。 I_{OFF} 本质是反偏 P-I-N 结的**反向漏电流**。

示例数据	硅基 TFET 关态电流约为 $10^{-14}\text{ A}/\mu\text{m}$ 。
结论	TFET 的关态漏电流远小于传统 MOSFET , 对应控制关态泄漏电流的目标。



- 导通机制——开态下的带带隧穿 (BTBT):** 开态物理过程:

- Step 1** 栅压 V_{GS} 增大, 电场使沟道表面能带向下移动。
- Step 2** 源区和沟道表面之间形成较小的势垒宽度。
- Step 3** 当 E_C (沟道导带底) 低于 E_V (源端价带顶) 时, 开启能带窗口。
- Step 4** 源端价带电子通过带带隧穿 (BTBT) 进入沟道导带, 形成隧穿电流。

SS 优化原理

- 原理:** 传统 MOSFET 通过栅压控制势垒高度; TFET 通过栅压控制隧穿势垒宽度。

- WKB 近似与 SS 极限突破:**

隧穿概率与电流 (WKB 近似)

$$J_d \propto T_{WKB} \approx \exp \left(- \frac{4 \sqrt{2 m_n^*} E_g^{3/2}}{3 q \hbar \xi} \right)$$

决定电流的关键物理量 m_n^* (电子有效质量)、 E_g (半导体禁带宽度)、 ξ (隧穿结电场)

结论: 亚阈值斜率 SS 表达式:

$$SS = \ln 10 \cdot \left(\frac{1}{V_{eff}} \cdot \frac{\partial V_{eff}}{\partial V_{GS}} + \frac{\xi + b}{\xi^2} \cdot \frac{\partial \xi}{\partial V_{GS}} \right)^{-1}$$


从公式可见, SS 与温度项 kT/q 无关 。因此 TFET 理论上可突破 60 mV/dec 极限, 实现超陡亚阈值摆幅, 从而允许 V_{DD} 进一步降低。	
TFET 缺陷 概述: TFET 虽具有超低关态漏电并能突破 60 mV/dec 极限, 但以下两大核心问题制约其量产。	
导通电流 (I_{ON}) 低	对于硅基 TFET, 由于单质硅 (Si) 的禁带宽度 (E_g) 较大, 导致载流子的带带隧穿几率较低。硅基 TFET 的开启电流低于硅基 MOSFET 2-3 个数量级, 器件驱动能力严重受限 。
工艺难度高	TFET 对源区和漏区的掺杂浓度梯度非常敏感 。在实际热工艺中, 源漏区的重掺杂会向沟道区扩散, 从而破坏了陡峭的 PN 结特性, 最终影响隧穿处的势垒宽度。使掺杂的随机波动性会导致 TFET 的开关态电流出现 2 个数量级的剧烈波动。

TFET 缺陷	● 概述: TFET 虽具有超低态漏电流开关比 60 mV/dec 极限, 但以下两大核心问题制约其量产。		
导电电流 (I_{ON}) 低	对于硅基 TFET, 由于单质硅 (Si) 的禁带宽度 (E_g) 较大, 导致载流子的带带隧穿几率较低。硅基 TFET 的开启电流低于硅基 MOSFET 2-3 个数量级, 器件驱动能力严重受限。		
工艺难度高	TFET 对源区和漏区的掺杂浓度梯度非常敏感。在实际热工艺中, 源漏区的重掺杂会向沟道区扩散, 从而破坏了陡峭的 PN 结特性, 最终影响隧穿处的势垒宽度。使掺杂的随机波动性会导致 TFET 的开关态电流出现 2 个数量级的剧烈波动。		
性能改进: 新材料设计			
● 准则: 选择小禁带宽度 (small E_g) 和小有效质量 (small m^*) 的材料。			
● 物理依据: 根据 WKB 公式, 减小 m^* 和 E_g 使分式值减小, 隧穿电流呈指数级放大。			
材料参数对比			
材料	E_g (eV)	m^* (m_0)	特点
Si (传统)	1.12	0.19	隧穿几率低, I_{ON} 受限
Ge	0.66	0.082	E_g 和 m^* 均显著降低
InAs	0.36	0.026	III-V 族, 禁带宽度骤降
InSb	0.14	0.0135	m^* 减小一个数量级以上

P 型/N 型 TFET 的最佳材料体系:

p-TFETs 改进材料	选用 Ge/GeSn (锗/锗锡) 体系。提供小的 E_g 和 m^* , 等效减小隧穿势垒宽度。
n-TFETs 改进材料	选用 III-V 族化合物材料 (典型代表: InGaAs、InAs、GaSb)。提供小的 E_g 和 m^* , 实现高效直接带隧穿 (direct BTBT)。

性能改进: 新结构设计 (提高隧穿面积)	
概述: 除更换材料外, 改变器件的几何结构也能提升电流	



“点”隧穿 电子隧穿方向 (横向) 与栅极电场方向 (纵向) **相互垂直**。隧穿仅发生在源区与沟道交界面的局部区域, 面积很小, 因而限制了 I_{ON} 。

“线”隧穿 通过结构设计, 使栅极直接覆盖在部分源区之上。电子隧穿方向 (纵向) 与栅极电场方向**平行**。

- 结论:** “线”隧穿通过大幅提高隧穿面积, 在相同电压下释放更多隧穿载流子, **有效解决硅基 TFET 导通电流低的问题**。

性能改进——新结构设计 (增强栅控能力)

- 概述:** 结构改进的第二条路径: 利用先进的多栅/环绕栅架构强化对隧穿结电场的控制。

结构	双栅 (DG, Double Gate)、纳米线 (NWs, GAA 全环绕栅)、包裹栅 (Wrapped gate)
----	---