

第一章 平面晶体管技术

平面晶体管结构 MOSFET 晶体管结构如下：

现代标准MOSFET结构	源漏重掺杂区	最外侧高浓度掺杂区, 实现优质欧姆接触 , 提升载流子注入/引出效率。
源漏扩展区	源漏扩展区	HDD 与沟道间的 浅结中等掺杂区 , 缓解高场效应, 抑制热载流子注入，保障导通连续性。
表面沟道	表面沟道	栅极垂直电场调控下形成的反型层区域。
轻掺杂间隔层	轻掺杂间隔层	阱区/衬底轻掺杂, 可以增强垂直电场控制。
栅电极、介质	栅电极、介质	共同构成 MOS 电容, 栅极功函数与沟道掺杂调节器件阈值电压 (V_{th})。
侧墙	侧墙	栅极两侧绝缘结构, 实现源漏注入的自对准掩膜。 分隔扩展区与重掺杂区, 抑制杂质扩散, 控制短沟道效应。

平面 MOSFET 的特征尺寸	器件层面
● 特征尺寸：电学引出的栅电极中心距的一半： $\frac{1}{2}CPP$ 。	
● 几何限制：	

$$CPP > l_g + l_{sp} + l_{cnt}$$

l_g : 栅长; l_{sp} : 侧墙宽度; l_{cnt} : 源漏接触孔宽度。

工艺与互连层面

- 特征尺寸：第一层金属半节距： $\frac{1}{2} \times \text{metall pitch}$, metall pitch 为相邻 metall 导线中心距。传统 ITRS 以此命名技术节点 (如 90nm、65nm)。
- via0**: 第 0 层通孔 (接触层与 metall 间互连)，集成度特征尺寸还受层间对准和通孔工艺制约。

MOSFET 工作原理	$V_{GS} < V_T$ (截止)	N^+ 源漏被 P 型衬底隔离, 无导电沟道, $I_D = 0$ 。
	$V_{GS} > V_T$ (导通)	P 型硅表面强反型, 形成 N 型沟道, V_{DS} 驱动电子产生 I_D 。
● 控制规律：恒定 V_{DS} 下, $V_{GS} \uparrow \rightarrow$ 沟道电子 $\uparrow \rightarrow$ 沟道电阻 $\downarrow \rightarrow I_D \uparrow$ 。		
N 沟道增强型	$V_T > 0$, 常关, $V_{GS} > V_T$ 开启	
N 沟道耗尽型	$V_T < 0$, 常开, $V_{GS} < V_T$ 截止	
P 沟道增强型	$V_T < 0$, 常关, $V_{GS} < V_T$ 开启	
P 沟道耗尽型	$V_T > 0$, 常开, $V_{GS} > V_T$ 截止	

MOS 结构阈值电压 以下推导以 P 型 MOSFET 为例。

理想 MOS 能带结构	
理想条件	$\phi_{MS} = 0, Q_{ox} = 0$ $V_G = 0$ 时 全系统能带水平无弯曲 (默认为平带状态)
● ϕ_{FP} (P 型衬底费米势)： $\phi_{FP} = \frac{1}{q}(E_i - E_F) = \frac{kT}{q} \ln \frac{N_A}{n_i}$	
意义: E_F 偏离 E_i 的电势差。	
实际 MOS 能带结构 ($V_G = 0$)	
实际参数	$\phi_{MS} < 0, Q_{ox} > 0$ (材料差异/工艺缺陷所致)
能带特征	半导体表面能带向下弯曲, $\phi_s > 0$
● 表面势 ϕ_s : 硅表面到体内平衡处的电势差, $q\phi_s =$ 能带弯曲量 。能带向下弯曲 $\rightarrow \phi_s > 0$ (表面电势高于体内)。	
● 平带电压 : 实际 MOS 在 $V_G = 0$ 时能带已弯曲, 需外加电压恢复平带, 由此定义平带电压。	

V_{FB} 定义式	$V_{FB} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}}$
MOS 结构阈值电压公式	
对于 PMOS：	

$$V_T = V_{FB} + V_{ox} + 2\phi_{FP} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} - \frac{Q_S}{C_{ox}} + 2\phi_{FP}$$

对于 NMOS：

$$V_T = V_{FB} + V_{ox} + 2\phi_{FP} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + \frac{Q_S}{C_{ox}} + 2\phi_{FN}$$

对于 NMOS (Al/p-Si), ϕ_{FN} 通常为负值 (约 -0.9V 左右), 这也会使 V_T 向正方向移动。

MOSFET 阈值电压 MOSFET (四端) 与 MOS 结构 (三端) 的边界条件有区别：

- 栅极有效驱动电压修正**：栅-衬电压由 V_G 变为 $V_G - V_B$, 故有效栅电压修正为：
$$V_G - V_B - V_{FB}$$

- 强反型临界 ϕ_s 修正**：源/漏及反型层与衬底间 PN 结承受反向电压 $V_S - V_B$, 使强反型更难, ϕ_s 阈值由 $2\phi_{FP}$ 增大为：

$$\phi_s = 2\phi_{FP} + V_S - V_B$$

将 $\phi_s = 2\phi_{FP} + V_S - V_B$ 代入传统氧化层压降公式中, 得到：

$$- \frac{Q_S}{C_{ox}} = \frac{(2qN_A\epsilon_s)^{\frac{1}{2}}}{C_{ox}} (2\phi_{FP} + V_S - V_B)^{\frac{1}{2}} = K(2\phi_{FP} + V_S - V_B)^{\frac{1}{2}}$$

体因子 K ：

$$K = \frac{(2qN_A\epsilon_s)^{\frac{1}{2}}}{C_{ox}}$$

K 仅由工艺参数 (衬底掺杂浓度 N_A 、氧化层电容 C_{ox}) 决定, 与外加电势无关。

MOSFET 阈值电压公式对比

N 沟道 MOSFET (NMOS)

P 型衬底费米势 ϕ_{FP} ：

$$\phi_{FP} = \frac{kT}{q} \ln \frac{N_A}{n_i} > 0$$

体因子 K ：

$$K = \frac{\sqrt{2qN_A\epsilon_s}}{C_{ox}}$$

偏置情况下的完整公式 ($V_S > 0, V_B < 0$)：

$$V_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + K(2\phi_{FP} + V_S - V_B)^{\frac{1}{2}} + 2\phi_{FP} + V_S$$

$V_S = 0, V_B = 0$ 时 (源与衬底均接地)：

$$V_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}}$$

$$+ K(2\phi_{FP})^{\frac{1}{2}} + 2\phi_{FP}$$

阈值电压影响因素	栅氧化层厚度 T_{ox}
工艺参数化统一公式：	
$V_T = \phi_{MS} - \frac{T_{ox}}{\epsilon_{ox}} Q_{ox} - \frac{T_{ox}}{\epsilon_{ox}} Q_{AD} + 2\phi_{FB}$	

从公式可见, T_{ox} **越厚**, 电荷引起的**阈值电压漂移量就越大**。

T_{ox} 的工艺演进数值：

早期 MOSFET 约 150 nm

目前高性能 MOSFET 可达 10 nm 以下

衬底费米势 ϕ_{FB}

● NP 沟道电学符号区分：

$$\phi_{FB} = \begin{cases} \phi_{FP} = \frac{kT}{q} \ln \frac{N_A}{n_i} > 0 & (\text{N 沟道}) \\ \phi_{FN} = -\frac{kT}{q} \ln \frac{N_D}{n_i} < 0 & (\text{P 沟道}) \end{cases}$$

- 掺杂强弱依赖性**： ϕ_{FB} 与衬底掺杂浓度 (N_A 或 N_D) 呈对数 (ln) 关系, 因此**掺杂浓度对其影响不大**。

- 高频特征常数**：在室温下, 当衬底掺杂浓度为 10^{15} cm^{-3} 时, $|\phi_{FB}|$ 约为 0.3 V。即：

N 沟道 MOSFET: $2\phi_{FB} = 2\phi_{FP} = 0.6 \text{ V}$

P 沟道 MOSFET: $2\phi_{FB} = 2\phi_{FN} = -0.6 \text{ V}$

功函数差 ϕ_{MS}

- 物理决定因素：功函数差 ϕ_{MS} 仅与以下三者相关：**金属种类、半导体种类以及掺杂浓度** (题干里应该会给)。

以 $N = 10^{15} \text{ cm}^{-3}$ 的 **Al-Si 体系 N 沟道增强型 MOSFET** 为例：

$$V_T = \underbrace{-0.9 \text{ V}}_{\phi_{MS}} - \frac{T_{ox}}{\epsilon_{ox}} Q_{ox} - \frac{T_{ox}}{\epsilon_{ox}} Q_{AD} + \underbrace{0.6 \text{ V}}_{2\phi_{FB}}$$

耗尽区空间电荷 Q_{AD}

● N 沟道 (NMOS)：

$$Q_A = -qN_Ax_d = -(4qN_A\epsilon_s\phi_{FP})^{\frac{1}{2}} < 0$$

耗尽区内为电离受主杂质, 电荷面密度为负值。

- P 沟道 (PMOS)**：

$$Q_D = qN_Dx_d = (-4qN_D\epsilon_s\phi_{FN})^{\frac{1}{2}} > 0$$

耗尽区内为电离施主杂质, 电荷面密度为正值 (注：因 $\phi_{FN} < 0$, 根号内带负号以保证开方为正数)。

- 比例关系**：衬底费米势 ϕ_{FB} 在估算中视为常数。**耗尽区电荷面密度与掺杂浓度的平方根成正比**，即：

$$Q_{AD} \propto N_A^{\frac{1}{2}}$$

氧化层电荷 Q_{ox}
● 物理特征 ： Q_{ox} 与 制造工艺及晶向 密切相关。为了减小界面态和氧化层缺陷电荷, MOSFET 一般采用 (100) 晶面。
● 定量影响 ：在一阶工艺条件下, 早期 $T_{ox} = 150 \text{ nm}$ 时, 由氧化层电荷引起的电压贡献项 $\frac{Q_{ox}}{C_{ox}}$ 高达 1.8 V 至 3.0 V, 因此早期器件的阈值电压通常很高。
调控阈值电压主要手段
1. 改变衬底或沟道掺杂浓度 N
2. 改变栅氧化层厚度 T_{ox}
衬底偏置效应 (体效应)

- 体效应定义：阈值电压 V_T 随衬源电压 V_{BS} 的变化而变化的现象。
- 电位参考点**：源极电压 $V_S = 0$ 作为全系统的电位参考点。此时各项电压符号对齐为：栅源电压 V_{GS} 、漏源电压 V_{DS} 、衬源 (衬底) 电压 V_{BS} 。

N 沟道 MOSFET 定量推导 将 V_{BS} 引入第 26 页公式 (此时 $V_S = 0, V_B = V_{BS}$), 可得：

$$V_T = V_{FB} + K(2\phi_{FP} - V_{BS})^{\frac{1}{2}} + 2\phi_{FP}$$

有衬底偏压与无衬底偏压 ($V_{BS} = 0$) 时的阈值电压差值 ΔV_T 为：

$$\Delta V_T = (V_T)_{V_{BS}<0} - (V_T)_{V_{BS}=0} = K(2\phi_{FP})^{\frac{1}{2}} \left[\left(1 - \frac{V_{BS}}{2\phi_{FP}} \right)^{\frac{1}{2}} - 1 \right]$$

- 符号：由于实际加在 NMOS 衬底上的动作为反向偏置,即 $V_{BS} < 0$,带入上式后括号内大于 1,因此 $\Delta V_T > 0$ 。
- P 沟道 MOSFET 定量推导**
- P 沟道 MOSFET 的 ΔV_T 公式**：

$$\Delta V_T = (V_T)_{V_{BS}>0} - (V_T)_{V_{BS}=0} = -K(-2\phi_{FN})^{\frac{1}{2}} \left[\left(1 - \frac{V_{BS}}{2\phi_{FN}} \right)^{\frac{1}{2}} - 1 \right]$$

- 符号判定：PMOS 的衬底加正偏压 ($V_{BS} > 0$), 由于前方带有 $-K$ 系数, 计算结果 $\Delta V_T < 0$ 。

体效应漂移方向

当 $|V_{BS}|$ 增大时：


- N 沟道 MOSFET**：阈值电压向正方向变化 (V_T 变大, 器件更难开启)。

- P 沟道 MOSFET**：阈值电压向负方向变化 (V_T 变得更负, 绝对值变大, 器件同样更难开启)。

工艺决定因素
体因子公式：

$$K = \frac{(2q\epsilon_s N)^{\frac{1}{2}}}{C_{ox}}$$

氧化层厚度 T_{ox}	T_{ox} 越厚 $\rightarrow C_{ox}$ 越小 $\rightarrow K$ 越大。
衬底掺杂浓度 N	N 越高 $\rightarrow K$ 越大。
● 结论: T_{ox} 越厚 、 掺杂浓度 N 越高 , 衬底偏置效应 (体效应) 就越严重 , 阈值电压受衬底电压的影响漂移得越剧烈。	
离子注入	

	杂质分布假设：工艺上将注入的杂质浓度简化模拟为梯形分布：在距离表面 0 到 R 的深度范围内, 杂质浓度由基体浓度 N_A 升高到 N'_A。 空间几何限制：注入深度 R 小于沟道下的衬底耗尽区最大厚度 $x'_{d \max}$ (即 $R < x'_{d \max}$)。 图形认知：整个注入区域 (厚度为 R) 必须完全包含在强反型时的表面耗尽区内部。由于引入了额外杂质, 注入后的耗尽区最大厚度 $x_{d \max}$ 会比未注入时的 $x_{d \max}$ 有所减小。
---	---

N_I	离子注入所新增加的杂质浓度, 满足 $N'_I = N_A + N_I$ 。
Q_I	离子注入后在耗尽区内新增加的电离杂质电荷面密度: $Q_I = -qN_I R$

调整后的阈值电压公式 V'_T ：

$$V'_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} - \frac{Q_I}{C_{ox}} - \frac{Q_A}{C_{ox}} \left(1 - \frac{qN_I R^2}{4\epsilon_s\phi_{FP}} \right)^{\frac{1}{2}} + 2\phi_{FP}$$

新公式在中间直接减去注入电荷项 $\frac{Q_I}{C_{ox}}$, 并对原始耗尽层电荷项引入了根号修正系数。

阈值电压调整量 ΔV_T ：

$$\Delta V_T = V'_T - V_T = -\frac{Q_I}{C_{ox}} - \frac{Q_A}{C_{ox}} \left[\left(1 - \frac{qN_I R^2}{4\epsilon_s\phi_{FP}} \right)^{\frac{1}{2}} - 1 \right]$$

阈值电压调整方向 (NMOS)

1. **注入同类型杂质**

- 符号分析**: $N_I > 0$, 由于电离受主带负电, 故新增加的电荷面密度 $Q_I < 0$ 。

- 结论：N 沟道 MOSFET 的阈值电压向正方向调整（*V_T* 增大）。
- 2. 注入反类型杂质
- 符号分析：*N_I* < 0，由于电离施主带正电，故新增加的电荷面密度 *Q_I* > 0。
- 结论：N 沟道 MOSFET 的阈值电压向负方向调整（*V_T* 减小）。

MOSFET 直流电流电压方程

NMOS 相关公式

线性区：

$$I_D=\beta\left[(V_{GS}-V_T)V_{DS}-\frac{1}{2}V_{DS}^2\right]$$

饱和区：

$$I_{Dsat}=\frac{1}{2}\beta(V_{GS}-V_T)^2$$

其中 *V_{Dsat}* = *V_{GS}* - *V_T*，*β* = *W*/*L*·*μ_{eff}*·*C_{ox}*。

亚阈值区：

$$I_{Dsub}=\frac{Z}{L}\mu_nC_D(\phi_S)\left(\frac{kT}{q}\right)^2\exp\left[\frac{q}{kT}\left(\frac{V_{GS}-V_T}{n}\right)\right]\cdot\left[1-\exp\left(-\frac{qV_{DS}}{kT}\right)\right]$$

PMOS 相关公式

线性区：

$$I_D=\beta\left[(V_{GS}-V_T)V_{DS}-\frac{1}{2}V_{DS}^2\right]$$

饱和区：

$$I_{Dsat}=\frac{1}{2}\beta(V_{GS}-V_T)^2$$

其中 *V_{Dsat}* = *V_{GS}* - *V_T*。

亚阈值区：

$$I_{Dsub}=\frac{Z}{L}\mu_pC_D(\phi_S)\left(\frac{kT}{q}\right)^2\exp\left[\frac{q}{kT}\left(\frac{V_{GS}-V_T}{n}\right)\right]\cdot\left[1-\exp\left(-\frac{qV_{DS}}{kT}\right)\right]$$

MOSFET 的亚阈值特性

- 亚阈值摆幅 *S* 的定义：亚阈值转移特性斜率的倒数：

$$S\equiv\frac{\mathrm{d}V_{GS}}{\mathrm{d}(\lg I_{\mathrm{Dsub}})}=\ln(10)\frac{n k T}{q}=\ln(10)\left[1+\frac{C_D(\phi_s)}{C_{ox}}\right]\frac{kT}{q}$$

- 其中 *I_{Dsub}*：亚阈值漏电流（弱反型电流）；*C_D*(*φ_s*)：耗尽层电容；*C_{ox}*：栅氧化层电容；*n* = 1 + *C_D*/*C_{ox}*；理想因子。
- 物理意义：使 ***I_{Dsub}* 扩大 10 倍（一个数量级）所需的 *V_{GS}* 增量。**
- 开关性能要求与工艺减小措施：要求 *S* 尽量小（切换快、关断漏电小）。工艺措施：
 - 降低 *C_D*(*φ_s*)：降低衬底掺杂浓度 *N_A*（*N_A* ↓⇒ *C_D* ↓）
 - 增大 *C_{ox}*：减小栅氧化层厚度 *T_{ox}*（*T_{ox}* ↓⇒ *C_{ox}* ↑）

MOSFET 阈值电压测量
● 方法 1 ——联立方程法：

1. 饱和区电流基本方程

方法 1 建立在晶体管饱和区漏极电流方程的基础之上：

$$I_{\mathrm{Dsat}}=\frac{\beta}{2}(V_{GS}-V_T)^2$$

式中 *β* 为导电系数。


2. 测量与求解过程（核心应理解）

测试动作：在饱和区内，人为改变栅压，分别测量两组不同的数据对：（*V_{GS1}*，*I_{Dsat1}*）和（*V_{GS2}*，*I_{Dsat2}*）。联立方程组：

$$\begin{cases} I_{\mathrm{Dsat1}}=\frac{\beta}{2}(V_{GS1}-V_T)^2\\ I_{\mathrm{Dsat2}}=\frac{\beta}{2}(V_{GS2}-V_T)^2 \end{cases}$$

求解结果：将测得的电压和电流作为已知数代入上式，通过代数消元，即可唯一解出工艺参数 *β* 和阈值电压 *V_T*。

- 方法 2 ——1 *μA* 法：**



原因分析：直线的斜率满足：斜率 = $\sqrt{\frac{\beta}{2}}$ = $\sqrt{\frac{Z\mu_nC_{ox}}{2L}}$ （式中 *Z* 为沟道宽度，*L* 为沟道长度，*Z*/*L* 为宽长比）。

从图可见，**在电流极小的弱反型区到强反型区过渡段，电流偏离了完美的直线**。对于两个除宽长比 *Z*/*L* 不同、其余特性完全相同的 MOSFET，由于其饱和区电流基数不同，当强行指定 *I_D* = 1 *μA* 时，在横轴上读出的 *V_T* 值会产生人为的偏差，无法真实反映相同的物理阈值。

MOSFET 小信号参数
跨导 *g_m*

- 数学定义：

$$g_m\equiv\frac{\partial I_D}{\partial V_{GS}}\Big|_{V_{DS}}$$

- 非饱和区跨导：** 原始电流方程：*I_D* = *β* [(*V_{GS}* - *V_T*)*V_{DS}* - $\frac{1}{2}$ *V_D*²]

对 *V_{GS}* 求偏导：

$$g_m=\beta V_{DS}$$

- 饱和区跨导：** 原始电流方程：*I_{Dsat}* = $\frac{1}{2}$ *β*(*V_{GS}* - *V_T*)²

对 *V_{GS}* 求偏导：

$$g_{ms}=\beta(V_{GS}-V_T)=\beta V_{\mathrm{Dsat}}$$


- 提高饱和区跨导 *g_{ms}* 的途径：
 - 器件工艺角度（提高 *β*）：增大宽长比 $\frac{Z}{L}$ ；提高迁移率 *μ*（改进沟道材料）；减小 *T_{ox}*（增大 *C_{ox}*）。
 - 电路设计角度：提高 *V_{GS}*（增大过驱动电压）。

频率特性

截止频率 *f_T*：器件电流增益为 1 时的频率

$$\begin{aligned}\text{截止频率 } f_T &= f\Big|\frac{I_d}{I_i}\Big|_{=1} = \frac{g_m}{2\pi(C_{gsT}+C_M)} = \frac{g_m}{2\pi C_G} \\ f_T &= \frac{\mu_n(V_{GS}-V_T)}{2\pi L^2}\end{aligned}$$

短沟道效应



L 减小，*V_T* 减小（通常称为阈值电压跌落）。

尺寸缩小的设计方法
按比例缩小规则总结

参数	CE 规则	CV 规则	QCE 规则
器件尺寸	1/ <i>α</i>	1/ <i>α</i>	1/ <i>α</i>
电压	1/ <i>α</i>	$\frac{1}{2}$	$\frac{\epsilon}{\alpha}$
掺杂浓度	<i>α</i>	α^2	$\epsilon\alpha$
耗尽层宽度	1/ <i>α</i>	1/ <i>α</i>	1/ <i>α</i>
阈值电压	1/ <i>α</i>	1	$\frac{\epsilon}{\alpha}$
电流	1/ <i>α</i>	<i>α</i>	ϵ^2/α
负载电容	1/ <i>α</i>	1/ <i>α</i>	1/ <i>α</i>
电场强度	1	<i>α</i>	ϵ
电路门延迟	1/ <i>α</i>	1/ <i>α</i> ²	$\frac{1}{\epsilon}(\epsilon\alpha)$
功耗	1/ <i>α</i> ²	<i>α</i>	ϵ^3/α^2
功耗密度	1	<i>α</i> ³	ϵ^3
功耗延迟积	1/ <i>α</i> ³	1/ <i>α</i>	ϵ^2/α^3

其中 *ε* 为介电常数。

CE 规则	CV 规则
优点：	优点：
速度	集成密度
功耗	电路速度
缺陷：	接口兼容性
噪声容限降	低
亚阈值漏电	电路功耗剧
电流增大（静态功耗增大）	增
接口不兼容	s 内部电场
	增强

平面晶体管性能增强技术

栅工程技术（HK 材料）
HK 的必要性

漏电因素 *T_{ox}* 持续减小，**栅极漏电流在 45nm 以下呈指数级剧升，超薄介质引发的直接隧道击穿。**

计算公式：

$$t_{ox}=\frac{\epsilon_{ox}S_{gate}}{C_{ox}}$$

$$EOT=\frac{\epsilon_{SiO_2}}{\epsilon_{ox}}t_{ox}$$

各项参数物理意义

<i>t_{ox}</i>	替代介质的实际物理厚度。
<i>ε_{ox}</i>	替代介质的介电常数。
<i>ε_{SiO2}</i>	二氧化硅的介电常数（定值，约为 3.9）。
<i>EOT</i>	等效氧化层厚度，即把高 K 介质的电学电容折算成等效二氧化硅介质时的物理厚度。

HK 选择标准	
介电常数	要大
热稳定性	要高
界面态密度	要低
与栅材料兼容性	要好
沉积工艺	便于沉积，均匀性好
三种材料介电常数 <i>ε</i> 对比	
材料	<i>ε</i> 值
SiO ₂	≈ 3.9
Al ₂ O ₃	≈ 9
HfO ₂	≈ 25

定量实例与最终结论

- 厚度等效实例：**达到相同 *EOT* = 3nm**：SiO₂ 仅能做 3nm，Al₂O₃ 可做 6.9nm，HfO₂ 物理厚度可放 大至 19.2nm。
- 结论：铪基（Hf 基）材料能够满足当前对栅介质的要求。

采用 HK 的问题

粗糙界面散射 高 K 介质与硅衬底间形成粗糙界面，造成严重载流子散射，迁移率 *μ* 降低。
远端声子散射 高 K 介质内部偶极子振动传递至沟道硅原子，形成声子散射，降低工作速度。
费米能级钉扎 Hf 原子与多晶硅栅 Si 原子反应形成 Hf-Si 键，引入缺陷中心。**高密度缺陷使多晶硅功函数无法通过掺杂调控。**

HKMG 解决方案	
金属栅（代替多晶硅）	消除 Hf-Si 键形成，改善费米能级钉扎，恢复 <i>V_t</i> _{th} 调控；高电子密度，彻底解决多晶硅栅耗尽。改善界面粗糙度，减轻粗糙界面散射，恢复载流子迁移率。
SiON 缓冲层	
载流子增强技术（应变硅技术）	源漏区嵌入 SiC 应变技术
适用对象	NMOS
工艺手段	外延生长技术在源漏区挖槽并嵌入 SiC 材料。
应力类型	对沟道产生张应力。
电学本质	张应力降低电子电导有效质量 <i>m</i> [*] ，由 <i>μ</i> = $\frac{q\tau}{m^*}$ 得 <i>μ</i> 提高， 提升 NMOS 饱和驱动电流与工作速度。

源漏区嵌入 SiGe 应变技术

适用对象 **PMOS**
工艺手段 通过外延生长技术在 PMOS 的源漏区嵌入 SiGe 材料。
应力类型 对沟道产生单轴压应力。
电学本质 降低空穴的电导有效质量 *m_h*^{*}，由 *μ_h* = $\frac{q\tau}{m_h^*}$ 得 *μ_h* 提高，**提升 PMOS 驱动电流与工作速度。**

流与工作速度。

第一章 PPT 整理完毕


第二章 SOI MOS 器件

SOI 技术的演变

概述	SOI 核心定义
SOI 即 Silicon-on-insulator（绝缘体上硅）。即在 沟道与衬底之间引入绝缘层进行电学隔离 。	
三层物理结构	
表面硅薄层（顶层硅）	用于制作器件的源（S）、漏（D）和沟道。
埋层氧化物（BOX）	通常为 SiO ₂ ，起到关键的电学绝缘隔离作用。
硅衬底	位于最底层，主要起 机械支撑 作用。
● 技术演变：SOI 并非一步到位，其前身是早期的 SOS（蓝宝石上硅）技术。	

SOI 器件的电学优势	
成本低	与硅同为平台技术，可以节约制造成本。
强抗辐射	绝缘衬底 阻断高能粒子在衬底中的电荷收集路径 ，有效抑制单粒子效应。
低寄生电容	消除源/漏与衬底间 pn 结面积， 寄生电容大幅降低 ，提升频率、降低功耗。
提高电路性能	寄生效应减小直接带来 芯片速度的整体提高 。
消除门锁效应	体硅中寄生晶间管导致门锁；SOI 介质完全隔离各器件，切断寄生路径，彻底消除。
SOI 器件的缺陷	
浮体效应	没有零电位参考面，对 AC 特性影响较为复杂，需要精确模型。
背面界面缺陷	衬底技术引入背面界面缺陷，导致载流子散射、俘获、泄漏。
Scaling 挑战	需要极薄的硅膜厚度，会引起相当的器件波动。
自热效应	绝缘层不利于热耗散，造成器件电流退化。


现代 SOI 晶圆制造	业界方法是利用 嵌入或者键和 的方法形成 埋层氧化物隔离 顶层硅薄膜层和硅衬底
难点	非晶态 SiO₂ ，表面无法直接外延生长单晶硅。
解决思路	不直接生长，只能利用嵌入或键合方法，在 结构内部形成埋层氧化物（BOX） ，以此强行隔离顶层单晶硅薄膜和硅衬底。
主流 SOI 制造技术	
SIMOX（注入氧分离）	高剂量氧离子注入硅中，高温退火在内部形成 SiO ₂ 层。
BESOI（键合回注）	两片氧化后的硅片表面键合，再从 背面向性 减薄其中一片至所需薄膜厚度。
Smart-Cut(智能剪切)	利用氢离子注入在硅片内部形成损伤带，键合后通过热/机械剥离精准切断。

SIMOX 技术	
	物理原理 利用离子注入技术，将高剂量的氧离子（O⁺）强行注入到单晶硅圆内部，在特定深度通过化学反应形成 SiO₂ 埋层，以此将顶层单晶硅薄膜与底部硅衬底在电学上彻底隔离。 工艺优势: - 工艺简单 - 硅膜质量好 - 产能高 属于单片加工流程，不需要复杂的键合与减薄工序。顶层单晶硅直接继承硅片的晶格结构。适合批量离子注入生产。 技术局限性: 不能制备超薄 SOI 硅膜。

BESOI 技术	
基本原理与缺点	
物理原理	通过键合技术把两片标准硅晶圆紧密键合在一起， 晶圆之间预先通过热氧化形成的 SiO₂ 层作为埋层氧化物（BOX） 。键合完成后，再利用回注性技术把其中一侧晶圆的厚度削弱到目标厚度，形成 SOI 晶圆。
技术局限性: 均匀性差，薄膜难制备。通过机械或化学减薄（回蚀）大面积晶圆很难精准控制残留厚度，导致表面顶层硅的厚度均匀性较差。 技术演进: BESOI 不适合制取超薄顶层硅。为克服这一缺陷，由 BESOI 衍生出了目前最主流的 Smart-Cut 技术。	
Smart-Cut 技术	
核心优势	克服 SIMOX 和 BESOI 无法做到超薄、高均匀性顶层硅的缺陷，是 当前商业化最主流的 SOI 制造技术 。


SOI 器件结构		
SOI 器件分类	● 分类判据：以沟道最大耗尽区宽度 X_d 与沟道下面硅膜的厚度 T_{si} 的相对大小关系分类。	
种类	定量边界条件	体区状态
部分耗尽 PD SOI	$T_{si} > 2X_d$	体区未完全耗尽，存在中性区
全耗尽 FD SOI	$T_{si} < X_d$	体区完全耗尽，无中性区
PD SOI		
	定义 耗尽区分布 器件缺陷	$T_{si} > 2X_d$，称为厚膜器件。 栅氧化层下方正界面与埋氧化层上方背界面各存在一个耗尽区，两耗尽区互不重合。正/背耗尽区之间存在一个中性区域。 浮体效应、翘曲效应、寄生双极管效应、自热效应。

浮体效应（FBE）	PD-SOI 器件中，夹在中间的 中性体区 （阱区） 无连接固定电压电极 。由于它四周被栅氧化层、源漏结和底部 BOX 完全包围隔离，该中性体区在电学上处于 悬空状态 。
翘曲效应	高 V_D 下漏端碰撞电离产生电子-空穴对，空穴积聚于浮体 → 体电位升高 → V_T 下降 → I_D 突增， I_D - V_D 曲线出现 台阶式突起 。
寄生双极晶体管效应	碰撞电离产生的空穴在浮体区积累 → 体电位抬高 → 寄生 n - p - n BJT 导通 → 正反馈导致 Snapback 击穿。
自热效应	埋层氧化物（BOX, SiO ₂ ）提供电学隔离的同时也造成 热隔离 。沟道大电流产生焦耳热 → 热量无法经底部 BOX 层有效耗散 → 顶层硅薄膜内热量堆积 。

体接触	● 体接触：把阱体区连出去接到一个固定电位上，从而控制体电势的变化，抑制浮体效应。
T 型栅	
	结构特征 PD-SOI 器件栅极版图几何形状为字母“T”型，体接触区（p^+ 区）仅设置在“T”型栅的顶端。 核心缺陷 结构不对称 → 导电沟道各处到体接触端距离不等 → 体区各处电位不均匀，版图边缘区域存在边缘效应。
H 型栅	
	结构特征 PD-SOI 器件栅极版图形状为字母“H”型，体接触区设置在“H”型栅的两端。 优点 结构对称 → 体区电位分布相比 T 型栅更均匀，不存在边缘效应。
BTS 型栅	
	全称 Body-Tied-to-Source（源体结短接）型栅。 物理工艺 在器件的源端（Source）内部形成 p^+ 体接触区，利用表面金属层将该 p^+ 体接触区与 n^+ 源区直接短接到同一电位（通常为地）。 缺陷 源端和漏端结构不对称（源端有体接触引出，漏端没有）→ 源漏端不可互换 → 电路设计极不灵活。
三种体接触方案对比	

体接触类型	结构对称性	边缘效应	源漏可互换性	设计灵活性
T 型栅	不对称	存在	可互换	较好
H 型栅	对称	不存在	可互换	好
BTS 型栅	不对称	不存在	不可互换	不灵活

FD-SOI		
	定义 $T_{si} < X_d$，称为薄膜器件。 物理特征 硅膜极薄，前栅耗尽区直接贯穿整个顶层硅，体内无中性区 → 正背面电荷耦合。前沟道特性（如 V_T）直接受背界面电场与 BOX 状态影响。	
电学优势		
浮体效应抑制	FD-SOI 饱和区工作时顶层硅薄膜 全耗尽 。碰撞电离空穴在源区附近即被复合， 体内不发生电荷积累 。	
短沟道效应抑制	FD-SOI 结深极薄 → 源漏耗尽层横向扩散宽度大幅减小 → 栅极对沟道电场控制力增强 。	
背面偏置能力	超薄 BOX 存在，可对 衬底施加偏置 ，动态调节阈值电压。	
极低电源电压	最小工作电压可达 0.4 V，降低功耗。	
工艺流程（这里按照 CWY 期末复习课件的 10 步整理）		
FD-SOI 与 MOSFET 平面工艺制程是兼容的。其前段工艺采用了 前栅 HKMG 和 应变硅技术 衬底 → 隔离（STI）→ 注入 （阱区）→ 栅介质 （先 N 后 P）→ 栅极成型 （多晶硅刻蚀）→ 侧墙 → 应变源漏 （NMOS 用 SiC，PMOS 用 SiGe）→ 金属硅化物 （减阻）		
PD-SOI 与 FD-SOI 对比		
对比项	PD-SOI	FD-SOI
定量边界	$T_{si} > 2X_d$	$T_{si} < X_d$
中性区	存在（两个耗尽区互不重合）	不存在（全耗尽）
正背面耦合	弱（中性区隔离）	强（电荷直接耦合）
能带图特征	中间有平直段	全厚度弯曲

SOI 器件特性		
阈值电压	PD SOI	
对于 PD SOI 器件，由于其中性区的隔离作用，正栅和背栅之间没有电学耦合，器件在电学上等效为由正栅和背栅 独立控制 的 两个体硅器件并联 ，故在此不做讨论。		
FD SOI		
	电学耦合状态 简化模型	正栅与背栅相互耦合 → 两者 V_T 相互影响 。 忽略短沟道效应，仅考虑 一维（1D）SOI MOS 结构 ，沿深度方向做 一维静电学分析 （和半导体器件物理类似）


电势分布	$\phi(x) = \frac{qN_Ax^2}{2\epsilon_s} + \left(\frac{\phi_{sb} - \phi_{sf}}{T_{si}} - \frac{qN_AT_{si}}{2\epsilon_s} \right)x + \phi_{sf}$
电场分布	$E(x) = -\frac{qN_Ax}{\epsilon_s} + \frac{\phi_{sf} - \phi_{sb}}{T_{si}} + \frac{qN_AT_{si}}{2\epsilon_s}$
正表面电场	$E_{sf} = \frac{\phi_{sf} - \phi_{sb}}{T_{si}} + \frac{qN_AT_{si}}{2\epsilon_s}$
背面表面电场	$E_{sb} = -\frac{qN_AT_{si}}{\epsilon_s} + E_{sf}$

氧化层电压降:	
设正、背栅氧化层电容分别为 C_{oxf} 和 C_{oxb} :	
正栅氧化层电压降	$V_{oxf} = E_{oxf}T_{oxf} = \frac{\epsilon_s E_{sf}}{\epsilon_{ox}}T_{oxf} = \frac{\epsilon_s E_{sf}}{C_{oxf}}$
背栅氧化层电压降	$V_{oxb} = E_{oxb}T_{oxb} = -\frac{\epsilon_s E_{sb}}{\epsilon_{ox}}T_{oxb} = -\frac{\epsilon_s E_{sb}}{C_{oxb}}$
正/背栅电压最终表达式与电荷耦合: （其中硅膜电容: $C_{Si} = \frac{\epsilon_s}{T_{si}}$ ）	

正栅电压	$V_{Gf} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}} \right) \phi_{sf} - \frac{C_{Si}}{C_{oxf}} \phi_{sb} + \frac{qN_AT_{si}}{2C_{oxf}}$
背栅电压	$V_{Gb} = V_{FBb} - \frac{C_{Si}}{C_{oxb}} \phi_{sf} + \left(1 + \frac{C_{Si}}{C_{oxb}} \right) \phi_{sb} + \frac{qN_AT_{si}}{2C_{oxb}}$

电荷耦合关系: 正反栅电压 V_{Gf}/V_{Gb} 分别受背正表面电势 ϕ_{sb}/ϕ_{sf} 控制	
阈值电压:	
1. 背栅为积累型	
边界条件	$\phi_{sf} = 2\phi_{FP}$ （强反型导通）; $\phi_{sb} \sim 0$ （积累态，电势几近为零）
阈值电压 $V_{T,ba}$	将边界条件代入正栅压通用公式，消除 ϕ_{sb} 项:
	$V_{T,ba} = V_{FBf} + \left(1 + \frac{C_{Si}}{C_{oxf}} \right) 2\phi_{FP} + \frac{qN_AT_{si}}{2C_{oxf}}$
变化特征	背面多子积累，形成了静电屏蔽，使得 V_T 不随 V_{Gb} 改变。
2. 背栅为反型	

边界条件	$\phi_{sf} = \phi_{sb} = 2\phi_{FP}$ 。
阈值电压 $V_{T,bi}$	代入正栅压通用公式， ϕ_{sf} 与 ϕ_{sb} 项部分抵消，化简得:
	$V_{T,bi} = V_{FBf} + 2\phi_{FP} + \frac{qN_AT_{si}}{2C_{oxf}}$
变化特征	背面由于强反型起到静电屏蔽作用，阻断了正背栅耦合，使 V_T 达到饱和最小值不再发生改变。
3. 背栅为耗尽型（主要工作区间）	
边界条件	正面电势 $\phi_{sf} = 2\phi_{FP}$ （强反型）。
背表面电势特征	从积累态 0 到反型态 $2\phi_{FP}$ 。
阈值电压	在积累型与反型态之间呈线性函数关系。
表达式:	
	$V_{T,bd} = V_{T,bi} - \frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})}(V_{Gb} - V_{Gb,i})$




调控规律: 背栅压越大，正栅阈值电压越小。	
电流电压特性	由于 FD SOI 中正背栅电荷耦合，所以 I_D 表示为三自变量电压的函数:
	$I_D = I_D(V_{Gf}, V_{Gb}, V_D)$
依然假设电流-电压方程满足 MOSFET 的一般框架:	
	$I_D = \beta \left[(V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right]$

背栅为耗尽型 （依然研究主要工作区间）	
● 电流公式:	
	$I_{D,d} = \frac{Z}{L} \mu_n f C_{oxf} \left[(V_{Gf} - V_{T,bd})V_D - \left(1 + \frac{C_{Si}C_{oxb}}{(C_{Si} + C_{oxb})C_{oxf}} \right) \frac{V_D^2}{2} \right]$

调控规律: 背栅耗尽时， I_D 随 V_{Gb} 增大而增大	
亚阈值效应	亚阈值斜率 S
物理意义: 表征栅电压对亚阈值漏电流的控制能力；S 越小，栅控能力越强，关态向开态转换越快。	
背面积态下的 S_{bd}	
表达式:	$S_{bd} = (\ln 10) \frac{kT}{q} \left[1 + \frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} \right]$

一般情况下，埋氧化层（BOX）厚度远大于顶层硅层厚度和正栅氧化层厚度。电容大小与介质厚度成反比，因此:	
	$C_{oxb} \ll C_{Si} \text{ 和 } C_{oxb} \ll C_{oxf}$
代入 S_{bd} 公式， C_{oxb} 极小使 $\frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} \rightarrow 0$ ，背面耗尽时亚阈值斜率近似理想值:	
	$S \approx (\ln 10) \frac{kT}{q}$

电学优势: 背面积耗尽器件亚阈值斜率小，关态泄漏电流小，有利于大幅降低芯片静态功耗。	
SOI 器件增强技术	
短沟道效应	短沟道特性判据: L/λ_1，即沟道长度与特征长度之比。比值越大，抗短沟道效应特性越好。 特征长度 λ_1:
	$\lambda_1 = \sqrt{\frac{\epsilon_s}{\epsilon_{ox}} T_{Si} T_{oxf}}$
由特征长度表达式可知，增强抗短沟道性可以通过减小 T_{Si} 或 T_{oxf} 来实现。于是 SOI 器件的发展顺序: PD-SOI → FD-SOI → UTB-SOI	

寄生效应	由于未出现在期末复习 PPT 中，暂时不进行整理
SOI-like 技术	由于未出现在期末复习 PPT 中，暂时不进行整理
第二章 PPT 整理完毕	
第三章 多栅 MOS 器件	
FinFET 技术的发展	特征尺寸小于 25 nm 的两条途径
平面改良	即 UTB-SOI（超薄体绝缘体上硅）， 绝缘层上硅膜的厚度应限制在栅长的四分之一（$\frac{1}{4}$）左右 。
三维立体	即 FinFET（鳍式场效应晶体管）。FinFET 内部又分化为 Bulk FinFET（体 FinFET）和 SOI FinFET 两种。

两条路线比较		
	UTB-SOI	SOI FinFET / 体 FinFET
工艺形态	平面工艺	立体工艺
工艺难度与成本	较低	更复杂、成本更高

体 FinFET 与 SOI FinFET 比较		
	体 FinFET	SOI FinFET
衬底材料	体硅晶圆	SOI 晶圆
缺陷密度与成本	缺陷密度更低、成本更低	缺陷密度较高、成本较高
散热性能	更优（体硅导热率 $\gg$ 埋氧层 SiO_2 ）	较差（BOX 层阻碍散热）
电学性能（高频低功耗）	寄生结电容较大	寄生结电容低，适合高频低功耗

FinFET 器件特性

栅宽（有效栅宽）



鳍片宽度 W_{fin}	Fin Width, 鳍片顶部宽度。
鳍片高度 H_{fin}	Fin Height, 鳍片垂直高度。

● 公式:

$$W_{\text{eff}} = 2 \times H_{\text{fin}} + W_{\text{fin}}$$

物理含义: FinFET 是**三面包裹的有源区**——栅极覆盖鳍片左侧面 (H_{fin})、右侧面 (H_{fin}) 及顶面 (W_{fin}), 故高度计入两次。

● **real-三栅**：仅当截面为**正方形**（ $t_{\text{Si1}} = t_{\text{Si2}}$ ，即 $H_{\text{fin}} = W_{\text{fin}}$ ）时，才是真正的三栅极器件。
形态演变路线：




	走向双栅 FinFET	走向单栅 FDSOI
条件	$H_{\text{fin}} > W_{\text{fin}}$ （高大于宽）	$H_{\text{fin}} < W_{\text{fin}}$ （宽大于高）
特点	版面效率高	工艺复杂度高

Fin 的宽度远小于光刻机所能制造的最小尺寸，因此 Fin 的有源区并不是通过光刻形成的，而是采用**SADP（self-aligned double patterning）技术**

[注 1(为什么 FinFET 要把 Fin 宽度制造得很薄？)] 沟道内的点，距离栅极越远，由于短沟道效应（具体为 DIBL，漏极引起的势垒降低），导致沟道区域的势垒高度降低（对应能带图中降低了 Φ_{DIBL} ），导致栅压控制能力变弱，器件性能越差，因此要把栅宽做得很薄，必须设法使沟道中任意点到栅的距离 $\leq 0.25 \times L_g$ （ L_g 为栅长）的范围内。

FinFET 优点	在此省略分析过程，直接记住器件优点
结构优势	通过几何结构加强了对短沟道效应的抑制
亚阈值特性	器件的亚阈值斜率接近理论理想值
功耗与性能	具有低的泄漏电流，适用于高性能和低功耗
掺杂与一致性	沟道区掺杂浓度无需按比例增加，可以轻掺杂甚至不掺杂，避免了迁移率退化及沟道杂质涨落（RDF），提高了器件参数的一致性
驱动能力	器件导通时，栅覆盖的多个表面参与导电，增大了电流驱动能力（即总有效栅宽 W_{eff} 增大）。

FinFET 结构设计	
高宽比对阈值电压影响	FinFET 的高宽比 AR 增大可以更好地抑制阈值电压下降，对短沟道效应有所改善。

	$H_{\text{fin}}=2W_{\text{fin}}$	$H_{\text{fin}}=W_{\text{fin}}$	$H_{\text{fin}}=W_{\text{fin}}/2$
			
	(a) 准双栅 MOSFET	(b) 三栅 MOSFET	(c) 准单栅 SOI MOSFET

- 增大 FinFET 的高宽比可以降低亚阈值斜率。
- 采用大高宽比的结构可以增大芯片中的器件密度，提高版图效率，芯片面积：

$$S_{\text{准双栅}} = 0.75 \times S_{\text{三栅}} = 0.60 \times S_{\text{准单栅}}$$

为了保持良好短沟道特性的同时，得到较大的驱动电流，需要采用**Multi-Fin** 的 FinFET 结构（三个 Fin 比单个 Fin 可以更好地抑制阈值电压下降的短沟道效应，且多 Fin 可以增大电流驱动能力，但会增加有效栅宽（增加栅电容，进而增加延时），因此**需要在延时与电流驱动能力之间权衡**）

围栅 MOS 器件（GAA, Gate-All-Around）	围栅 MOS 器件是多栅器件的终极形态。
器件特征长度大全	

双栅	$\lambda = \sqrt{\frac{\varepsilon_{\text{Si}}}{2\varepsilon_{\text{ox}}}\left(1 + \frac{\varepsilon_{\text{ox}}t_{\text{si}}}{4\varepsilon_{\text{Si}}t_{\text{ox}}}\right)t_{\text{Si}}t_{\text{ox}}} \approx \sqrt{\frac{1}{2}}\lambda_1$
三栅	$\lambda = \sqrt{\frac{\varepsilon_{\text{Si}}}{3\varepsilon_{\text{ox}}}\left(1 + \frac{\varepsilon_{\text{ox}}t_{\text{si}}}{4\varepsilon_{\text{Si}}t_{\text{ox}}}\right)t_{\text{Si}}t_{\text{ox}}} \approx \sqrt{\frac{1}{3}}\lambda_1$
PI 栅	$\lambda = \sqrt{\frac{\varepsilon_{\text{Si}}}{3.14\varepsilon_{\text{ox}}}\left(1 + \frac{\varepsilon_{\text{ox}}t_{\text{si}}}{4\varepsilon_{\text{Si}}t_{\text{ox}}}\right)t_{\text{Si}}t_{\text{ox}}} \approx \sqrt{\frac{1}{3.14}}\lambda_1$
Ω 栅	$\lambda = \sqrt{\frac{\varepsilon_{\text{Si}}}{3.4\varepsilon_{\text{ox}}}\left(1 + \frac{\varepsilon_{\text{ox}}t_{\text{si}}}{4\varepsilon_{\text{Si}}t_{\text{ox}}}\right)t_{\text{Si}}t_{\text{ox}}} \approx \sqrt{\frac{1}{3.4}}\lambda_1$
围栅	$\lambda = \sqrt{\frac{\varepsilon_{\text{Si}}}{4\varepsilon_{\text{ox}}}\left(1 + \frac{\varepsilon_{\text{ox}}t_{\text{si}}}{4\varepsilon_{\text{Si}}t_{\text{ox}}}\right)t_{\text{Si}}t_{\text{ox}}} \approx \frac{1}{2}\lambda_1$

核心优势	
抑制短沟道效应	得益于 360 度全包围的栅极控制力。
高器件性能	关断状态下沟道漏电极低。
低泄漏电流	沟道栅控极强，通常轻掺杂或不掺杂，免疫掺杂原子随机涨落带来的电学偏差。
随机高散掺杂免疫	利用垂直堆叠进一步节省版图面积。
高密度集成	
核心劣势	
制备复杂度	工艺制造难度极高，如最空纳米片/线的刻蚀与栅包裹工艺。
寄生效应	多层堆叠和复杂的内部接触，寄生电容与寄生电阻增大。
自热效应	沟道完全被栅极和氧化层包裹，热量不易通过衬底散出，导致器件内部温度升高。
涨落问题	—
可靠性问题	—

第三章 PPT 总结完毕

第四章 面向实际应用的器件
器件的涨落

杂质随机分布（RDD） 物理机理：**离子注入与扩散在原子尺度高散随机**。纳米尺度下（ $L_g < 100\text{ nm}$ ）沟道耗尽层体积 $W \cdot L \cdot X_{\text{dep}}$ 极小，杂质原子总数 N 降至数十至数百个。

- 杂质数目 N ：服从泊松分布， $\sigma_N = \sqrt{N}$ ，相对涨落 $\frac{\sigma_N}{N} = \frac{1}{\sqrt{N}}$ 。 N 越小，涨落越大，相邻器件杂质数目出现显著微观差异。

杂质数目涨落	沟道内杂质原子总数的统计起伏。
杂质位置涨落	杂质原子在耗尽层内的具体坐标随机变化。
RDD 通过掺杂浓度 N_A 的起伏映射为阈值电压 V_T 波动：	

$$V_T = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + \frac{K(2\phi_{FP})^{\frac{1}{2}}}{C_{ox}} + 2\phi_{FP}$$

其中主要影响系数 $K \propto \sqrt{N_A}$ ，掺杂浓度的微观起伏直接传导至 V_T 。

杂质数目涨落影响	
● 掺杂浓度相对涨落： $\frac{\sigma_N}{N_A} \approx 2.4\%$	
● 沟道杂质原子数相对起伏： $\frac{\sigma_{n_d}}{n_d} \approx 2.3\%$	
σ_{V_T} （阈值电压标准差）随 L_{eff} （有效栅长）缩小的演进：	
$0.5\text{ }\mu\text{m}$ $0.3\text{ }\mu\text{m}$	$\sigma_{V_T} = 6.9\text{ mV}$ （ $\approx 1.4\%$ ） $\sigma_{V_T} = 10.6\text{ mV}$ （ $\approx 2.2\%$ ）

随 L_{eff} 缩小， σ_{V_T} 显著增大，分布（近高斯）变宽变矮，器件间性能离散度增加。影响 σ_{V_T} 的设计变量还包括栅氧化层厚度、栅宽及掺杂浓度本身。

栅氧化层厚度 t_{ox}	$t_{\text{ox}} \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。 机理： t_{ox} 增大 $\rightarrow C_{\text{ox}}$ 减小 $\rightarrow$ 栅对沟道电荷控制减弱，微观电荷起伏对 V_T 的调制放大。 $WL \downarrow$ （即 $1/\sqrt{LW} \uparrow$ ） $\Rightarrow \sigma_{V_T} \uparrow$ 。 机理：符合面积平方根倒数定律，沟道内杂质原子绝对数越少，统计起伏越剧烈。 $N \uparrow \Rightarrow \sigma_{V_T} \uparrow$ 。 机理：耗尽区电荷总量随 N 增大而增大，绝对电荷涨落总量同步上升。
器件面积 $W \times L$	
掺杂浓度 N	

杂质位置涨落影响

● 结论：仅控制掺杂总数无法消除 V_T 涨落，空间随机分布同等关键

对电路时序的影响

● 传导机制： V_T 涨落 $\rightarrow I_{on} \propto (V_{GS} - V_T)^\alpha$ 波动 $\rightarrow$ 负载电容充放电速度起伏 $\rightarrow$ 逻辑门延迟 5%-15% 离散。

● 受影响参数：传播延迟 t_{LH} 、 t_{HL} ，上升/下降时间 t_r 、 t_f 。


NAND/NOR 门 RDD 时序起伏仿真数据（单位：ps）

参数	t_{HL} (Nom.)	t_{HL} (σ)	t_{LH} (Nom.)	t_{LH} (σ)
NAND	1.254	0.129	0.987	0.107
NOR	0.761	0.111	1.616	0.169

- 后果：关键路径时序不确定性 $\rightarrow$ 时钟频率受限、时序收敛困难。

核心思路：使表面处杂质掺杂浓度很低甚至不掺杂，而在一定深度处增加一层高掺杂层来抑制泄漏电流	
逆向掺杂浓度剖面与 V_T 分布改善（$0.25\ \mu\text{m}$ NMOS）	
常规 硼浓度 $\sim 10^{17}\text{ cm}^{-3}$ 平缓分布；V_T 分布宽矮，$\sigma = 9.2\text{ mV}$。	
逆向掺杂 $0\text{--}0.04\ \mu\text{m}$ 表面区硼浓度 $< 10^{16}\text{ cm}^{-3}$；$> 0.04\ \mu\text{m}$ 深处陡升至 10^{18} cm^{-3} 量级。V_T 分布显著收窄，$\sigma = 3.3\text{ mV}$。	

线条边沿粗糙（LER） ● 定义：**栅极线条边沿的原子级不规则凹凸不平**，导致沿栅宽 W 方向局域实际栅长随机变异。

	理想版图	栅极为规则直线矩形，具有均匀栅长 L 与栅宽 W 。
	实际形貌	光刻光子散粒效应与刻蚀离子轰击不均匀 $\rightarrow$ 边沿非陡直，SEM 下呈现微观粗糙。
	核心问题	随器件尺寸缩小，LER 如何演变？ $\rightarrow$ 工艺极限下的缩放规律。

- 工艺极限下 LER 的非比例缩放：经厂商实验证明：**各工艺节点下 LER 绝对值基本保持在 $\sim 5\text{ nm}$ 不变。栅 LER 不能按比例缩小**。随 L 持续微缩，LER 相对栅长占比急剧飙升， 5 nm 级粗糙度对沟道几何产生主导性破坏，导致器件参数剧烈涨落。

LER 数学表征

方均根值 Δ （RMS）：

$$\Delta = \left(\frac{1}{n} \sum_{i=1}^n \delta_i^2 \right)^{\frac{1}{2}}$$

δ_i ：实际栅边沿与理想边沿的几何位置偏差； n ：沿线条方向采样点数目。**工业界常用 3Δ （3 倍 RMS）表征 LER**，覆盖约 99.73% 统计波动。

	● LWR（线宽粗糙度） ：MOSFET 沟道由 双侧栅边缘 共同定义，故引入线条宽度粗糙度（LWR）：
	$\Delta_{LWR} = \left[\frac{1}{n} \sum_{i=1}^n (L_{gi} - L_g)^2 \right]^{\frac{1}{2}}$
	其中： L_{gi} ：局域实际栅线条宽度； L_g ：平均栅长。

双侧相关系数：	
$\rho = 0$ （最常见）	两侧粗糙不相关，独立叠加： $\sigma_{LWR}^2 = 2\sigma_{LER}^2$ 。
$\rho = -1$ （负相关）	互补波浪状，线宽变异最大： $\sigma_{LWR}^2 = 4\sigma_{LER}^2$ 。
$\rho = 1$ （正相关）	整体弯曲但宽度恒定，线宽无起伏： $\sigma_{LWR} = 0$ 。

定性影响	
● 尺寸依赖性：参数标准差随 W 减小而显著增大。	
● 不对称影响：LER 对 I_{on} 影响小，对 I_{off} 影响显著。	
● 阈值电压 V_T ： σ_{V_T} 随方均根涨落 Δ 单调上升；相同 Δ 下， $L = 30\text{ nm}$ 的 σ_{V_T} 斜率远高于 $L = 50\text{ nm}$ ，表明 器件缩小剧烈放大 LER 对 V_T 的扰动 ，并伴随 V_T 降低效应。	
工艺解决方案：侧墙光刻技术	
● 原理：以 ALD 薄膜厚度与各向异性刻蚀的物理边界定义图形， 避开传统光刻光子散射造成的边界畸变 。	
常规光刻	光刻胶分子随机溶解度变异与化学放大胶随机扩散 $\rightarrow$ 侧边缘锯齿状畸变 $\rightarrow$ 不同断面 L_g 空间变异剧烈，易诱发漏电流。
侧墙光刻	边缘由均匀薄膜沉积外延侧壁定义 $\rightarrow$ 沿栅宽方向 L_g 高度一致，消除几何畸变引入的局域短沟道效应。

栅材料的功函数变化	● 物理机制：金属栅（HK/MG）由随机取向晶粒构成，各晶向逸出功不同 $\rightarrow$ 栅平面内功函数 ϕ_M 空间不均匀，即 WKF。由 $\phi_{MS} = \phi_M - \phi_S$ ， ϕ_M 局域波动直接传导至 V_T ，引发 σ_{V_T} 退化。
● 材料依赖性（栅面积 $(16\text{ nm})^2$ ）：	$\sigma_{V_{th}}$ 由低到高：TiN（98 mV） < TaN（120 mV） < WN（157 mV） < MoN（295 mV）。 晶粒尺寸与晶向各异性决定涨落敏感度 。
NMOS 与 PMOS 涨落源非对称性对比	NMOS 和 PMOS 上拉电阻的涨落源非对称性对比：
NMOS $\sigma_{V_{th}}$ 排序	RDD（43 mV）> PVE（28 mV）> WKF（24.7 mV）， 沟道掺杂精度是 NMOS 一致性核心 。
PMOS $\sigma_{V_{th}}$ 排序	WKf（73.6 mV）> RDD（42.2 mV）> PVE（27.6 mV）。 栅极晶粒起伏是 PMOS 一致性核心 。

电路级时序涨落对比	
● 瞬态波形离散：200 晶体管样本仿真表明： $\sigma_{V_{th}}$ 离散引致 $t_f、t_r、t_{HL}、t_{LH}$ 开关发散，输出瞬态曲线在转换沿形成明显散布带。	
RDD	四项时序参数影响均衡， $\sigma \sim 0.08\text{--}0.13\text{ ps}$ 。
PVE	四项时序参数离散均 $< 0.10\text{ ps}$ ，整体波动最低。
WKf（核心）	对过渡时间 $t_r、t_f$ 波动极小（ $< 0.07\text{ ps}$ ）； 对传播延迟 $t_{HL}、t_{LH}$ 爆炸性增强，均 $> 0.20\text{ ps}$，远超 RDD 与 PVE 之和 。

器件的可靠性	核心定义：器件在正常工作电场与温度下，因 老化（aging） 引起微观结构不可逆物理病变，导致宏观参数随时间衰减。 关注排除早期制造缺陷后的长期退化规律 。
● 物理根源：宏观电流衰减直接反映老化应力下 $\Delta V_T > 0$ （阈值电压正向漂移）或 μ_{eff} （有效迁移率）严重退化等微观病变。	
偏置温度不稳定性	● BTI 定义 ：高温且栅极承受较大偏压应力下，器件特性参数（核心为 V_{th} ）发生漂移的现象。

触发条件	高温 + 栅极大偏置电压（应力电场）。
极性分类	PBTI（正偏压）：正栅压应力，主要对应 nFET。 NBTI （负偏压）：负栅压应力，主要对应 pFET。
典型 NBTI 偏置状态	pFET（n-well 上， p^+ 源漏）：源/漏/n-well/p-衬底接地，栅极施加负压 V 。
核心电学特征	应力阶段参数持续退化，恢复阶段出现松弛回漂。

第五章 存储器

概述 单一介质无法兼顾高速与高密度，故引入金字塔型层次。**从顶端到底端：速度递减、容量递增、每比特成本递减**。

层次	典型延迟 / 访问时间	Size	Latency
Processing	~ 1ns	1x (基准)	1x
Memory	~ 10ns	10x	100x
SCM	介于 DRAM 与 SSD 之间	100x	1,000x
Storage	~ 100,000x (SSD); ~ 10ms (HDD)	—	10,000,000x

存储器分类基于**物理特性（易失性 / 非易失性）**和**工作原理**：

挥发 随 机 存 储 器 断电数据消失，随机地址读写，位于层次金字塔上部。

(DRAM, SRAM) **不挥发**性存储器 **(Flash)** 断电不丢失，ROM→PROM→EPROM→E²PROM→**Flash** (SSD 主力)，擦写速度慢

新型非易失性存储器 结合 RAM 高速与 ROM 非易失性，SCM 候选：**CTM**、**FeRAM**、**MRAM**、**PRAM**、**RRAM**。

发展脉络：*ROM* → *PROM* → *EPROM* → *E²PROM* → *Flash*

维度	DRAM	SRAM	Flash
晶体管数	1T+1C	6T	1T
Cell Size	6-12 <i>F</i> ²	50-80 <i>F</i> ²	—
读/写时间	50ns	8ns / 1-100ms	1us / 1-100ms
耐久性	∞	∞	> 10 ⁵
缩放瓶颈	电容保持	漏电	EOT

挥发性存储器

DRAM 1T1C 结构	
	WL（字线）：接栅极，控制 MOS 管导通/截止。 BL（位线）：接源/漏区，负责数据输入输出。 PL（极板线）：与存储电容 <i>C_s</i> 顶部连接。 <i>C_s</i> = <i>A_s</i> (<i>C_{ox}</i> + <i>C_j</i>) ≈ <i>A_s</i> <i>C_{ox}</i>，氧化层极薄故 <i>C_{ox}</i> ≫ <i>C_j</i>。 读写：WL 高 →MOS 导通 →BL 与电容连通，电荷转移。 保持：WL 低 →MOS 截止 → 电荷隔离存储。

” **动态” 物理根源**：DRAM 存”1” 时 pn 结反偏 → 反向泄漏电流 *I_{leak}* 致电容电荷流失，电平衰退，须周期性刷新。

读操作与电荷共享	
流程：BL 预充至 <i>V_R</i> → WL 拉高 → <i>C_B</i> 与 <i>C_s</i> 连通 → 电荷共享，电平趋于一致。	

灵敏再生放大器（S/R）：

解决读出信号微弱与破坏性读出两大问题。**结构**：交叉耦合反相器（两对 PMOS+NMOS）构成**双稳态触发器**。

放大（回写） 将微弱 ΔV 放大至满幅逻辑电平（*V_{DD}* 或 GND）。放大信号立即写回 *C_s*，恢复原存储数据，解决破坏性读出。

DRAM 的刷新	
动态成因	<i>C_s</i> 无绝对绝缘，泄漏电流 <i>I_{leak}</i> 使存储电容持续流失。
失效阈值	高电平下降 20% 即判定信息丢失（对应 $\Delta V = 0.2V_{S1}$ ）。
刷新操作	失效前由 S/R 将衰退电平重新放大并写回 <i>C_s</i> ，恢复标准逻辑电平。

刷新效率 η（系统性指标）	
刷新期间 DRAM 无法响应 CPU 读写请求（死区时间）。 η 越小则有效读写时间占比越大。	

保持时间，电荷衰减达 20% 阈值的物理时间极限，为考查时间窗口。
刷新周期数（阵列需刷新的总行数）。
单行刷新周期耗时。
t_h 窗口内所有刷新操作的总功耗耗时。

实例 (256Kb DRAM)： *m* = 256, *t_h* = 4ms, *t_{RC}* = 400ns。分子：256 × 400 × 10^{−9} = 102.4 μs；分母：4 × 10^{−3} = 4000 μs。

$$\eta = \frac{102.4}{4000} \times 100\% = 2.56\%$$

即 4ms 窗口内 2.56% 时间被刷新锁死，97.44% 可供正常存取。

SRAM 核心结构	
	SRAM 核心为 交叉耦合反相器对 （节点 N1/N2），外接两位线（BL / <i>BL</i> ）与单字线（WL）控制两访问管 M1/M2。
写”1”	WL 置高 →M1/M2 导通；BL 拉高、 <i>BL</i> 拉低 →N1 充电、N2 放电 → 强制锁入 N1=1,N2=0 稳态。
写”0”	BL 拉低、 <i>BL</i> 拉高 →N1 放电、N2 充电 → 锁入 N1=0,N2=1 稳态。
读操作	读前 BL 与 <i>BL</i> 预充至高电平 ；WL 置高 →N2=0 时 <i>BL</i> 经 M2 放电（读”1”），N1=0 时 BL 经 M1 放电（读”0”），在位线对产生差分电压差。
保持	WL 置低 →M1/M2 截止 →N1/N2 隔离； 交叉耦合正反反馈使状态无限期保持 （仅需维持供电）。

类型	负载	静态电流	特征
NMOS 6T 早期	耗尽 NMOS	<i>I</i> _{on} ≈ 1.4 × 10 ^{−5} A	直流通路，功耗极大
多晶硅负载 4T 过渡	高阻多晶硅 <i>R_L</i>	<i>I</i> _{on} ≈ 10 ^{−8} A	降 3 个数量级，仍存直流通耗
CMOS 6T	PMOS 上拉 +NMOS 下拉	≈ 0（仅亚阈值漏电流）	无直流通路，信号稳定

对比 DRAM：静态正反反馈锁存，无需刷新，速度极快，广泛用于 cache 与嵌入式存储。

SRAM 单元稳定性	
不稳定性来源	内部：工艺偏差致阈值电压/宽长比失配；外部：α 粒子辐射、线路串扰、 <i>V_{DD}</i> 波动。干扰超阈值则正反馈破坏 → 状态翻转。 外部驱动强制改变内部状态的难易程度——越易写入则写稳定性越好。
写稳定性	读操作时内部节点受位线电压扰动，抵抗干扰维持稳态的能力。
读稳定性	

写稳定性与 β_Q	
	物 理 过 程（写”0”） WL 拉高 →M5 导通，BL 拉低 →M3 与 M5 在 N1 形成 <i>V_{DD}</i> -GND 分压，门管须强于负载管方可拉低 N1 翻转。
核心参数	$\beta_Q = \frac{K_P}{K_a} = \frac{K_3}{K_5} = \frac{K_4}{K_6}; K_P \text{ 为负载管 (PMOS) 导电因子, } K_a \text{ 为门管 (NMOS) 导电因子。}$ $\beta_Q \text{ 越小写入越易；门管导电能力须强于负载管,方能将 N1 电位拉低越过反相器翻转阈值。故设计上需减小 PMOS 尺寸、增大传输门 NMOS 尺寸。}$
物理本质	

写操作动态机制 写翻转的本质是**强行拉低原本为”1”的节点**。因读稳定性约束，外部难以通过 PG 将”0”节点直接拉高，突破口在”1”节点 N2。

第 1 阶段 初始 N1=0,N2=1。外部 *BL* 低电平经 PG2 强行拉低 *V_{N2}*。
第 2 阶段 *V_{N2}* 低于反相器开关阈值时正反馈启动：PU1 导通 →N1 充电（0→1）；PU2 截止 →N2 彻底放电至 0，写入完成。

等效分压与 γ ratio	
写入瞬间 N2 节点经历 PU2（拉高）与 PG2（拉低）的电荷角力。	

$$\gamma = \frac{(W/L)_{PU}}{(W/L)_{PG}} \text{ 等效于 } \beta_Q = \frac{K_P}{K_a}$$

PG 导电能力须战胜 PU——*I_{WRITE}* 主要流向 GND 而非维持 N2 电位。WL 开启后 *BL* 拉低，*V_{N2}* 从 *V_{DD}* 开始下降，**PG 强度必须克服 PU 强度方能率先拉低”1”**。

读稳定性与 β_R（Cell Ratio）	
读稳定性是写稳定性的对立面。读操作前 BL 与 <i>BL</i> 预充至 <i>V_{DD}</i> 。以读”1”（N1=1，N2=0）为例：WL 开启，M6 导通， <i>BL</i> 高电平经 M6 向 N2 注入电荷，形成 <i>BL</i> -M6-N2-M2-GND 通路，N2 产生瞬态电压扰动 ΔV 。	

不挥发性存储器

Mask ROM
● 基本结构与**工作原理**： 每个存储单元仅由一个 MOS 晶体管构成。引脚连接：栅极（Gate）接字线（WL），漏极（Drain）接位线（BL），源极（Source）共同接地（GND）。**物理本质**：存储的逻辑内容（”0”或”1”）完全由管子本身的导通或截止状态决定。
● 三种编程方法及物理机制： 掩膜式 ROM 在出厂制造时就通过光刻步骤决定了数据，其具体的物理实现手段有三种：

离子注入掩膜版编程 通过光刻掩膜，在特定单元的 NMOS 沟道中注入硼（B）离子。由于硼是 p 型掺杂，这会使显著提高该 MOS 管的阈值电压（*V_{TH}*），在正常读取电压下，该管子保持截止，位线不放电。

有源区掩膜版编程 改变有源区几何拓扑，只有当有源区与多晶硅栅极发生空间叠置时，才会实际形成 MOS 管。若不叠置，则该位置无沟道，相当于永久截止。

控制接触孔（Contact）的有无，只有存在接触孔时，MOS 管才能与位线（BL）电学连接并对其放电。有孔导通放电存”1”，无孔不导通保持预充存”0”。

PROM	● 单元电路拓扑 ： 采用多晶硅电阻负载 PROM 单元。其物理层叠为：位线（BL）→ 高阻多晶硅电阻 → MOS 晶体管漏极 → 源极接地。字线（WL）同样接 MOS 晶体的栅极。
低阻态（n⁺-poly）	阻态与逻辑状态映射 ： 单元只有很小的导通电流，系统判决为存”0”。低阻态（n ⁺ -poly）单元具有较大的导通电流，系统判决为存”1”。

● 出厂状态与编程逻辑： 出厂时所有单元默认都是”0”（即所有多晶硅负载均处于高阻态），**用户在后期使用时，根据需要向特定单元施加编程电信号或热效应**，使高阻多晶硅（HR-poly）转化为低阻的多晶硅（n⁺-poly），将其确定为存”1”单元。此操作不可逆，属于一次性编程（OTP）。

EPROM/E²PROM/Flash
● 共同点： Flash、EPROM、E²PROM 均是基于浮栅管结构实现信息存储。它们都是利用浮栅内捕获电子导致的阈值电压漂移来存储数据。
● EPROM/E²PROM/Flash 对比：

特性	EPROM	E ² PROM	Flash
物理特征	浮栅下面是较厚的氧化层	结构非对称，漏区上方有薄氧化层	整个浮栅下面整体是较薄的隧穿氧化层
擦除机制	无法电擦除，需紫外光全片擦除	漏区薄氧化层高压 F-N 隧穿，单字节擦除	源区隧穿氧化层 F-N 隧穿，块/扇区擦除

新型存储器

CTM（Charge Trapping Memory，电荷陷阱存储器）	
	SONOS 结构： CTM 最典型的实现形式是 SONOS 结构： S（Silicon） 单晶硅衬底，源极接 SL，漏极接 BL。 O（Oxide） 隧穿层，材料为二氧化硅（SiO₂）。 N（Nitride） 俘获层，材料为氮化硅（SiN）。（核心加黑点） O（Oxide） 阻挡层，材料为二氧化硅（SiO₂）。 S（Silicon） 控制栅极，材料为多晶硅（Poly-Si），连接至字线（WL）。 ● 存储机制的物理本质区别： 传统的闪存（Flash）依靠导电的浮栅（多晶硅）来存储电荷，CTM 的本质创新在于：利用绝缘的氮化硅（SiN）俘获层内部的高密度固有陷阱（Traps）来俘获并存储电荷。

特征	Flash（浮栅）	CTM（电荷陷阱）
栅介质结构	双层多晶硅栅（控制栅 + 浮栅）	ONO 复合介质，工艺简化
电荷存在形式	全导电浮栅，电荷自由移动（“面”存储）	绝缘俘获层，电荷被孤立限制在陷阱中（“点”存储）
EOT 微缩抗辐射机制	存在氧化层隧穿，EOT 无法做薄 辐射电离缺陷易使导电浮栅电荷漏光	各陷阱相互绝缘 空间分立陷阱束缚电荷，抗辐射电荷泄漏能力强

FeRAM（Ferroelectric RAM，铁磁随机访问存储器）	
	等效电路与拓扑结构（1T1C）： FeRAM 在电路拓扑上完全继承了传统 DRAM 的 1T1C（1 个晶体管 + 1 个电容）架构： WL（字线） 连接至选择晶体管的栅极（Word Line），控制开关管的导通与截止。 BL（位线） 连接至晶体管的源/漏端（Bit Line），用作数据的输入与输出，图中 <i>C_{FE}</i> 代表位线寄生电容。 <i>C_{FE}</i>（铁电电容）晶体管的另一个源/漏端垂直连接至铁电电容的上电极。 PL（极板线） 铁电电容的下电极统一连接至板线（Plate Line）。

与 **DRAM 的本质区别**：传统 DRAM 电容采用普通介质材料，断电后电荷泄露导致信息丢失；而 FeRAM 将常规电容介质替换为铁电材料，利用其非挥发性物理特性实现非易失性存储。


● 存储原理： 利用铁电材料在**外部电场作用下极化方向发生翻转**的特性来实现信息的永久存储。即使断开外部供电，材料内部的极化状态依然保持。

● 电滞回线（<i>P</i> ~ <i>E</i> 或 <i>P</i> ~ <i>V</i> 曲线） ： 铁电材料的核心特征体现在其电滞回线上，纵轴为极化强度（ <i>P</i> ），横轴为电压（ <i>V</i> ）或电场（ <i>E</i> ）： <i>P_S</i>（自发极化强度）施加外加电场使材料内部铁电畴趋向完全对齐时的最大饱和极化强度（图顶部的虚线横坐标投影）。 <i>P_r</i>（剩余极化强度）当外部电场/电压彻底移除（<i>V</i> = 0）时，材料内部依然保持度的极化强度（即曲线与纵轴的交点）。	
● 存储状态与逻辑映射 ： 铁电材料在零偏压下有两个逻辑稳态，即正向剩余极化强度 + <i>P_r</i> （点 D）和负向剩余极化强度 − <i>P_r</i> （点 G）： 状态”0” 当极化强度处于 +<i>P_r</i>（点 D）状态时，定义为存储逻辑”0”。 状态”1” 当极化强度处于 −<i>P_r</i>（点 G）状态时，定义为存储逻辑”1”。	


MRAM（Magnetic Random Access Memory，磁性随机访问存储器）	
● 核心效应 ： 基于磁阻隧结（MTJ），利用巨磁阻（GMR）效应来实现信息存储。	

● MTJ 的三层物理结构 ：	
自由层⇒	自由层 材料为 NiFe。其磁化方向不固定，可随外加磁场发生翻转。
绝缘层⇒	绝缘层 材料为 AlOx。
固定层⇒	固定层 材料为 NiFe。其磁化方向被固定，不随外部操作磁场翻转。
● 阻态与逻辑定义 ：	
同向低阻	当自由层与固定层的磁化方向一致（平行）时，电子隧穿阻碍较小，器件呈现低阻态，对应逻辑”1”。
反向高阻	当两层的磁化方向相反（反平行）时，电子阻碍较大，器件呈现高阻态，对应逻辑”0”。

PRAM（Phase-change RAM，**相变**随机访问存储器）



PRAM 的工作原理



● **编程（SET）——写“1”：**

施加电流脉冲
材料局部温度 T
时间要求
结果


脉宽大、幅度小（低宽脉冲）。必须满足 $T_x < T < T_m$ （即大于结晶温度 T_x ，但小于熔点 T_m ）。脉冲的宽度 t_2 必须大于结晶感应时间 t_{in} ($t_2 > t_{in}$)。材料在此温度区内保持足够长的时间，**原子有充分的时间进行重新排列**，完成重结晶过程，转变为结晶态，器件呈现低阻，成功写入“1”。

● **读操作：**


偏置条件
状态判决逻辑
非破坏性读出原理

被选中单元的字线（WL）加高电平（使 1T1R 中的 MOS 管完全导通）。位线（BL）加低电压（施加一微小的读取电压 V_R ）。**保持偏置电压不变，检测电流：**电流小则为高阻态（非晶态，读“0”；电流大则为低阻态（结晶态），读“1”。读操作施加远低于阈值电压 V_{th} 的读取电压 V_R ($V_R \ll V_{th}$)，使焦耳热温度低于 T_x 和 T_m ，**避免相变**，保证数据完整无损。

RRAM（Resistive RAM，**阻变**随机访问存储器）




三种 RRAM 连接架构：




RRAM 阻变特性

- **核心阻态：** 高阻态（HRS）对应逻辑“0”，低阻态（LRS）对应逻辑“1”。



阻变特性分类



RRAM 阻变材料

演变路径	非晶态半导体（硫系 . . .）、钙钛矿类化合物 → 过渡金属氧化物。
演进动因	后者在与 CMOS 工艺兼容性、稳定性以及可靠性 这三个关键维度上具有压倒性优势。
阻变材料分类与物理本质	
电极材料	Pt, TiN, W, Cu, Al
中间介质层	Cu ₂ O _x , NiO, ZnO, WO _x , HfO _x , TiO _x , ZrO, CeO, TaO _x , MoO _x , NbO, MnO
选材原因	过渡金属化合物化合价较多且容易发生变价 ，这是电场下形成/断开氧空位缺陷导电长丝的化学基础。 部分金属与 1C 工艺兼容 （如 Ti、W、Al 在标准 CMOS 后道工艺中本就是常用金属）。
RRAM 应用	

非挥发性存储器
忆阻器

利用其 HRS/LRS 状态的持久保持特性，作常规的**高密度高速外存**。能够实现**连续阻值的调制**，表现出非线性记忆。用于非线性网络系统或需要可变电阻的电路模块。用于模仿大脑神经网络的电子神经突触。**作可重构逻辑开关**。利用其非线性整流特征，用于 ESD（静电释放）保护、检波、整流等。rSSRAM（阻变非易失性 SRAM 架构）。**改善 MOS 管的阈值涨落**（利用其阻值可调性来补偿前道晶体管工艺的失配）。

新型存储器横向对比


特性	FeRAM	MRAM	PRAM	RRAM
不挥发性	是	是	是	是
单元晶体管数	1T	1T	1T	0-1T
编程功耗	中等	高	较低	低
读信号范围	-	20%-40%	10X-100X	10X-1000X
写/擦时间	50ns/50ns	10ns/10ns	10ns/50ns	10ns/30ns
读时间	50ns	10ns	20ns	20ns
CMOS 兼容性	差	中等	好	好
多值存储	可以	不	可以	可以
耐久性	$> 10^{12}$	$> 10^{12}$	$> 10^{12}$	$> 10^6$
单元尺寸（F ² ）	30-100	20-30	5-8	~4
每位成本	高	中等	低	低

第六章 新原理器件



传统 MOSFET 器件的局限性

功耗问题 由功耗公式：

$$P = C_L V_{DD}^2 \alpha f + I_{leak} V_{DD}$$



降低 V_{DD} 的限制因素



传统 MOSFET 的亚阈值摆幅极限 ● 物理含义： S （或称 SS ）表示漏极电流改变一个数量级（10 倍）所需的栅电压变化量。 S 越小，器件关断越快。

- 公式：


$$S \equiv \frac{dV_{GS}}{d(\lg I_{Dsub})} = \ln(10) \frac{nkT}{q} = \ln(10) \left[1 + \frac{C_D(\phi_S)}{C_{ox}} \right] \frac{kT}{q}$$

经典理论极限

传统器件结构决定 $1 + \frac{C_D}{C_{ox}} \geq 1$ 。室温（ $T = 300$ K）下， $\ln(10) \frac{kT}{q} \approx 60$ mV/dec，故传统 MOSFET 的亚阈值摆幅存在不可逾越的物理极限： **$SS \geq 60$ mV/dec。**

负电容效应晶体管（NCFET）

- 基本概念：NCFET 是在栅极引入了高介电常数的铁电介质层的晶体管。



铁电材料定义与自发极化 ● 引入目的：引入铁电体是为了实现**负电容**。


普通电介质铁电体 只有在外加电场 E 作用下，电子云被拉长，才会感应出电偶极子。即使是在无电场情况下，内部也具有**自发极化（Spontaneous Polarization）**的电介质，且极化方向可随外加电场的改变而改变。

温度依赖性（居里温度与晶格结构）

- **居里温度：**当温度超过临界值时，铁电材料的自发极化现象消失。自发极化不是永恒存在的。

NCFET 工作机制（负电容效应）与优势 ● **概述：**NCFET 利用负电容效应，打破前文所述的 60 mV/dec 限制。

铁电材料特性



突破极限数学原理

传统器件 亚阈值摆幅因子因为 $1 + \frac{C_s}{C_{ox}} \geq 1$ ，故 $SS \geq 60$ mV/dec。
NCFET 引入负电容 C_{FE} 后，等效公式变为：

$$1 + C_s \left(\frac{1}{C_{ox}} + \frac{1}{C_{FE}} \right) < 1$$

核心结论 因为 C_{FE} 是负数，使得括号内相减，**整个系数小于 1**，从而推导出 $SS < 60$ mV/dec。

电容匹配 ● **电容匹配：**负电容虽能带来超低 SS ，但须满足严格的电容匹配条件。下面对比三种匹配状态（重点考察：量化条件、曲线形态、后果）。



铁电材料发展 传统钙钛矿材料

PZT	Pb(Zr,Ti)O ₃ （钛酸铅锆）
BFO	BiFeO ₃ （铁酸铋）
SBT	SrBi ₂ Ta ₂ O ₉ （钽酸铋锆）

优点 能够实现较小的亚阈值摆幅（SS）；居里温度高，热稳定性高
缺点 高矫顽场导致回滞较大；开启电压（ V_{on} ）过大；与 CMOS 工艺**不兼容**，无法直接用于大规模集成电路制造

实际器件数据

PZT	$SS_{min} \sim 13$ mV/dec（SS 小），Hysteresis ~ 12 V（证实回滞极大）
BFO	$SS_{min} = 8.5$ mV/dec, Hysteresis ~ 4 V, $V_{on} = 4$ V（证实开启电压过大，无法满足低功耗要求）

有机聚合物材料

由于钙钛矿材料回滞大且不兼容 CMOS，研究转向有机聚合物。典型材料：P(VDF-TrFE）（聚偏氟乙烯-三氟乙烯）。

优点 可以实现较小的亚阈值摆幅（SS）
缺点 在空气中器件性能会发生退化（**化学稳定性差**）；依然存在工艺不兼容的问题

实际器件数据

串联铁电 NCFET	原 MOSFET $SS = 92$ mV/dec → 串联 PVDF 后 SS 降低至 25 mV/dec
旋涂铁电 NCFET	原 MOSFET $SS > 100$ mV/dec → 旋涂 PVDF 后 SS 降低至 18 mV/dec

HfO2 掺杂材料

为解决前两类材料共同的致命痛点——工艺不兼容，引入了当前主流的 HfO₂（二氧化铪）掺杂体系。常见掺杂元素：Zr、Al、Si 等。

优点 具有极优的工艺兼容性（因为 HfO₂ 本身就是高 k 栅介质工艺的标准材料）；回滞小
缺点 亚阈值摆幅（SS）的**优化效果不够明显**；工艺**涨落较大**（一致性控制难）


工艺步骤：

Step 1	在衬底（Substrate）上通过 ALD（原子层沉积）沉积 HfO ₂ 并进行循环掺杂（cycles doping）
Step 2	通过 CVD（化学气相沉积）沉积金属电极（TiN 或 TaN）
Step 3	形成最终的栅叠层结构

- **前提：**HfO₂ **本身不具备铁电性**，必须通过掺杂、引入应力以及退火（三者缺一不可）来实现。
- **相变过程：**上述条件促使材料发生再结晶，晶格结构由不具铁电性的正方晶系（Trigonalal）转变为具备自发极化 P 的斜方晶系（Orthorhombic），从而在 HfO₂ 中成功诱导出铁电性。

HfO₂ 掺杂的 SS 限制与 3D FinFET 架构

- **结论：**虽然 HfO₂ 解决了兼容性，但其亚阈值摆幅优化不明显。**该器件最低 $SS_{min} = 55$ mV/dec**



SS 随 V_G 变化曲线对比


黑色曲线 (Gate) 未有效利用内部负电容效应时, 基体 FinFET 最低外栅极 $SS_{\min} = 87 \text{ mV/dec}$ 。

红色曲线 (In-ternal gate 内栅极) 引入负电容效应后, 下探至 $SS_{\min} = 55 \text{ mV/dec}$ 。

隧穿场效应晶体管 (TFET)

基本结构

- 核心结构: 栅控反偏 P-I-N 结 (源区-沟道区-漏区分别构成 P-I-N 结构, 中间的 i 为本征或低掺杂沟道)。



N 型 TFET 源端为 P+ 型掺杂, 漏端为 N+ 型掺杂。(工作条件: $V_{GS} > 0, V_{DS} > 0$)

P 型 TFET 源端为 N+ 型掺杂, 漏端为 P+ 型掺杂。(工作条件: $V_{GS} < 0, V_{DS} < 0$)

注: TFET 与 MOSFET 在器件结构方面主要的区别是: **源漏区掺杂类型相反**。传统 MOSFET 的源漏掺杂类型相同 (如同为 N+), 而 TFET 的源漏掺杂类型必然相反。


开关机制

- TFET 导通机制——关态下的超低漏电: 当 $V_{GS} = 0 \text{ V}$ 时, 器件处于关态。源端与沟道之间的势垒极宽, 电子无法发生隧穿。 I_{OFF} 本质是反偏 P-I-N 结的**反向漏电流**。

示例数据

硅基 TFET 关态电流约为 $10^{-14} \text{ A}/\mu\text{m}$ 。

结论 **TFET 的关态漏电流远小于传统 MOSFET**, 对应控制关态泄漏电流的目标。



导通机制——开态下的带带隧穿 (BTBT): 开态物理过程:

Step 1 栅压 V_{GS} 增大, 电场使沟道表面能带向下移动。

Step 2 源区和沟道表面之间形成较小的势垒宽度。

Step 3 当 E_C (沟道导带底) 低于 E_V (源端价带顶) 时, 开启能带窗口。

Step 4 源端价带电子通过带带隧穿 (BTBT) 进入沟道导带, 形成隧穿电流。

SS 优化原理

- 原理: 传统 MOSFET 通过栅压控制势垒高度; TFET 通过栅压控制隧穿势垒宽度。
- WK B 近似与 SS 极限突破:

隧穿概率与电流 (WK B 近似)

$$J_d \propto T_{\text{WKB}} \approx \exp \left(-\frac{4\sqrt{2m_n^*}E_g^{3/2}}{3q\hbar\xi} \right)$$

决定电流的关键物理量 m_n^* (电子有效质量)、 E_g (半导体禁带宽度)、 ξ (隧穿结电场)

结论: 亚阈值斜率 SS 表达式:

$$SS = \ln 10 \cdot \left(\frac{1}{V_{\text{eff}}} \cdot \frac{\partial V_{\text{eff}}}{\partial V_{\text{GS}}} + \frac{\xi + b}{\xi^2} \cdot \frac{\partial \xi}{\partial V_{\text{GS}}} \right)^{-1}$$

从公式可见, **SS 与温度项 kT/q 无关**。因此 TFET 理论上可突破 60 mV/dec 极限, 实现超陡亚阈值摆幅, 从而允许 V_{DD} 进一步降低。

TFET 缺陷

- 概述: TFET 虽具有超低关态漏电并能突破 60 mV/dec 极限, 但以下两大核心问题制约其量产。

导通电流 (I_{ON}) 低

对于硅基 TFET, 由于单质硅 (Si) 的禁带宽度 (E_g) 较大, 导致载流子的带带隧穿几率较低。硅基 TFET 的开启电流低于硅基 MOSFET 2~3 个数量级, **器件驱动能力严重受限**。

工艺难度高

TFET **对源区和漏区的掺杂浓度梯度非常敏感**。在实际热工艺中, 源漏区的重掺杂会向沟道区扩散, 从而破坏了陡峭的 PN 结特性, 最终影响隧穿处的势垒宽度。使掺杂的随机波动性会导致 TFET 的开关态电流出现 2 个数量级的剧烈波动。

性能改进: 新材料设计

- 准则: 选择**小禁带宽度 (small E_g)**和**小有效质量 (small m^*)**的材料。
- 物理依据: 根据 WK B 公式, 减小 m^* 和 E_g 便使式值减小, 隧穿电流呈指数级放大。

材料参数对比

材料	E_g (eV)	m^* (m_0)	特点
Si (传统)	1.12	0.19	隧穿几率低, I_{ON} 受限
Ge	0.66	0.082	E_g 和 m^* 均显著降低
InAs	0.36	0.026	III-V 族, 禁带宽度骤降
InSb	0.14	0.0135	m^* 减小一个数量级以上


P 型/N 型 TFET 的最佳材料体系:

p-TFETs 改进材料 选用 Ge/GeSn (锗/锗锡) 体系。提供小的 E_g 和 m^* , 等效减小隧穿势垒宽度。

n-TFETs 改进材料 选用 III-V 族化合物材料 (典型代表: InGaAs、InAs、GaSb)。提供小的 E_g 和 m^* , 实现高效直接带带隧穿 (direct BTBT)。

性能改进: 新结构设计 (提高隧穿面积)

- 概述: 除更换材料外, 改变器件的几何结构也能提升电流



“点”隧穿 电子隧穿方向 (横向) 与栅极电场方向 (纵向) **相互垂直**。隧穿仅发生在源区与沟道交界面的局部区域, 面积很小, 因而限制了 I_{ON} 。

“线”隧穿 通过结构设计, 使栅极直接覆盖在部分源区之上。电子隧穿方向 (纵向) 与栅极电场方向**平行**。

结论: “线”隧穿通过大幅提高隧穿面积, 在相同电压下释放更多隧穿载流子, **有效解决硅基 TFET 导通电流低的问题**。

性能改进——新结构设计 (增强栅控能力)

- 概述: 结构改进的第二条路径: 利用先进的多栅/环绕栅架构强化对隧穿结电场的控制。

结构 双栅 (DG, Double Gate)、纳米线 (NWs, GAA 全环绕栅)、包裹栅 (Wrapped gate)