

同济大学计算机系

数字逻辑课程实验报告



学 号 2252941

姓 名 杨瑞灵

专 业 计算机科学与技术

授课老师 张冬冬

一、实验内容

(1)6.4 桶形移位器

实验介绍：

在本次实验中，我们将使用 Verilog HDL 语言实现 32 位桶形移位器的设计和仿真。

实验目标：

深入了解桶形移位器的原理。

使用 logicsim 软件搭建一个 8 位的桶形移位器。

学习使用 Verilog HDL 语言设计实现一个 32 位桶形移位器。

实验原理：

桶式移位器是一种组合逻辑电路，通常作为微处理器 CPU 的一部分。它具有 n 个数据输入和 n 个数据输出，以及指定如何移动数据的控制输入，指定移位方向、移位类型（循环、算术还是逻辑移位）及移动的位数等等




图 6.4.1 4 位桶形移位器原理图


表 6.4.1 aluc1 和 aluc0 的值所对应的逻辑运算

MIPS 指令	aluc1	aluc0	说明
算术右移 (sra)	0	0	a 向右移动 b 位，最高位补 b 位符号位
逻辑右移 (srl)	1	0	a 向右移动 b 位，最高位补 b 位 0
算术左移 (sll)	0	1	a 向左移动 b 位，最低位补 b 位 0
逻辑左移 (sll)	1	1	a 向左移动 b 位，最低位补 b 位 0

二、硬件逻辑图


8 位逻辑图如下：

1. en=0




2. 算数右移


输入：11101101 移动：0 位 输出：11101101



输入：11101101 移动：1 位 输出：11110110




输入：11101101 移动：3 位 输出：11111101




3.算数左移

输入：11101101 移动：1 位 输出：11011010




输入: 11101101 移动: 3 位 输出: 01101000




4.逻辑右移

输入: 11101101 移动: 1 位 输出: 01110110




输入: 11101101 移动: 3 位 输出: 00011101




5.逻辑左移

输入: 11101101 移动: 1 位 输出: 11011011



输入: 11101101 移动: 3 位 输出: 01101111



三、模块建模

6.4

module barrelshifter32(

```

input [31:0] a,
input [4:0] b,
input [1:0] aluc,
output reg [31:0] c
);
reg [31:0] t;
always@(*)
begin
    if(!aluc[0])//右移
        begin
            c=a>>b;
            if(!aluc[1]&&aluc[31])//算数
                begin
                    t=32'b11111111111111111111111111111111>>b;
                    c=~t|c;
                end
            end
        else if(aluc[0])//左移
            c=a<<b;
        end
endmodule

```

四、测试模块建模


```

module barrelshifter32_tb();
reg [31:0] a;
reg [4:0] b;
reg [1:0] aluc;
wire [31:0] c;
    barrelshifter32 bs32(a,b,aluc,c);
initial
begin
    //算数右移
    aluc<=2'b00;
    a<=32'b11111111_11111111_11111111_11101101;
    b<=5'b00011;
    //算数左移
    #100 aluc<=2'b01;
    //逻辑右移
    #100 aluc<=2'b10;
    //逻辑左移
    #100 aluc<=2'b11;
end
endmodule


```


五、实验结果


1.算数右移




2.算数左移



3.逻辑右移





4.逻辑左移

