


# 【C906-SOC最小系统搭建】(1)集成

本项目基于玄铁（XuanTie）开源RISC-V核C906，搭建了一个最小化的SoC系统，旨在深入理解SoC开发流程及其关键模块的设计与实现。

## 1. 总体架构



### 1.1 总线设计

- 采用AXI4作为高性能总线，负责与SRAM、APB的高速数据交互。
- 通过APB总线管理低速外设，优化系统资源分配与功耗效率。

### 1.2 存储与外设设计

- **存储模块：**通过AXI4总线挂载了一块256KB的SRAM，作为初始指令存储器（Memory），用于存储启动代码和关键数据。
- **低速外设：**通过APB总线扩展了低速外设接口，包括一个UART模块，用于调试信息的字符串打印。
- **寄存器模块：**在APB总线上挂载了寄存器组，为后续的读写回环测试提供硬件支持。

### 1.3 总线空间分配及内存属性

空间分配参考了[4.2. BUS — 智显文档中心 v1.0 文档](#)

地址空间定义				CPU SYSMAP 硬件定义（机器模式内存属性）				
空间段	起始地址	结束地址	大小	变量	ADDR	SO	C	B
BROM（预留）	0x00000000	0x000FFFFFFF	256MB	SYSMAP_BASE_ADDR0	28'h0010000	0	1	1
SRAM	0x00100000	0x0FFFFFFF	256MB	SYSMAP_BASE_ADDR1	28'h0020000	0	1	1
DEVICE	0x10000000	0x1FFFFFFF	256MB	SYSMAP_BASE_ADDR2	28'h0030000	1	0	0
C906	0x20000000	0x2FFFFFFF	256MB	SYSMAP_BASE_ADDR3	28'h0040000	1	0	0
DRAM（预留）	0x30000000	0x3FFFFFFF	1GB	SYSMAP_BASE_ADDR4	28'h0080000	0	1	1
RESERVE0	0x40000000	0x7FFFFFFF	1GB	SYSMAP_BASE_ADDR5	28'h00C0000	0	1	1
RESERVE1	0x80000000	0xBFFFFFFF	1GB	SYSMAP_BASE_ADDR6	28'h0100000	0	1	1
RESERVE2	0xC0000000	0xFFFFFFFF	1020GB	SYSMAP_BASE_ADDR7	28'hFFFFFFF	0	1	1

还需要修改sysmap.h文件，具体细节参考《玄铁 C906 集成手册-第四章》

```
1 // ADDR is 28-bit, 4K address
2 // Flag includes: Strong Order, Cacheable, Bufferable, Shareable, Security
3
4 `define SYSMAP_BASE_ADDR0 28'h0010000 // BROM-256MB
5 `define SYSMAP_FLG0      5'b01100
6
7 `define SYSMAP_BASE_ADDR1 28'h0020000 // SRAM-256MB
8 `define SYSMAP_FLG1      5'b01100
9
10 `define SYSMAP_BASE_ADDR2 28'h0030000 // DEVICE-256MB
11 `define SYSMAP_FLG2      5'b10000
12
13 `define SYSMAP_BASE_ADDR3 28'h0040000 // C906-256MB
14 `define SYSMAP_FLG3      5'b10000
15
16 `define SYSMAP_BASE_ADDR4 28'h0080000 // DRAM-1GB
17 `define SYSMAP_FLG4      5'b01100
18
19 `define SYSMAP_BASE_ADDR5 28'h00C0000 // RESERVE0-1GB
20 `define SYSMAP_FLG5      5'b01100
21
22 `define SYSMAP_BASE_ADDR6 28'h0100000 // RESERVE1-1GB
23 `define SYSMAP_FLG6      5'b01100
24
25 `define SYSMAP_BASE_ADDR7 28'hfffffff // RESERVE2-1020GB
26 `define SYSMAP_FLG7      5'b01100
27
28 //End ct_mmu_sysmap
```

## 2. SOC集成

RTL文件夹结构如下：

```
1 tree -L 2 ./rtl/
2 ./rtl/
3 └─ c906_core
4 │   └─ biu
5 │   └─ clint
6 │   └─ clk
7 │   └─ common
8 │   └─ cp0
9 │   └─ cpu
10 │   └─ dtu
11 │   └─ filelists
12 │   └─ fpga
13 │   └─ idu
14 │   └─ ifu
15 │   └─ iu
16 │   └─ lsu
17 │   └─ mmu
18 │   └─ plic
19 │   └─ pmp
20 │   └─ pmu
21 │   └─ rst
22 │   └─ rtu
23 │   └─ sram
24 │   └─ tdt
25 │   └─ vdiv
26 │   └─ vdsp
27 │   └─ vfalu
28 │   └─ vfdsu
29 │   └─ vfmau
30 │   └─ vidu
31 └─ peripheral
32 │   └─ apb
33 │   └─ axi
34 └─ soc
35     └─ addr_map.svh
36     └─ axi2apb_wrap.sv
37     └─ axi_bus.sv
38     └─ axi_interconnect_wrap.sv
39     └─ axi_slave128_wrap.sv
40     └─ c906_wrap.sv
41
42
```

```
└─ per_clk_gen.v
└─ soc.sv
```

由于AXI信号较多，此工程用Interface对AXI BUS进行了封装（参考：[pulpino/rtl/includes/axi\\_bus.sv at master · pulp-platform/pulpino](https://github.com/pulp-platform/pulpino/blob/master/rtl/includes/axi_bus.sv)），方便之后的集成：

```
1 interface AXI_BUS
2 #(
3     parameter AXI_ADDR_WIDTH = 32,
4     parameter AXI_DATA_WIDTH = 64,
5     parameter AXI_ID_WIDTH   = 8
6 );
7
8     localparam AXI_STRB_WIDTH = AXI_DATA_WIDTH/8;
9
10    logic [AXI_ADDR_WIDTH-1:0] aw_addr;
11    logic [2:0]                 aw_prot;
12    logic [7:0]                 aw_len;
13    logic [2:0]                 aw_size;
14    logic [1:0]                 aw_burst;
15    logic                       aw_lock;
16    logic [3:0]                 aw_cache;
17    logic [AXI_ID_WIDTH-1:0]    aw_id;
18    logic                       aw_ready;
19    logic                       aw_valid;
20
21    logic [AXI_ADDR_WIDTH-1:0] ar_addr;
22    logic [2:0]                 ar_prot;
23    logic [7:0]                 ar_len;
24    logic [2:0]                 ar_size;
25    logic [1:0]                 ar_burst;
26    logic                       ar_lock;
27    logic [3:0]                 ar_cache;
28    logic [AXI_ID_WIDTH-1:0]    ar_id;
29    logic                       ar_ready;
30    logic                       ar_valid;
31
32    logic                       w_valid;
33    logic [AXI_DATA_WIDTH-1:0] w_data;
34    logic [AXI_STRB_WIDTH-1:0] w_strb;
35    logic                       w_last;
36    logic                       w_ready;
37
38    logic [AXI_DATA_WIDTH-1:0] r_data;
39    logic [1:0]                r_resp;
40
```

```

41 logic                                r_last;
42 logic [AXI_ID_WIDTH-1:0]          r_id;
43 logic                                r_ready;
44 logic                                r_valid;
45
46 logic [1:0]                          b_resp;
47 logic [AXI_ID_WIDTH-1:0]          b_id;
48 logic                                b_ready;
49 logic                                b_valid;
50
51 modport Master
52 (
53     output aw_valid, output aw_addr, output aw_prot,
54         output aw_len, output aw_size, output aw_burst, output aw_lock,
55         output aw_cache, output aw_id,
56     input aw_ready,
57
58     output ar_valid, output ar_addr, output ar_prot,
59         output ar_len, output ar_size, output ar_burst, output ar_lock,
60         output ar_cache, output ar_id,
61     input ar_ready,
62
63     output w_valid, output w_data, output w_strb, output w_last,
64     input w_ready,
65
66     input r_valid, input r_data, input r_resp, input r_last, input r_id,
67     output r_ready,
68
69     input b_valid, input b_resp, input b_id,
70     output b_ready
71 );
72
73 modport Slave
74 (
75     input aw_valid, input aw_addr, input aw_prot,
76         input aw_len, input aw_size, input aw_burst, input aw_lock,
77         input aw_cache, input aw_id,
78     output aw_ready,
79
80     input ar_valid, input ar_addr, input ar_prot,
81         input ar_len, input ar_size, input ar_burst, input ar_lock,
82         input ar_cache, input ar_id,
83     output ar_ready,
84
85     input w_valid, input w_data, input w_strb, input w_last,
86     output w_ready,
87
88     output r_valid, output r_data, output r_resp, output r_last, output r_id,

```

```

89     input r_ready,
90
91     output b_valid, output b_resp, output b_id,
92     input b_ready
93 );
94
endinterface

```

## 2.1 C906 Wrapper

c906\_wrap参考了openc906官方工程提供的soc例程，例化了一个openc906核和tdt\_dmi\_top调试模块。

通过`CPU\_RVBA宏定义设置CPU指令启动地址，以下展示了c906\_wrap的接口信号。

```

1 module c906_wrap(
2     input          pll_core_cpucclk,
3     input          axim_clk_en,
4     input          pad_cpu_rst_b,
5     input          pad_dtm_jtg_tclk,
6     input          pad_dtm_jtg_tdi,
7     input          pad_dtm_jtg_tms,
8     input          pad_dtm_jtg_trst_b,
9     input          pad_yy_scan_enable,
10    input          pad_yy_scan_mode,
11    input  [39:0]   xx_intc_int,
12    output [1:0]    core0_pad_lpmdb,
13    output          core0_pad_retire0,
14    output [39:0]   core0_pad_retire0_pc,
15    output          dtm_pad_jtg_tdo,
16    output          dtm_pad_jtg_tdo_en,
17
18    AXI_BUS.Master  axi_mst
19 );
20 endmodule

```

## 2.2 AXI IP

本工程需要axi\_interconnect、axi2sram和axi2apb ip。

### 2.2.1 AXI Interconnect

本工程使用的AXI Interconnect基于开源工程：[alexforencich/verilog-axi: Verilog AXI components for FPGA implementation](https://github.com/alexforencich/verilog-axi)

需要[verilog-axi/rtl at master · alexforenrich/verilog-axi](#)目录下的axi\_interconnect.v、arbiter.v和priority\_encoder.v三个文件,

在此基础上用AXI\_BUS进行了封装, 得到了axi\_interconnect\_wrap.sv文件, 需要注意的是这个ip的rst是高电平有效, 接口信号如下:

```
1 // SLAVES: 1 / MASTERS: 2
2 module axi_interconnect_wrap #(
3     parameter DATA_WIDTH = 32,
4     parameter ADDR_WIDTH = 32,
5     parameter ID_WIDTH = 8,
6
7     parameter M00_BASE_ADDR = 0,
8     parameter M00_ADDR_WIDTH = 32'd24,
9
10    parameter M01_BASE_ADDR = 0,
11    parameter M01_ADDR_WIDTH = 32'd24
12 )
13 (
14     input wire          clk,
15     input wire          rst,
16     AXI_BUS.Slave      s00_axi,
17     AXI_BUS.Master     m00_axi,
18     AXI_BUS.Master     m01_axi
19 );
20 endmodule
```

## 2.2.2 AXI2SRAM

本工程使用的AXI2SRAM基于开源openc906中smart\_run-axi\_slave128例程:

[openc906/smart\\_run/logical/axi/axi\\_slave128.v at main · XUANTIE-RV/openc906](#)

使用AXI\_BUS封装得到axi\_slvae\_warp.v文件, 接口信号如下:

```
1 module axi_slave_warp #(
2     parameter AXI_ADDR_WIDTH = 32,
3     parameter AXI_DATA_WIDTH = 128,
4     parameter AXI_ID_WIDTH   = 8
5 )(
6     input          aclk,
7     input          arst_n,
8     AXI_BUS.Slave axi_slave_if
9
10
```

```
);  
endmodule
```

在axi\_slave128的基础上修改了例化的sram大小，本工程集成了一块256KB的SRAM，shape为16384x128，带写字节掩码功能，verilog代码如下：

```
1 module f_spsram_16384x128 (  
2     A,  
3     CEN,  
4     CLK,  
5     D,  
6     Q,  
7     WEN  
8 );  
9  
10 input  [13:0]          A;  
11 input                CEN;  
12 input                CLK;  
13 input  [127:0]        D;  
14 input  [15:0]          WEN;  
15 output reg            [127:0] Q;  
16  
17 reg [127:0] mem [0:16384-1];  
18 integer i;  
19  
20 always @(posedge CLK) begin  
21     for (i=0; i<16; i=i+1) begin  
22         if (~CEN && ~WEN[i])  
23             mem[A][i*8 +: 8] <= D[i*8 +: 8];  
24     end  
25 end  
26  
27 always @(posedge CLK) begin  
28     if (~CEN && (&WEN))  
29         Q <= mem[A];  
30 end  
31  
32 endmodule
```

### 2.2.3 AXI2APB

本工程使用的AXI2APB基于开源工程：[adki/gen\\_amba\\_2021: AMBA bus generator including AXI4, AXI3, AHB, and APB](https://github.com/adki/gen_amba_2021)



使用gen\_amba\_2021生成了带1个axi slave, 2个apb master的ip, 并在此基础上使用AXI BUS进行封装, 接口信号如下:

```
1 module axi2apb_wrap
2     #(parameter AXI_WIDTH_SID = 4,    // ID width in bits
3       parameter AXI_WIDTH_AD = 32,    // address width
4       parameter AXI_WIDTH_DA = 32,    // data width
5       parameter WIDTH_PAD = 32,       // address width
6       parameter WIDTH_PDA = 32,       // data width
7       parameter ADDR_PBASE0 = 32'hC0000000,
8       parameter ADDR_PLENGTH0 = 16,
9       parameter ADDR_PBASE1 = 32'hC0001000,
10      parameter ADDR_PLENGTH1 = 16,
11      parameter CLOCK_RATIO = 2'b00 // 0=1:1, 3=async
12    )
13 (
14     input wire          ARESETn,
15     input wire          ACLK,
16     input wire          PRESETn,
17     input wire          PCLK,
18     AXI_BUS.Slave       AXI_SLAVE,
19     output wire [WIDTH_PAD-1:0] M_PADDR,
20     output wire          M_PENABLE,
21     output wire          M_PWRITE,
22     output wire [WIDTH_PDA-1:0] M_PWDATA,
23     output wire          M0_PSEL,
24     input wire  [WIDTH_PDA-1:0] M0_PRDATA,
25     input wire          M0_PREADY,
26     input wire          M0_PSLVERR,
27     output wire          M1_PSEL,
28     input wire  [WIDTH_PDA-1:0] M1_PRDATA,
29     input wire          M1_PREADY,
30     input wire          M1_PSLVERR
31 );
32 endmodule
```

## 2.3 APB IP

### 2.3.1 APB2REG

本工程使用gpt生成了一个简单的apb2reg模块, 带有16个32bit的寄存器, verilog代码如下:

```
1 module apb_to_reg #(
2     parameter ADDR_WIDTH = 6,
3
```

```

3   parameter DATA_WIDTH = 32
4 ) (
5     input  wire                pclk,
6     input  wire                presetn,
7     input  wire [ADDR_WIDTH-1:0] paddr,
8     input  wire                psel,
9     input  wire                penable,
10    input  wire                pwrite,
11    input  wire [DATA_WIDTH-1:0] pwrdata,
12    output reg [DATA_WIDTH-1:0] prdata,
13    output reg                pready,
14    output reg                pslverr
15 );
16
17 localparam NUM_REGS = 16;
18 reg [DATA_WIDTH-1:0] registers[0:NUM_REGS-1];
19
20 localparam IDLE = 1'b0;
21 localparam ACCESS = 1'b1;
22 reg state;
23
24 wire [3:0] reg_addr = paddr[5:2];
25
26 always @(posedge pclk or negedge presetn) begin
27     if (!presetn) begin
28         state <= IDLE;
29         pready <= 1'b0;
30         pslverr <= 1'b0;
31         prdata <= {DATA_WIDTH{1'b0}};
32         for (integer j = 0; j < NUM_REGS; j = j + 1) begin
33             registers[j] <= {DATA_WIDTH{1'b0}};
34         end
35     end else begin
36         pslverr <= 1'b0;
37         case (state)
38             IDLE: begin
39                 if (psel && !penable) begin
40                     state <= ACCESS;
41                 end
42             end
43             ACCESS: begin
44                 pready <= 1'b1;
45                 if (psel && penable) begin
46                     if (pwrite) begin
47                         registers[reg_addr] <= pwrdata;
48                     end
49                     else begin
50                         prdata <= registers[reg_addr];
51

```

```

52             end
53             state <= IDLE;
54         end
55     end
56     default: state <= IDLE;
57 endcase
58 if (!psel) begin
59     pready <= 1'b0;
60 end
61 end
62 end
endmodule

```

## 2.3.2 APB2URAT

本工程使用的AXI2SRAM基于开源openc906中smart\_run-uart例程:

[openc906/smart\\_run/logical/uart at main · XUANTIE-RV/openc906](https://github.com/XUANTIE-RV/openc906/blob/master/smart_run/logical/uart_at_main.v)

接口信号如下:

```

1 module uart(
2     apb_uart_paddr,
3     apb_uart_penable,
4     apb_uart_psel,
5     apb_uart_pwdata,
6     apb_uart_pwrite,
7     rst_b,
8     s_in,
9     s_out,
10    sys_clk,
11    uart_apb_prdata,
12    uart_vic_int
13 );
14 endmodule

```

## 2.3.3 APB SUB-SYSTEM

apb\_sub\_system模块用于例化apb相关ip, 包括了apb2reg和apb2uart

```

1 module apb_sub_system (
2     input                pclk,
3     input                prst_n,
4     input                [31:0] m_paddr,
5

```

```

6      input          m_penable,
7      input          m_pwrite,
8      input [31:0]    m_pwdata,
9      // REG
10     input          m0_psel,
11     output [31:0]    m0_prdata,
12     output          m0_pready,
13     output          m0_pslverr,
14     // URAT0
15     input          m1_psel,
16     output [31:0]    m1_prdata,
17     output          m1_pready,
18     output          m1_pslverr,
19     // URAT0
20     input          uart0_rx,
21     output          urat0_tx,
22     output          uart0_int
23 );
    endmodule

```

## 2.4 集成

通过之前的封装，SOC顶层集成十分清晰，verilog代码如下：

```

1 module soc (
2     input  i_pad_clk,
3     input  i_pad_rst_b,
4     input  i_pad_jtg_nrst_b,
5     input  i_pad_jtg_tclk,
6     input  i_pad_jtg_tdi,
7     input  i_pad_jtg_tms,
8     input  i_pad_jtg_trst_b,
9     output o_pad_jtg_tdo,
10    input  i_pad_uart_rx,
11    output o_pad_uart_tx
12 );
13
14 wire pad_cpu_rst_b = i_pad_rst_b & i_pad_jtg_nrst_b;
15 wire aclk;
16 wire aclk_en;
17 wire arst_n = pad_cpu_rst_b;
18 per_clk_gen x_per_clk_gen (
19     .ckl_i      (i_pad_clk),
20     .per_clk     (aclk),
21     .axi_clk_en (aclk_en)
22 );

```

```

23 //-----
24 // SLAVE0: BROM
25 // SLAVE1: SRAM
26 // SLAVE2: APB
27 // SLAVE3: DRAM
28 //-----
29 localparam AXI_ADDR_WIDTH = 40;
30 localparam AXI_DATA_WIDTH = 128;
31 AXI_BUS #(
32     .AXI_ADDR_WIDTH(AXI_ADDR_WIDTH),
33     .AXI_DATA_WIDTH(AXI_DATA_WIDTH),
34     .AXI_ID_WIDTH(8)
35 ) axi_node_in[0:0]();
36 AXI_BUS #(
37     .AXI_ADDR_WIDTH(AXI_ADDR_WIDTH),
38     .AXI_DATA_WIDTH(AXI_DATA_WIDTH),
39     .AXI_ID_WIDTH(8)
40 ) axi_node_out[1:0]();
41
42 axi_interconnect_wrap #(
43     .DATA_WIDTH      (AXI_DATA_WIDTH),
44     .ADDR_WIDTH      (AXI_ADDR_WIDTH),
45     .ID_WIDTH        (8),
46     .M00_BASE_ADDR   (`SRAM_BASE_BASE),
47     .M00_ADDR_WIDTH  (`SRAM_ADDR_LEN),
48     .M01_BASE_ADDR   (`APB_BASE_BASE),
49     .M01_ADDR_WIDTH  (`APB_ADDR_LEN)
50 ) x_axi_interconnect_wrap (
51     .clk      (aclk),
52     .rst      (~arst_n),
53     .s00_axi  (axi_node_in[0]),
54     .m00_axi  (axi_node_out[0]),
55     .m01_axi  (axi_node_out[1])
56 );
57
58 //-----
59 // SRAM
60 //-----
61 axi_slave_wrap #(
62     .AXI_ADDR_WIDTH (AXI_ADDR_WIDTH),
63     .AXI_DATA_WIDTH (AXI_DATA_WIDTH),
64     .AXI_ID_WIDTH   (8)
65 ) x_axi_slave_wrap (
66     .aclk      (aclk),
67     .arst_n    (arst_n),
68     .axi_slave_if  (axi_node_out[0])
69 );
70
71

```

```

71 //-----
72 //  C906
73 //-----
74 wire [39:0] xx_intc_int;
75 c906_wrap x_c906_wrap(
76     .pll_core_cpucclk      (i_pad_clk),
77     .axim_clk_en           (aclk_en),
78     .pad_cpu_rst_b         (pad_cpu_rst_b),
79     .pad_dtm_jtg_tclk      (i_pad_jtg_tclk),
80     .pad_dtm_jtg_tdi       (i_pad_jtg_tdi),
81     .pad_dtm_jtg_tms       (i_pad_jtg_tms),
82     .pad_dtm_jtg_trst_b    (i_pad_jtg_trst_b),
83     .pad_yy_scan_enable    (1'b0),
84     .pad_yy_scan_mode      (1'b0),
85     .xx_intc_int           (xx_intc_int),
86     .core0_pad_lpmc_b      (),
87     .core0_pad_retire0     (),
88     .core0_pad_retire0_pc  (),
89     .dtm_pad_jtg_tdo       (o_pad_jtg_tdo),
90     .dtm_pad_jtg_tdo_en    (),
91     .axi_mst               (axi_node_in[0])
92 );
93
94 //-----
95 //  AXI TO APB BRIDGE
96 //-----
97 wire pclk    = aclk;
98 wire prst_n  = arst_n;
99
100 wire [31:0] m_paddr;
101 wire        m_penable;
102 wire        m_pwrite;
103 wire [31:0] m_pwdata;
104 wire        m0_psel;
105 wire [31:0] m0_prdata;
106 wire        m0_pready;
107 wire        m0_pslverr;
108 wire        m1_psel;
109 wire [31:0] m1_prdata;
110 wire        m1_pready;
111 wire        m1_pslverr;
112
113
114 axi2apb_wrap #(
115     .AXI_WIDTH_SID (8),
116     .AXI_WIDTH_AD  (AXI_ADDR_WIDTH),
117     .AXI_WIDTH_DA  (AXI_DATA_WIDTH),
118     .WIDTH_PAD     (32),
119

```

```

120     .WIDTH_PDA      (32),
121     .ADDR_PBASE0    (`NPU_BASE_ADDR),
122     .ADDR_PLENGTH0  (`NPU_ADDR_LEN),
123     .ADDR_PBASE1    (`UART0_BASE_ADDR),
124     .ADDR_PLENGTH1  (`UART0_ADDR_LEN),
125     .CLOCK_RATIO    (2'b00)
126 ) x_axi2apb_wrap (
127     .ARESETn        (arst_n),
128     .ACLK            (aclk),
129     .PRESETn        (prst_n),
130     .PCLK            (pclk),
131     .AXI_SLAVE       (axi_node_out[1]),
132     .M_PADDR         (m_paddr),
133     .M_PENABLE       (m_penable),
134     .M_PWRITE        (m_pwrite),
135     .M_PWDATA        (m_pwdata),
136     .M0_PSEL         (m0_psel),
137     .M0_PRDATA       (m0_prdata),
138     .M0_PREADY       (m0_pready),
139     .M0_PSLVERR      (m0_pslverr),
140     .M1_PSEL         (m1_psel),
141     .M1_PRDATA       (m1_prdata),
142     .M1_PREADY       (m1_pready),
143     .M1_PSLVERR      (m1_pslverr)
144 );
145
146 wire uart0_int;
147 apb_sub_system x_apb_sub_system(
148     .pclk            (pclk),
149     .prst_n          (prst_n),
150     .m_paddr         (m_paddr),
151     .m_penable       (m_penable),
152     .m_pwrite        (m_pwrite),
153     .m_pwdata        (m_pwdata),
154     .m0_psel         (m0_psel),
155     .m0_prdata       (m0_prdata),
156     .m0_pready       (m0_pready),
157     .m0_pslverr      (m0_pslverr),
158     .m1_psel         (m1_psel),
159     .m1_prdata       (m1_prdata),
160     .m1_pready       (m1_pready),
161     .m1_pslverr      (m1_pslverr),
162     .uart0_rx        (i_pad_uart_rx),
163     .urat0_tx        (o_pad_uart_tx),
164     .uart0_int       (uart0_int)
165 );
166 assign xx_intc_int = {39'd0, uart0_int};
167

```

```
endmodule
```

其中的宏定义在addr\_map.svh文件中定义：

```
1 //-----
2 //  AXI MEMORY MAP
3 //-----
4 `define BROM_ADDR_BASE  40'H00_0000_0000
5 `define BROM_ADDR_LEN   32'd28
6 `define SRAM_ADDR_BASE  40'H00_1000_0000
7 `define SRAM_ADDR_LEN   32'd28
8 `define APB_ADDR_BASE   40'H00_2000_0000
9 `define APB_ADDR_LEN    32'd28
10 `define C906_ADDR_BASE  40'H00_3000_0000
11 `define C906_ADDR_LEN   32'd28
12 `define DRAM_ADDR_BASE  40'H00_4000_0000
13 `define DRAM_ADDR_LEN   32'd30
14
15 //-----
16 //  APB SUB-SYSTEM MEMORY MAP
17 //-----
18 `define NPU_BASE_ADDR   40'H00_2000_0000
19 `define NPU_ADDR_LEN    12 // 4KB
20 `define UART0_BASE_ADDR 40'H00_2000_2000
21 `define UART0_ADDR_LEN  12 // 4KB
22
23
24 //-----
25 //  CPU RESET BOOT ADDR
26 //-----
27 `define CPU_RVBA `SRAM_ADDR_BASE
28 `define C906_PLIC `C906_ADDR_BASE
```

CPU\_RVBA定义了CPU核复位后指令开始运行的地址，本工程设置为SRAM的BASE地址，即从SRAM启动程序。