【C906-SOC最小系统搭建】(3)FPGA移植


0. 开发环境

- 1. 本工程使用Alinx AXKU5开发板, FPGA核心为xcku5p-ffvb676-2-i;
- 2. 本工程使用vivado版本为2018.3;
- 3. 本工程使用<u>剑池CDK</u>作为C程序集成开发环境;
- 4. 本工程使用CKLink Lite下载器烧录程序到SRAM;

1. FPGA工程搭建

1) 导入RTL代码

在fpga工程中添加代码目录



将头文件都设置为global include

```
∨ 

□ Design Sources (17)

√ □ Global Include (8)
        addr_map.svh
        aq_dtu_cfig.h
        aq_idu_cfig.h
        aq_lsu_cfig.h
        cpu_cfig.h
        sysmap.h
        tdt define.h
        tdt_dmi_define.h
  ∨ 🗀 Non-module Files (8)
        addr_map.svh
        aq_dtu_cfig.h
        aq_idu_cfig.h
        aq_lsu_cfig.h
        cpu_cfig.h
        sysmap.h
        tdt define.h
        tdt_dmi_define.h
     • ... top (top.v) (1)

∨ ■ x soc : soc (soc.sv) (6)

           x_per_clk_gen : per_clk_gen (per_clk_gen.v)
         > _ x_axi_interconnect_wrap : axi_interconnect_wrap (axi_intercon
          N ovi alovo warp . ovi alovo warp (ovi alova) 20 warp av) (1)
```

2) 添加顶层代码

Alinx AXKU5开发板带有一个200MHz的差分时钟输入,在顶层添加一个IBUFDS将差分时钟转为单端时钟。

此外,使用的CKLink Lite下载器只有nrst引脚,因此把soc上的i_pad_jtg_trst_b置为1,引出 i pad jtg_nrst_b到顶层。

(top上的trst_n名字没改,实际上是nrst_n,这个信号连到i_pad_jtg_nrst b上)

```
1 module top(
2
      input sys_clk_p,
3
      input
              sys_clk_n,
      input sys_rst_n,
      // jtag
      input tck,
      input trst_n,
      input tms,
8
9
      input tdi,
      output tdo,
10
11
      // uart
12
      input
              rx_i,
13
      output tx_o
```

```
14 );
  16 wire sys_clk;
  17 IBUFDS X_IBUFDS(
      .O(sys_clk), // 1-bit output: Buffer output
  19 .I(sys_clk_p), // 1-bit input: Diff_p buffer input (connect directly to t
     op-level port)
      .IB(sys_clk_n) // 1-bit input: Diff_n buffer input (connect directly to to
     p-level port)
  21);
  22
  23 soc x_soc(
  24
        .i_pad_clk
                        (sys_clk),
  25
        .i_pad_rst_b
                        (sys_rst_n),
         .i_pad_jtg_nrst_b (trst_n),
         .i_pad_jtg_tclk (tck),
        .i_pad_jtg_tdi (tdi),
  29
         .i_pad_jtg_tms
                         (tms),
  30
         .i_pad_jtg_trst_b (1'b1),
  31
                       (tdo),
         .o_pad_jtg_tdo
  32
         .i_pad_uart_rx (rx_i),
         .o_pad_uart_tx (tx_o)
  34);
  35
  36 endmodule
  37
```

3) 添加约束

给时钟、复位、jtag和串口添加时序和物理约束

```
12 set_property IOSTANDARD DIFF_SSTL12 [get_ports sys_clk_p]
13 set_property IOSTANDARD DIFF_SSTL12 [get_ports sys_clk_n]
15 # Reset Constraints
16 set_property PACKAGE_PIN J14 [get_ports sys_rst_n]
17 set_property IOSTANDARD LVCMOS33 [get_ports sys_rst_n]
18
19
20 # JTAG Constraints
21 set_property PACKAGE_PIN D14 [get_ports tck]
22 set_property PACKAGE_PIN A13 [get_ports tms]
23 set_property PACKAGE_PIN G12 [get_ports tdi]
24 set_property PACKAGE_PIN E13 [get_ports tdo]
25 set_property PACKAGE_PIN C12 [get_ports trst_n]
27 # Set IOSTANDARD for JTAG
28 set_property IOSTANDARD LVCMOS33 [get_ports tck]
29 set_property IOSTANDARD LVCMOS33 [get_ports trst_n]
30 set_property IOSTANDARD LVCMOS33 [get_ports tms]
31 set_property IOSTANDARD LVCMOS33 [get_ports tdi]
32 set_property IOSTANDARD LVCMOS33 [get_ports tdo]
34 set_property KEEPER true [get_ports tms]
35 set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets tck_IBUF_inst/0]
36
37 # UART Constraints
38 set_property PACKAGE_PIN AE15 [get_ports rx_i]
39 set_property PACKAGE_PIN AD15 [get_ports tx_o]
41 # Set IOSTANDARD for UART
42 set_property IOSTANDARD LVCMOS33 [get_ports rx_i]
43 set_property IOSTANDARD LVCMOS33 [get_ports tx_o]
44
```

4) 初始化SRAM (可选)

如果没有CKLink, 可以通过固化SRAM的方式, 将程序烧录到SRAM。

使用gen hex.py将上一个笔记里得到的case.pat(在./smart run/work目录下)转成hex文件

```
1 def gen_hex(input_file: str):
2    output_file = input_file.split('.')[0] + ".hex"
3    hex_lines = []
4    fp = open(input_file)
5    for line in fp:
6         line = line.strip()
```

```
7
           line = line.split()
 8
           addr = int(line[0][1:], 16)
 9
           data = ''.join(line[1:])
10
           parts = [data[i:i + 2] for i in range(0, len(data), 2)]
11
           data = ''.join(parts[::-1])
12
           hex_lines.append(f''(0{hex(addr//4)[2:].zfill(8)} {data}\n'')
13
       fp.close()
14
       fp = open(output_file, 'w+')
15
       fp.writelines(hex_lines)
16
       fp.close()
17
18
19 if __name__ == "__main__":
     gen_hex('case.pat')
```

然后再在f spsram 16384x128模块中添加\$readmemh函数,对sram进行初始化

```
1 module f_spsram_16384x128 (
2 A,
3 CEN,
 4 CLK,
    D,
6
     Q,
7
    WEN
8);
9
10 input
                                          CLK;
11 input [13:0]
                                          Α;
12 )input
                                          CEN;
13 input [127:0]
                                          D;
14 input [15:0]
                                          WEN;
15 output reg [127:0]
                                          Q;
17 reg [127:0] mem [0:16384-1];
18 initial begin
19
           $readmemh("where is case.hex", mem);
20 end
21 integer i;
23 always @(posedge CLK) begin
24
          for (i=0; i<16; i=i+1) begin</pre>
25
                  if (~CEN && ~WEN[i])
26
                          mem[A][i*8 +: 8] <= D[i*8 +: 8];
27
           end
28 end
29
```

5) 资源消耗

ilization		F	ost-Synthesis	Post-Implementation
				Graph Table
Resource	Utilization	Available	L	tilization %
LUT	70	912	216960	32.68
LUTRAM		254	99840	0.25
FF	29	943	433920	6.90
BRAM		213	480	44.38
10		10	280	3.57
BUFG		6	256	2.34

可以优化I-CACHE和D-CACHE的SRAM生成代码,把bit-mask改成byte-mask,提高bram的利用率,目前bit-mask的bram利用率只有1/64。

2. Hello World

1) 方案一: 固化SRAM


如果是使用hex文件初始化sram,那只要下载好bit流,然后连上串口,就会打印字符串了。

FPGA工程里的时钟为200MHz,之前C程序设置的时钟为100MHz,波特率为19200,所以要把串口工具的波特率设置为38400。


如果FPGA工程的时钟与C程序设置的时钟一致,就不需要调整串口工具的波特率。

2) 方案二: CDK烧录程序

1.创建新工程




2.工程设置, RAM地址设置修改



3.添加代码

修改config.h的SYS频率和APB频率为200MHz




主程序main.c:


```
1 #include "datatype.h"
2 #include "stdio.h"
3 #include "uart.h"
4
5 t_ck_uart_device uart0 = {0xFFFF};
6
7 int fputc(int ch, FILE *stream)
8 {
9  ck_uart_putc(&uart0, (char)ch);
10
```

```
11 }
12
void delay(int count) {
      while(count--) {
14
15
16 }
17
int main (void)
19 {
20
     // setup uart
21
    //----
22
     t_ck_uart_cfig uart_cfig;
23
24
     uart_cfig.baudrate = BAUD;  // any integer value is allowed
25
     uart_cfig.parity = PARITY_NONE; // PARITY_NONE / PARITY_ODD / PARITY_EV
26 EN
     uart_cfig.stopbit = STOPBIT_1;
                                     // STOPBIT_1 / STOPBIT_2
27
     uart_cfig.wordsize = WORDSIZE_8;
                                     // from WORDSIZE_5 to WORDSIZE_8
28
                                  // ENABLE or DISABLE
     uart_cfig.txmode = ENABLE;
29
    // open UART device with id = 0 (UART0)
     ck_uart_open(&uart0, 0);
31
    // initialize uart using uart_cfig structure
32
     ck_uart_init(&uart0, &uart_cfig);
33
34
    while(1) {
35
     printf("Hello C906!\n");
     delay(100000);
37
38
     ck_uart_close(&uart0);
39
    return 0;
40
41 }
```


4.Build工程



5.FPGA下载好比特流,连上CKLink Lite下载器



连上后Project Settings->Debug->ICE Settings->Connect Debug Target会显示CPU核信息。



6.下载程序

点击Start/Stop Debugger按钮

点击Continue Debugger, 就能输出字符串了。

