基于 Tang Nano 9K 的 FPGA 流水线图像处理与四象限 HDMI 显示系统

作品报告

摘要

针对小容量 FPGA 片上存储资源有限、难以同时满足全帧图像存储、邻域运算和多画面显示需求的问题，设计并实现了一套基于 Tang Nano 9K 的 FPGA 流水线图像处理与四象限 HDMI 显示系统。

系统采用 RLE 图像源和板载 PSRAM 完成 RGB565 原图写入与读回，依次实现 RGB 转灰度、中心加权平滑、方向均衡 Sobel 梯度计算，并在显示缓存填充阶段对每个 8×8 区域执行高斯均值池化和局部自适应增强。针对多级窗口级联、跨时钟域事务传递和片上存储资源不足等问题，设计了坐标与有效信号同步机制、PSRAM 请求/应答邮箱以及抽样缓存方案。

最终工程完成 640×480 全帧 RTL 仿真，其中 Vivado Simulator 2018.3 XSim 输出 307,200 个灰度像素、304,964 个高斯有效像素和 302,736 个 Sobel 有效像素；Python 黄金模型对灰度、高斯、原始梯度和阈值边缘四路共 1,217,636 个数值逐点比较，不一致数为 0。缓存填充专项仿真进一步验证三路 80×60 缓存各输出 4,800 个样点。Gowin EDA 2026 年 11 月 2 日最新布局布线结果为 Logic 3988/8640（47%）、Register 1510/6771（23%）、CLS 2563/4320（60%）、BSRAM 25/26（97%）和 rPLL 2/2（100%）。

当前系统采用固化单帧图像作为测试输入，最终算法 RTL 已通过 Vivado XSim 功能仿真，并在 Gowin EDA 中完成综合、布局布线与下载文件生成；板级连续视频采集与整板功耗实测列为后续工作。60 Hz 为 HDMI 目标刷新率，不代表算法支持 60 frame/s 的连续视频处理。

关键词：FPGA；Tang Nano 9K；图像处理流水线；PSRAM；跨时钟域；资源优化；HDMI

缩写说明

表 1　主要缩写与含义

缩写	英文全称	中文含义
FPGA	Field Programmable Gate Array	现场可编程门阵列
PSRAM	Pseudo Static RAM	伪静态随机存储器
RLE	Run-Length Encoding	游程编码
FIFO	First In First Out	先进先出缓存
CDC	Clock Domain Crossing	跨时钟域
BSRAM	Block Static RAM	块静态随机存储器
PnR	Place and Route	布局布线
TMDS	Transition Minimized Differential Signaling	最小化传输差分信号

术语约定：第一级滤波统一称中心加权平滑，其 3×3 等效整数核见 2.3.1；该级在 RTL 与地址平面中沿用 gauss（高斯）命名，故 8×8 统计称高斯均值池化。Sobel 输出称原始梯度，显示端增强结果称增强梯度。

第一部分　作品概述

1.1 功能与特性

作品能够独立完成图像数据读取、缓存、处理、存储和显示。上电后，片上 RLE ROM 输出一帧 640×480 RGB565 图像，系统先清空三个结果平面，再将

原图写入 PSRAM；之后从同一 PSRAM 读回原图并送入流水线算法，生成灰度、中心加权平滑和方向均衡的原始梯度。显示缓存填充模块对高斯平面执行 8×8 高斯均值池化，对梯度平面执行局部自适应增强，HDMI 四象限依次显示原图、灰度、高斯均值和增强梯度。




图 1　系统总体数据流与时钟域：图像源、PSRAM 平面、算法流水线与显示缓存的时钟划分

1.2 完成成果与验证概览

作品的完成情况按照“功能—验证方法—量化结果—证据”组织。算法正确性由全帧 RTL 仿真和独立 Python 黄金模型证明，系统集成由资源、时序与功耗报告证明，板级输出由 HDMI 四象限显示验证。PSRAM 原图读回是算法链路的实际输入，因此四象限结果能够间接验证外存读写、处理和显示链路的协同工作；但报告不把该现象等同于独立的 PSRAM 电气完整性测试。

表 2　成果与验证证据概览

验证项目	样本量/规模	验证方法	判据与结果	证据
RGB 转灰度	307,200	RTL 全帧仿真及 Python 对照	零误差	日志、对照统计
中心加权平滑	304,964	Python 逐像素对照	零误差	对照统计
原始梯度	302,736	Python 逐像素对照	零误差	对照统计
阈值边缘	302,736	Python 逐像素对照	零误差	对照统计
缓存填充	3×4,800 样点	RTL 专项仿真	计数与定值测试通过	专项仿真日志
PSRAM 链路	完整图像数据流	写入后读回处理	闭环运行	RTL 路径、板级结果
HDMI 显示	640×480	板级 HDMI 显示（640×480@60 Hz）	显示功能已验证	实物记录见图 5、图 6
FPGA 实现	GW1NR-9	综合与布局布线	资源余量为正	PnR 报告

四路逐点比较中的阈值边缘用于验证算法阈值支路；最终工程写入 PSRAM 0x300000 平面并用于显示缓存处理的是原始梯度。0x400000 起的梯度区仍为预留地址。

1.3 应用领域

该系统可用于 FPGA 图像处理教学、边缘检测原理演示、工业视觉前端验证、低成本嵌入式显示终端和算法硬件化原型。设计中的流式窗口、行缓存、外存帧平面、跨时钟域适配和 HDMI 显示模块可以复用于摄像头图像增强、目标轮廓预处理、流水线缺陷检测等场景。当前版本使用固化测试图像，便于重复验证；将图像源替换为摄像头或真实 SPI Flash 后，可扩展为实时采集处理系统。

1.4 主要技术特点

- 全硬件像素流处理：RGB 转灰度、中心加权平滑和 Sobel 均采用定点、移位和流水寄存结构。
- 双级 3×3 窗口：利用三行循环行缓存生成邻域，避免存储完整中间帧。
- PSRAM 多平面组织：原图、灰度、高斯和原始梯度分区存储，字节访问通过 x16 控制器适配。
- 资源受限显示缓存：原图、高斯均值和增强梯度使用三组 80×60 BSRAM，灰度由 RGB565 实时计算，节省约 38.4 Kbit。
- 可诊断设计：UART 周期输出 0/C/P/A/S/D/F/E 状态码，LED 指示完成或错误。

1.5 主要性能指标

表 3　主要性能指标

指标	实现值	依据
输入与显示分辨率	640×480	顶层坐标范围与 HDMI 模式
显示刷新率	60 Hz	SVO_MODE=640x480V，SVO_FRAMERATE=60
算法/PSRAM/像素时钟	27/54/25.2 MHz	SDC 约束与 PLL/CLKDIV 配置
边缘阈值	16	顶层 final_compute_store_top 参数
UART	115,200 bit/s，8N1	状态发送模块
显示缓存	4 路逻辑视图，80×60/路	8×8 采样；灰度由 RGB 缓存派生

1.6 主要创新点

表 4　关键约束、设计决策与验证证据

资源/技术约束	设计决策	代价与边界	证据
窗口级联后坐标与有效数据易错位	像素、valid、坐标逐级寄存并回映射	增加流水寄存级数	理论像素数与仿真计数一致
27 MHz 与 54 MHz 跨域	邮箱+req/ack 翻转+双触发器同步	增加事务延迟	跨域请求应答闭环
结果产生速率不同	三路 FIFO+近满背压+轮询仲裁	占用额外 FIFO 资源	溢出监测与结果写回
BSRAM 接近上限	RGB565 缓存派生灰度	增加组合逻辑	节省 38.4 Kbit
板级故障难定位	LED 与 UART 状态诊断	增加状态编码逻辑	八种 UART 状态

1.7 设计流程

设计首先确定 640×480 图像格式和四象限显示目标；随后建立 RGB 转灰度、中心加权平滑与 Sobel 算法模块及坐标有效链，使用行缓存完成 3×3 窗口；再规划 PSRAM 地址空间、字节适配、写仲裁和结果 FIFO；然后加入 RLE ROM 图像源、80×60 显示缓存、HDMI 与 UART；最后通过集成测试平台检查像素数量、地址一致性、缓存数据和溢出标志，功能仿真采用 Vivado XSim 独立验证，再由 Gowin EDA 完成综合、布局布线和下载文件生成。

第二部分　系统组成及功能说明

2.1 整体介绍

系统由图像源、原图写入、PSRAM 访问、算法流水线、结果写入、显示缓存、HDMI 输出和诊断八部分组成。图像源解码后先写入 PSRAM 的原图区域；原图写完后，算法输入模块按低字节/高字节顺序读取 RGB565，并扩展为 RGB888 像素流。算法输出的三类 8 bit 数据进入独立 FIFO，由结果写入器轮询写入对应地址平面。所有结果完成后，缓存填充模块从 PSRAM 读取 80×60 个采样点，跨到 HDMI 时钟域后供四象限视频源读取。

系统采用先存储、后处理、再显示的组织方式。原始图像首先写入 PSRAM，随后由算法输入模块从外存读回，避免在片上保存完整原图及多级中间结果。算法输出通过独立 FIFO 缓存，并由统一写入器调度外存访问。处理结束后，系统只将四路图像的抽样数据加载至片上显示缓存，从而降低显示端对 BSRAM 的占用。

表 5　系统分层与核心模块

层次	核心模块	作用
顶层集成	nano9k_image_process_quad_v2_top	连接 PLL、PSRAM、算法、缓存、HDMI、UART 与 LED
图像源	final_spi_flash_rgb565_source	读取三组 4096×4 ROM，展开 RLE 颜色游程
算法	rgb_edge_system_top / edge_pipeline_top	灰度、高斯、Sobel 与坐标有效同步
存储	final_result_store_writer	清空结果区、FIFO 缓冲、轮询写入
接口	board_psram_byte_adapter	27 MHz 用户域与 54 MHz PSRAM 域的字节事务桥接
显示	quad_frame_cache / quad_video_source	四路采样缓存与四象限像素选择

2.2 硬件系统介绍

2.2.1 硬件整体组成

硬件平台为 Sipeed Tang Nano 9K，器件型号 GW1NR-LV9QN88PC6/I5。板上 27 MHz 晶振作为系统基准，两个 rPLL 分别产生 54 MHz PSRAM 时钟和 126 MHz HDMI 高速时钟，CLKDIV 将后者分频为 25.2 MHz 像素时钟。外设包括板载 PSRAM、HDMI 差分输出、两个状态 LED 和 USB-UART。系统不使用机械结构；上板时仅需 USB 供电/下载和 HDMI 连接。

2.2.2 存储器与地址规划

PSRAM 采用四个主要数据平面。原图以 RGB565 两字节/像素存储，灰度、高斯和原始梯度各以一字节/像素存储；0x400000 起的附加平面预留。结果写入器先清空三个结果区，共 921,600 次字节写入，再接收算法流。

表 6　PSRAM 数据平面与地址范围

数据平面	基地址	实际地址范围	字节/像素	有效数据量
原图 RGB565 平面	0x000000	0x000000–0x095FFF	2	614,400 B
灰度平面	0x100000	0x100000–0x14AFFF	1	307,200 B
高斯平面	0x200000	0x200000–0x24AFFF	1	307,200 B
原始梯度平面	0x300000	0x300000–0x34AFFF	1	307,200 B
原始梯度预留	0x400000	未启用	1	未启用

原图平面容量为 614,400 B，即 0x96000 B；三个结果平面各为 307,200 B，即 0x4B000 B。各平面按 0x100000 边界分区，实际占用区间之外保留地址间隔，便于后续扩展与调试；边界以 RTL 地址计算逻辑为准。

2.2.3 时钟与跨时钟域

用户算法域和 PSRAM 物理域通过请求翻转、应答同步和读数据邮箱交换事务。异步路径仅对第一同步级设置 false path，第二级仍参与时序分析。四路缓存的 ready 标志从 27 MHz 写域经两级触发器同步到 HDMI 像素域。各时钟域复位在 PLL 锁定后延迟释放，降低启动阶段亚稳和非法事务风险。

2.3 RTL 软件系统介绍

2.3.1 图像算法流水线

RGB 转灰度采用 Y≈(77R+150G+29B)/256。第一级采用中心加权平滑（RTL 沿用 gauss 命名）：先计算传统 3×3 高斯加权和 S，再令 G=floor((S+16×p11)/32)，等效整数核为：

$$K = \frac{1}{32} \times \begin{bmatrix} 1 & 2 & 1 \\ 2 & 20 & 2 \\ 1 & 2 & 1 \end{bmatrix}$$

第二级 Sobel 计算 Gx、Gy，令 major=max(|Gx|,|Gy|)、minor=min(|Gx|,|Gy|)，

以 M=major+floor(minor/2) 近似方向均衡梯度，再右移 3 位输出 8 bit。算法阈值支路仍以阈值 16 产生 0/255 二值边缘；PSRAM 0x300000 平面实际存储原始梯度，供显示缓存执行局部自适应增强。两级窗口使最终有效坐标为原图 x=2…637、y=2…477。

2.3.2 流控与结果写入

灰度、高斯和梯度三路流具有不同有效时序，因此分别写入 128 深度 FIFO。任一 FIFO 达到近满水位 80 时，source_pause 反压原图读出。写端采用轮询选择非空 FIFO，并把像素坐标映射为 PSRAM 地址；只有检测到算法帧结束且三路 FIFO 均排空后才置 store_done。

三路独立 FIFO 用于隔离不同有效范围和突发时序，128 深度提供短时排队空间；近满水位设为 80，使近满信号触发后仍有 48 个位置吸收反压生效前已经在途的数据。轮询仲裁避免单一路径长期占用写接口。只有算法帧结束且三路 FIFO 全部排空，store_done 才能置位，从而把“算法输入完成”和“结果写回完成”区分开。

2.3.3 RLE 图像源与显示缓存

测试图像被量化为 8 类颜色，每个 12 bit RLE 词由 9 bit 游程长度和 3 bit 颜色编号构成，分别存入三组 4096×4 pROM。显示缓存为 80×60：原图每个 8×8 区域取左上代表像素；高斯平面对区域内 64 个像素求带四舍五入的均值；梯度平面同时统计最大值和均值，以 Max−Mean 表示局部对比度，当 Max>Mean+16 时增强强边缘，否则保留一半局部对比度作为弱响应。HDMI 每个缓存样点按 4×4 放大显示。




图 2　按最终 RTL 公式生成的软件参考结果：左上原图，右上灰度，左下高斯均值池化结果，右下增强梯度

2.4 关键技术难点及解决方案

2.4.1 多级流水线的有效数据与坐标对齐

灰度模块保持 640×480 有效范围；第一个 3×3 窗口在图像四周损失一圈像素，高斯输出变为 638×478；第二个窗口再损失一圈，Sobel 输出变为 636×476。问题不只是像素数减少：如果仅延迟像素而没有以完全相同的级数延迟 valid 和坐标，窗口中心就会被写入相邻地址。设计让像素、valid、x、y 在每一级同拍传递，并在窗口输出处把局部有效坐标回映射为原图中心坐标。该机制由 307,200、304,964、302,736 三个理论像素数和全帧仿真计数共同验证。




图 3　多级窗口造成的有效范围变化及原图坐标回映射：640×480 → 638×478 → 636×476

2.4.2 PSRAM 跨时钟域通信与流量调度

算法控制域为 27 MHz，PSRAM 物理接口域为 54 MHz。单周期 req 脉冲若直接跨域，可能被漏采或重复采样；多位地址和写数据若各自同步，也可能在目标域形成不一致组合。系统因此把地址、方向和写数据锁存于邮箱，用 req 翻转通知目标域，PSRAM 域完成事务后以 ack 翻转返回，并通过双触发器同步翻转状态。结果流侧再用 FIFO 吸收短时速率差，以近满信号暂停上游，以轮询仲裁在灰度、高斯和边缘三路之间分配字节写事务。该方案把跨域控制、数据保持和流量调节分开处理。




图 4　PSRAM 请求/应答翻转的跨时钟域事务关系：地址与数据自请求发出至确认返回保持稳定，具体周期以 RTL 仿真波形为准

2.4.3 有限片上存储下的四象限显示

四路独立显示缓存需 192 Kbit。实际仅保留原图 RGB565、高斯均值和增强梯度三组缓存，共 153.6 Kbit；灰度由 RGB565 实时计算，节省 38.4 Kbit。final_psram_cache_fill 以顺序字节读取完成 8×8 统计，不增加完整帧缓存。

第三部分　完成情况及性能参数

3.1 整体完成情况

最终工程于 2026 年 11 月 2 日完成 Gowin EDA 综合、布局布线与下载文件生成（impl/pnr/FPGA_Image_Process.fs）。中心加权平滑、Sobel 与显示缓存填充逻辑均已替换为最终版本，资源、时序与功耗结果见 3.3 节；板级按 3.4 节步骤复现，HDMI 输出 640×480@60 Hz 四象限画面，实拍记录见图 5、图 6。




图 5　最终工程板级运行实物：Tang Nano 9K 经 HDMI 连接显示器，四象限画面正常显示（2026 年 11 月 2 日固件，640×480@60 Hz）




图 6　显示器四象限画面特写：依次为原图、灰度、高斯均值池化与增强梯度（2026 年 11 月 2 日固件）

3.2 工程成果

3.2.1 硬件成果

已完成 Tang Nano 9K 的系统时钟、复位、PSRAM、HDMI、LED 与 UART 端口约束。PSRAM 使用两组时钟/数据接口，HDMI 使用一组差分时钟和三组差分数据。顶层 ERROR LED 可指示 FIFO 溢出或图像源探针像素不匹配，DONE LED 在四路缓存填充完成后点亮。

3.2.2 RTL 与验证成果

Vivado Simulator 2018.3 XSim 对最终算法 RTL 完成 640×480 全帧重测：输入和灰度均为 307,200 个像素，高斯为 304,964 个，Sobel 为 302,736 个；frame_done=1、frame_cycles=307,207。27 MHz 下算法计数约 11.38 ms，不包含清空、PSRAM 原图写入、显示缓存填充和上电启动。

Python 黄金模型复现 RGB565 扩展、灰度系数、中心加权平滑、方向均衡梯度和阈值 16。四路共比较 1,217,636 个数值，不一致数和最大绝对误差均为

0。

表 7　RTL 输出与 Python 黄金模型逐像素对照结果

数据流	对照像素数	不一致数	最大绝对误差	匹配率
灰度	307,200	0	0	100.000000%
高斯	304,964	0	0	100.000000%
原始梯度	302,736	0	0	100.000000%
阈值边缘	302,736	0	0	100.000000%

表 8　算法耗时与显示刷新统计口径

性能指标	数值	计数范围或说明
算法时钟	27 MHz	rgb_edge_system_top 所在时钟域
算法帧计数	307,207 cycles	首个输入有效像素至最后一个 Sobel 有效像素
计数对应时间	约 11.38 ms	不含清空、PSRAM 原图写入、显示缓存填充及上电时间
HDMI 刷新	640×480，60 Hz	连续刷新已缓存画面，不代表 60 frame/s 连续采集处理

Python 与 RTL 逐像素对照结果

数据流	对照像素数	不一致数	最大绝对误差	匹配率
灰度	307200	0	0	100.000000%
高斯	304964	0	0	100.000000%
Sobel 梯度	302736	0	0	100.000000%
阈值边缘	302736	0	0	100.000000%

PASS 四路数据逐像素完全一致

图 7　Python 黄金模型与 RTL 逐像素对照的脚本运行结果截图：灰度、高斯、原始梯度与阈值边缘四路均为 100% 匹配，逐点数据见表 7




图 8　Vivado XSim 最终 RTL 流水线与全帧结束计数波形：上、下两部分分别为各级有效信号与全帧结束计数，时间精度 1 ps




图 9　Vivado XSim 显示缓存填充专项仿真波形：三路各输出 4,800 个样点；常量 100 得均值 100，常量梯度 20 得局部自适应边缘 0

3.3 资源与时序结果

表 9　FPGA 资源利用情况（2026-11-02 布局布线）

资源	使用量	器件总量	利用率
Logic	3988	8640	47%
LUT / ALU	2153 / 719	—	—
Register	1510	6771	23%
CLS	2563	4320	60%
BSRAM	25	26	97%
DSP	4	10	40%
I/O Port	13	71	19%
rPLL	2	2	100%

BSRAM 25/26（97%）和 rPLL 2/2（100%）是主要资源约束。以下图 10–图 12 三张截图均取自 2026 年 11 月 2 日 Gowin PnR 报告。

- PnR Messages
- PnR Details
- Resource
  - Resource Usage Summary
  - I/O Bank Usage Summary
  - Clock Resource Usage Summary
  - Global Clock Signals
  - Pinout by Port Name
  - All Package Pins

Resource Usage Summary:

Resource	Usage	Utilization
Logic	3988/8640	47%
--LUT,ALU,ROM16	2872(2153 LUT, 719 ALU, 0 ROM16)	-
--SSRAM(RAM16)	186	-
Register	1510/6771	23%
--Logic Register as Latch	0/6480	0%
--Logic Register as FF	1509/6480	24%
--I/O Register as Latch	0/291	0%
--I/O Register as FF	1/291	<1%
CLS	2563/4320	60%
I/O Port	13/71	19%
I/O Buf	9	-
--Input Buf	2	-
--Output Buf	7	-
--Inout Buf	0	-
IOLOGIC	9 IDDR 11 ODDR 3 OSER10	27%
BSRAM	6 SP 16 SDPB 3 pROM	97%
DSP	4 MULTADDALU18X18	40%

I/O Bank Usage Summary:

I/O Bank	Usage	Utilization
bank 1	9/25	36%
bank 2	1/23	5%
bank 3	3/23	14%

Clock Resource Usage Summary:

图 10　Gowin EDA 最终工程布局布线资源利用率原始报告：Logic 3988/8640（47%）、CLS 2563/4320（60%）、BSRAM 25/26（97%）

Timing Messages

Report Title	Timing Analysis Report
Design File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\impl\gwsynthesis\FPGA_Image_Process.vg
Physical Constraints File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\constraints\nano9k_image_process_quad_v2.cst
Timing Constraint File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\constraints\nano9k_image_process_quad_v2.sdc
Tool Version	V1.9.11.03 Education
Part Number	GW1NR-LV9QN88PC6/I5
Device	GW1NR-9
Device Version	C
Created Time	Mon Nov 2 15:36:25 2026
Legal Announcement	Copyright (C)2014-2025 Gowin Semiconductor Corporation. All rights reserved.

Timing Summaries

STA Tool Run Summary:

Setup Delay Model	Slow 1.14V 85C C6/I5
Hold Delay Model	Fast 1.26V 0C C6/I5
Numbers of Paths Analyzed	10784
Numbers of Endpoints Analyzed	6781
Numbers of Falling Endpoints	3
Numbers of Setup Violated Endpoints	0
Numbers of Hold Violated Endpoints	0

Clock Summary:

NO.	Clock Name	Type	Period	Frequency(MHz)	Rise	Fall	Source	Master	Objects
1	sys_clk	Base	37.037	27.000	0.000	18.518			sys_clk
2	psram_clk	Base	18.519	53.999	0.000	9.259			psram_clk
3	hdmi_clk_5x	Generated	7.937	126.000	0.000	3.968	sys_clk	sys_clk	u_hdmi_pll/rpll_inst/CLKOUT
4	hdmi_clk_pixel	Generated	39.683	25.200	0.000	19.841	u_hdmi_pll/rpll_inst/CLKOUT	hdmi_clk_5x	u_hdmi_clkdiv/clkdiv_inst/CLKOUT
5	u_psram_pll/rpll_inst/CLKOUTP.default_gen_clk	Generated	18.518	54.000	4.630	13.889	sys_clk_ibuf/I	sys_clk	u_psram_pll/rpll_inst/CLKOUTP
6	u_psram_pll/rpll_inst/CLKOUTD.default_gen_clk	Generated	37.037	27.000	0.000	18.518	sys_clk_ibuf/I	sys_clk	u_psram_pll/rpll_inst/CLKOUTD
7	u_psram_pll/rpll_inst/CLKOUTD3.default_gen_clk	Generated	55.555	18.000	0.000	27.778	sys_clk_ibuf/I	sys_clk	u_psram_pll/rpll_inst/CLKOUTD3

图 11　Gowin EDA 静态时序摘要：setup 与 hold 违例端点均为 0

- Power Messages
  - Configure Information
- Power Summary
  - Power Information
  - Thermal Information
  - Supply Information
- Power Details
  - Power By Block Type
  - Power By Hierarchy
  - Power By Clock Domain

Power Messages

Report Title	Power Analysis Report
Design File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\impl\gwsynthesis\FPGA_Imag
Physical Constraints File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\constraints\nano9k_image_pr
Timing Constraints File	C:\Users\Yuyuyu\Desktop\fpga\ending\TangNano9K_Image_Process\TangNano9K_Image_Process\TangNano9K_Image_Process\constraints\nano9k_image_pr
Tool Version	V1.9.11.03 Education
Part Number	GW1NR-LV9QN88PC6/I5
Device	GW1NR-9
Device Version	C
Created Time	Mon Nov 2 15:36:25 2026
Legal Announcement	Copyright (C)2014-2025 Gowin Semiconductor Corporation. All rights reserved.

Configure Information:

Grade	Commercial
Process	Typical
Ambient Temperature	25.000
Use Custom Theta JA	false
Heat Sink	None
Air Flow	LFM_0
Use Custom Theta SA	false
Board Thermal Model	None
Use Custom Theta JB	false
Related Vcd File	
Related Saif File	
Filter Glitches	false
Default IO Toggle Rate	0.125
Default Remain Toggle Rate	0.125

Power Summary

Power Information:

Total Power (mW)	50.524
Quiescent Power (mW)	24.776
Dynamic Power (mW)	25.748
Psram Power (mW)	86.000

Thermal Information:

Junction Temperature	26.050
Theta JA	21.450
Max Allowed Ambient Temperature	83.950

Supply Information:

Voltage Source	Voltage	Dynamic Current(mA)	Quiescent Current(mA)	Power(mW)
VCC	1.200	19.987	3.500	28.184
VCCX	3.300	0.288	5.000	17.452
VCCIO18	1.800	0.092	1.616	3.075
VCCIO33	3.300	0.196	0.353	1.813

图 12　Gowin EDA 功耗分析摘要：工具估算总功耗 50.524 mW，其中静态 24.776 mW、动态 25.748 mW

时序共分析 6781 个端点，无 setup 或 hold 违例。工具估算 FPGA 总功耗 50.524 mW，其中静态 24.776 mW、动态 25.748 mW；PSRAM 另列 86.000 mW，均非整板实测值。

3.3.1 资源约束对设计决策的影响

表 10　资源约束对设计决策的影响

设计项目	实现情况	对架构的影响
BSRAM	25/26，97%	主要瓶颈；取消独立灰度显示缓存，改为从 RGB565 实时派生
rPLL	2/2，100%	时钟资源已满；算法、PSRAM、HDMI 时钟必须在现有两路 PLL 内规划
Logic	3988/8640，47%	新增中心加权和局部自适应统计后仍有组合逻辑余量
Register	1510/6771，23%	可继续增加流水寄存和诊断状态，而不构成当前瓶颈
DSP	4/10，40%	运算资源尚有余量，可扩展卷积或提高定点精度

3.4 可复现实验步骤

表 11　板级复现实验步骤

步骤	操作	预期现象/判据
1	Gowin Programmer 以 SRAM 模式下载最终工程 impl/pnr/FPGA_Image_Process.fs	下载成功
2	完成上电与复位	系统进入初始化
3	连接 640×480 HDMI 显示器	具备正确视频输出条件
4	连接 UART，设置 115,200 bit/s、8N1	能够读取状态字符
5	观察 LED 和 UART	正常完成到 D；DONE 点亮，ERROR 不触发
6	对照软件参考图检查四象限	位置、轮廓和显示结果符合预期

表 12　板级异常定位方向

异常	检查方向
E	结果 FIFO 溢出与背压
F	RLE 图像源及探针像素
未到 D	依据 UART 阶段状态定位

3.5 UART 状态码

UART 发送器以 115,200 bit/s 周期输出当前最高优先级状态。RTL 优先级为 E、F、D、S、A、P、C、0；异常状态会覆盖阶段状态。

表 13　UART 当前最高优先级状态编码

优先级	状态码	RTL 条件	含义与判据
1	E	fifo_overflow	结果 FIFO 溢出
2	F	flash_bad	图像源探针像素不匹配
3	D	fill_done	四象限缓存填充完成
4	S	store_done	三类结果写回完成
5	A	algorithm_frame_sent	算法输入完成
6	P	original_done	原图写入 PSRAM 完成
7	C	clear_done	结果平面清空完成
8	0	默认	初始化或未完成结果区清空

第四部分　总结、工程复盘与后续展望

4.1 可扩展之处

本节只讨论扩展方向与预期收益，当前边界与验证计划见 4.3。扩展应围绕连续输入、在线配置和存储瓶颈推进，不能把摄像头接入理解为简单替换图像源；连续视频还需协调帧同步、输入速率、算法吞吐、显示刷新和缓存调度。

表 14　后续扩展路线图

扩展方向	需要解决的问题	预期收益
摄像头连续输入	帧同步、行缓冲、输入与处理速率匹配	从单帧测试扩展到连续视频
在线参数配置	UART 命令解析、寄存器更新	动态调整阈值和滤波模式
缓存架构优化	PSRAM 读写仲裁、行级双缓冲	降低 BSRAM 压力
更多图像算法	卷积资源规划、定点精度和吞吐率	扩展图像处理功能

4.2 工程问题与解决过程

4.2.1 数据有效性与坐标对齐

联调中最容易出现的现象不是画面完全消失，而是边缘轮廓整体偏移一至数个像素。排查表明，窗口算法的数据延迟、valid 延迟和坐标延迟必须作为同一接口契约处理。最终方案让三者逐级寄存，并在高斯和 Sobel 输出处明确记录有效范围及窗口中心的原图坐标。结果不再依赖肉眼判断：全帧仿真计数与理论值一致，Python 对四路共 1,217,636 个数值逐点比较全部相同。由此得到的经验是，图像流水线验证应同时检查像素值、坐标和有效信号，而不能只抽查若干输出值。

4.2.2 PSRAM 跨域通信与缓存管理

外存接口初期的风险来自两个方面：27 MHz 域发出的短脉冲可能无法被 54

MHz 域可靠识别，多路算法结果又可能在同一时刻争用字节写接口。工程将跨域事务改为邮箱加请求/应答翻转，使源域在收到确认前保持地址和数据稳定；同时用三路 FIFO 解耦结果产生和外存写入，以近满背压限制上游速度，以轮询方式保证各路均能获得写入机会。UART 将阶段状态、FIFO 溢出和图像源核验结果编码输出，使故障能够定位到数据源、算法、写回或显示缓存阶段。经验是，跨时钟域可靠性和流量调度需要分别设计，不能用单一 FIFO 代替完整的事务协议。

4.2.3 资源约束下的算法与显示协同

最新 Gowin 布局布线结果显示 BSRAM 为 25/26、rPLL 为 2/2、Logic 为 3988/8640（47%）、Register 为 1510/6771（23%）。最终方案保留原图 RGB565 抽样缓存，实时计算灰度，并在缓存填充阶段顺序统计高斯均值和局部梯度特征，以增加少量逻辑和填充时间换取片上存储节省。

4.3 边界条件与后续路线

本节只列当前边界与后续验证计划，扩展方向与预期收益见 4.1。当前结果以固化单帧输入、工具报告和一次板级显示为边界，下列工作均为后续计划，不作为本报告已完成成果。

表 15　当前边界与后续验证计划

当前边界	后续工作	验证方式
固化单帧图像	接入摄像头连续输入	连续帧运行测试
PSRAM 缺少独立物理测量	使用示波器或逻辑分析仪	时序波形与接口参数核对
功耗为工具估算	测量整板电流和温升	仪器实测
显示兼容性样本有限	使用不同 HDMI 显示器测试	分辨率与稳定性测试

第五部分　参考文献与验证材料索引

[1] Gowin Semiconductor. GW1NR Series FPGA Products Data Sheet, DS117.

[2] Gowin Semiconductor. GW1NR-9 Pinout User Guide, UG803.

[3] Sipeed. Tang Nano 9K Datasheet V1.0 and Tang Nano 9K Schematic.

[4] Gowin Semiconductor. Gowin FPGA Designer User Guide.

[5] Gowin Semiconductor. Gowin Design Timing Constraints User Guide.

[6] Rafael C. Gonzalez, Richard E. Woods. Digital Image Processing, 4th Edition. Pearson, 2018.

[7] Irwin Sobel, Gary Feldman. A 3×3 Isotropic Gradient Operator for Image Processing. Stanford Artificial Intelligence Project, 1968. Unpublished presentation.

[8] IEEE. IEEE Standard for Verilog Hardware Description Language, IEEE Std 1364-2005.

[9] Digital Display Working Group. Digital Visual Interface DVI Revision 1.0 Specification. 1999.

[10] Sipeed. Tang Nano 9K Development Board Documentation.

5.1 验证材料索引

验证材料按工程根目录组织：rtl/ 存放 RTL 源码，simulation/ 存放测试平台与仿真日志，scripts/ 存放 Python 黄金模型与比对脚本，reports/ 存放 Gowin 资源、时序与功耗报告，impl/ 存放布局布线产物与下载文件，根目录 README.md 说明复现步骤。SHA-256 用于确认上述材料与报告所述版本一致。

表 16　验证材料版本与校验索引

文件	版本/用途	SHA-256	最终提交
TangNano9K 仿真通过完整日志.log	最终 RTL；全帧仿真与对照	C21CBCED…8D69840	是
tb_python_rtl_compare.v	最终版；RTL 测试平台	C9527DC9…04A7DE0	是
compare_python_rtl.py	最终算法公式；Python 黄金模型	D7DE4B10…5CD60A8	是
tb_final_psram_cache_fill.v	缓存填充专项测试平台	9D2EEA43…480A759	是
cache_fill_simulation.log	缓存填充专项仿真结果	C3894ABA…2E5DB7C	是
impl/pnr/*.html	资源、时序与功耗报告	报告目录记录	是
impl/pnr/FPGA_Image_Process.fs	2026-11-02 Gowin 最终下载文件	9AF858A0…3EC71E	是

完整 SHA-256：仿真日志

C21CBCED7FF646C491D41A6AD8C66304D1C709818CBE5AC5EA0FC3A8C8D69840；全帧测试平台

C9527DC91687C95A71B8C7A966E7AD4D64F81DAE4CC670FD1B5550C8E04A7DE0；Python 脚本

D7DE4B10CF4A65C79C4A9506794A1C8ED83904325ABE3D1DD2059D6A05CD60A8；缓存专项测试平台

9D2EEA43537321C9C4AC6917A0CC078EC23F7B3252BFECC8E12443145480A759；缓存仿真日志

C3894ABA76EC0C34DF0DBD090B0656E852A8250F90623E6A148A3165C2E5DB7C；Gowin 下载文件

9AF858A030D489485F4BEE4F92F65743502AC4FAA7919A7BB844CE80563EC71E。