

디지털논리회로설계

(VHDL 코드 결과 보고서)

이름 : 양유경

학과 : 로봇공학과

학번 : 2025019425

수업번호 : 23278

날짜 : 2026년 9월 29일

1. VHDL 코드

```
library ieee;


use ieee.std_logic_1164.all;

entity not_gate is
    port(
        a : in std_logic;
        y : out std_logic
    );
end not_gate;

architecture behavioral of not_gate is
begin
    y <= not a;

end behavioral;
```

2. 회로



3. 시뮬레이션 스크린샷

1) input을 1로 하였을 때 0 출력

The screenshot displays the Logisim-evolution v5.0.0 interface. The main workspace shows a circuit with an input 'a' (green circle with '1') connected to a 'not_gate' block. The output 'y' is connected to an output buffer 'U_b'. The Properties window on the left shows the input pin is set to 1. The VHDL simulator log on the right shows the environment is built and running.

Properties State


Pin (140,130)

FPGA supported	Supported
Facing	→ East
Type	Input
Data Bits	1
Behavior	Simple
Label	Required for HDL
Label Location	← West
Label Font	SansSerif Bold 16
Radix	Binary
Appearance	Arrow shapes
Reset value:	0x0

VHDL simulator log

```
# Loading ieee.std_logic_1164(body)
# Loading ieee.numeric_std(body)
# Loading work.top_sim(comp)#1
Environment built
# 1.2
# 0
TCL_BINDER_CONNECTED
TCL_BINDER_RUNNING
```

2) input을 0로 하였을 때 1 출력



4. 결과 설명

VHDL로 NOT 게이트를 작성하고 Questa와 Logisim-evolution을 이용하여 시뮬레이션하였습니다. 또한 $a=1$ 일 때 $y=0$, $a=0$ 일 때 $y=1$ 이 출력되는 것을 확인하였습니다. 이를 통해 VHDL 코드 작성부터 시뮬레이션까지의 기본적인 실행 과정을 이해할 수 있었고 Questa 및 Logisim-evolution의 사용 방법을 익힐 수 있었습니다.