实验报告格式说明：

1. 标题层次建议不超过四级，从第一级开始标号格式依次采用：一、二、三；（一）、（二）、（三）；1、2、3；（1）、（2）、（3）。
   1. 一级标题用小三号字，中文为黑体，英文为Times New Roman，单倍行距，段前段后各0.5行。
   2. 二级标题用四号字，中文为黑体，英文为Times New Roman，单倍行距，段前段后各0.25行。
   3. 三级标题用小四号字，中文为黑体，英文为Times New Roman，单倍行距。
   4. 四级标题用五号字，中文为黑体，英文为Times New Roman，单倍行距。
2. 正文用五号字，中文为宋体，英文为Times New Roman，1.5倍行距。
3. 所有图统一顺序标号，图标题紧挨在图的下方，居中，用小五号字，中文为宋体，英文为Times New Roman，单倍行距，段后0.5行。
4. 所有表统一顺序标号，图标题放在表的上方，居中，用小五号字，中文为宋体，英文为Times New Roman，单倍行距，段前0.5行。
5. **报告形成后删除本模板中所有红色文字！**

**实验N报告**

学号 2017K8009929032 2017K8009929034

姓名 杨程远 杨宇恒

箱子号 15

一、实验任务（10%）

根据你对实验任务说明的理解，说清楚了这个实验要干什么以及如何检验。

二、实验设计（40%）

**针对Lab3实验**，请参考以下格式描述我们提供的参考CPU的设计。（也就是完成子任务一）

（一）总体设计思路

阐明总体设计思路，即从系统顶层角度出发，概要性地描述整个系统的工作机制，所需要进行哪些实验设计、完成哪些功能。

在进行本章节描述时，推荐以结构设计图的形式阐述硬件部分，以流程图的形式阐述软件部分。

**需要给出参考设计的结构设计图！**

1、从取指级开始，设置一个表示有例外的信号，这用来帮助判断执行级是否要禁止写hilo寄存器和store的效果。设置一个表示例外类别的信号，这用来给cp0做判断。

2、在取指级判断指令地址读错误rine，在执行级地址算出后判断数据读rdae和数据写ades例外。在执行级判断add、addi、sub的整型溢出例外。在译码级判断break例外。在译码级判断保留指令例外。中断例外从cp0模块中根据寄存器进行判断，之后直接传到译码级，标记在译码级的指令上。

如果实验设计比较复杂，那么最好进行模块划分，挑选重要模块进行描述。

（二）重要模块1设计：CP0\_reg模块

1. 工作原理

沿用lab08的模块。将CP0寄存器堆、CP0操作译码、是否有待处理中断判断逻辑封装到一起。没有分成多个模块是因为需要CP0寄存器堆里的信息，来判断硬件对CP0寄存器堆的操作，放到一个模块里可以避免一个信号在两个模块间穿梭。

1. 接口定义

| **­**  **类别** | | **名称** | **方向** | **位宽** | **功能描述** |
| --- | --- | --- | --- | --- | --- |
| 软件的指令操作 | | cp0\_addr | IN | 8 | 软件读写地址 |
| cp0\_rdata | OUT | 32 | 软件读数据 |
| cp0\_wen | IN | 1 | 软件写使能 |
| cp0\_wdata | IN | 32 | 软件写数据 |
| 硬件例外或ERET自动完成的操作 | 对所有例外有效 | exc\_type | IN | 8 | 每一位表示一种例外发生 |
| PC | IN | 32 | 发生例外指令的地址 |
| is\_slot | IN | 1 | 例外发生在延迟槽指令 |
| 对特定例外有效 | int\_num | IN | 5 | 中断号 |
| bad\_vaddr | IN | 32 | 内存访问错误地址 |
| EPC | OUT | 32 | EPC输出 |
| int\_happen | OUT | 1 | 有需要处理的中断 |
| eret | IN | 1 | eret指令 |

1. 重要内部中间结果：硬件CP0操作的译码结果

| **名称** | **位宽** | **功能描述** |
| --- | --- | --- |
| cp0\_XX\_XX\_set | 1 | 对应寄存器硬件自动置位信号 |
| cp0\_XX\_XX\_clear | 1 | 对应寄存器硬件自动清零信号 |
| cp0\_XX\_XX\_wen | 1 | 对应寄存器硬件自动写有效 |
| exccode | 5 | 例外编码，由例外类型译出 |

1. 功能描述

按照讲义实现寄存器更新，每一位写的优先级为rst，set，clear，wen，cp0\_wen，Cause\_ti寄存器除外，其clear优先级高于set。在本模块中完成中断IP被EXL、IE、IM屏蔽后是否有待处理的中断的逻辑判断，生成是否有待处理中断的int\_happen信号。

（二）重要模块1设计：XXX模块

进行重要设计的具体描述。

1. 工作原理

为什么要这么设计，其基本工作机制是否合理

1. 接口定义

每部分的接口是什么。如果写报告的时间充裕，可以以表格形式列出；如果时间仓促，该节可以一笔带过。

| **名称** | **方向** | **位宽** | **功能描述** |
| --- | --- | --- | --- |
| …… | IN |  |  |
| …… | OUT |  |  |

1. 功能描述

内部具体是怎么设计的，描述要简洁明了，直中要害。

（三）重要模块2设计：XXX模块

……

三、实验过程（50%）

（一）实验流水账

记录哪一天，几点到几点，做了什么事，结果如何。事情不要展开来写。

以下错误记录 也就是记录 子任务二 的完成过程。

（二）错误记录

重点记录调试过程和机理分析。请以**图文结合**的方式进行描述，如有波形图应当**分组（Group）分明、分割（Divider）清晰、有标志线（Marker）指示关键时刻**。

1、错误1：错误简介命名

（1）错误现象

描述这个错误产生时的现象。

（2）分析定位过程

说清楚你碰到这个问题是如何分析定位出错原因的。可能你分析定位过程中经历了多轮尝试，把它们都记录下来。

（3）错误原因

给出一个出错原因的正式说明。

（4）修正效果

说明你修正这个错误的方法，并说明它是否有效。

（5）归纳总结（可选）

说说你觉得这个错误是哪种类型的，今后如何提前规避。

2、错误2：错误简介命名

……

四、实验总结（可选）

供同学们吐槽之用。

……