# RISC-V CPU Project Report

卢禹杰

2020年1月1日

### 1 简介

本次大作业主要目的是实现一个基于 RISCV 架构, rv32ia 指令集的 CPU。本项目一共实现了以下内容:

- 取指-译码-执行-访存-回写的五级流水架构
- FPGA 100MHz 测试通过
- 512Byte 的指令缓存,可以容纳 128 条 instruction, pi 测试点时间为 3.9s(注: FPGA 上测试时需要将 Synthesis Settings 里面的 Fanout Limits 改为 600)

本项目主要使用 verilog 硬件设计语言编写,使用 iverilog 进行模拟,Xilinx Vivado 进行仿真综合。

## 2 基本架构

在写完大作业之后我才发现 iverilog 是一个很好测试正确性的工具。我还写了一个脚本来进行快速测试,十分方便。

## 3 实现细节

### 4 遇到的问题

在作业过程中, 我主要遇到了一下问题

- 安装 RiscV Toolchain 失败,之后我在官方社区提了 issue 并得到了解答,发现是大作业仓库上的的 安装教程有问题。采用社区提供的安装教程我成功的安装上了,并且我写了一个更方便的脚本来 生成.data 文件。
- Linux 上的 Vivado 有比较严重的 bug,最开始我根本安装不上之后向社区提问之后我才知道是有两个动态链接库缺失了,手动创建软链接之后可以安装。之后 Simulate 的时候又出现了奇怪的报错,google 之后也解决了这个问题。

RISC-V CPU Project Report

• 上板的时候我遇到了许多的 critical warning。但是当我解决其中的两个 warning 之后,我发现自己的正确性又出大问题了,因为我有一个变量 memdone 必需在两个 always 语句中使用,尝试了很多方法都没解决。最后换了一个思路解决了这个问题。

# 5 大作业心得

本次大作业我学到了很多:

- 对五级流水以及教材中的一些设计思想更加熟悉了。
- 学习了新的硬件设计语言,提升了自己的编程能力与设计能力。
- 对数字电路更加了解了。

## 6 关于大作业的建议

- riscv-toolchain 的安装教程需要更新,因为版本的错误浪费了很多时间在上面。
- 上板的教程和资料不够详细, 很多时候错了不知道为什么, 问了同学才知道。