SALPHOENIX®1P Series FPGA

Libraries Guide for HDL Designs

上海安路信息科技股份有限公司

UG_1310（v1.5）2025 年 12 月

术语/缩略词

缩略词	英文全拼	中文释义
AU	ADD UNIT	两输入预加器单元
FPGA	Field Programmable Gate Array	现场可编程门阵列
LU	LOGIC UNIT	逻辑运算单元
LUT	Look Up Table	查找表
MU	MULT UNIT	乘法器单元
PLL	Phase Locked Loop	锁相环
RSB	Routing Switch Block	可编程互联开关模块
SIOU	SIGNAL INOUT UNIT	提供输入输出信号的总线单元
TU	TADD UNIT	四输入加减器单元
TVS	Temperature and Volatage Sensor	温度电压传感器

器件支持

原语名称	器件支持		
	PH1P100	PH1P35	PH1P50
PH1P_LOGIC_SEQ_DIV	√	√	√
PH1P_LOGIC_BUF	√	√	√
PH1P_LOGIC_BUFG	√	√	√
PH1P_LOGIC_SHIFTER	√	√	√
PH1P_LOGIC_DRAM	√	√	√
PH1P_LOGIC_MULT	√	√	√
PH1P_LOGIC_ERAM	√	√	√
PH1P_LOGIC_RAMFIFO	√	√	√
PH1P_LOGIC_SLICE	√	√	√
PH1P_LOGIC_FIFO	√	√	√
PH1P_LOGIC_MBOOT	√		√
PH1P_LOGIC_MBOOT_V2		√	
PH1P_LOGIC_DNA	√	√	√
PH1P_LOGIC_ECC	√	√	√
PH1P_LOGIC_DEVICE_VERSION		√	√
PH1P_LOGIC_DUALBOOT	√	√	√
PH1P_LOGIC_IBUF_DIFF	√	√	√
PH1P_LOGIC_OBUF_DIFF	√	√	√
PH1P_LOGIC_IOBUF_DIFF	√	√	√
PH1P_LOGIC_IOTRIBUF	√	√	√
PH1P_LOGIC_IBUF	√	√	√
PH1P_LOGIC_OBUF	√	√	√
PH1P_LOGIC_IOBUF	√	√	√
PH1P_LOGIC_DYNAMIC_HR_IDELAY	√	√	√
PH1P_LOGIC_DYNAMIC_HR_ODELAY	√	√	√
PH1P_LOGIC_DYNAMIC_IDELAY	√	√	√
PH1P_LOGIC_IDDR	√	√	√
PH1P_LOGIC_ODDR	√	√	√
PH1P_LOGIC_IDDRx2	√	√	√
PH1P_LOGIC_ODDRx2	√	√	√
PH1P_LOGIC_HR_ISERDES	√	√	√
PH1P_LOGIC_HR_OSERDES	√	√	√
PH1P_LOGIC_DYNAMIC_HD_IDELAY		√	

原语名称	器件支持		
	PH1P100	PH1P35	PH1P50
PH1P_LOGIC_DYNAMIC_HD_ODELAY		√	
PH1P_LOGIC_HD_IDDR		√	
PH1P_LOGIC_HD_ODDR		√	
PH1P_PHY_GCLK	√	√	√
PH1P_PHY_LCLK	√	√	√
PH1P_PHY_MLCLK	√	√	√
PH1P_PHY_SCLK	√		
PH1P_PHY_SCLK_V2		√	√
PH1P_PHY_HCLK	√	√	√
PH1P_PHY_IOCLK	√	√	√
PH1P_PHY_OSCDIV	√	√	√
PH1P_PHY_CLOCK_ALIGNER		√	√
PH1P_PHY_PLL	√		
PH1P_PHY_PLL_V2		√	√
PH1P_PHY_DSPADD	√	√	√
PH1P_PHY_DSPMULT	√		
PH1P_PHY_DSPMULT_V2		√	√
PH1P_PHY_DSPLOGIC	√	√	√
PH1P_PHY_DSPTADD	√	√	√
PH1P_PHY_DSPSIOU	√		
PH1P_PHY_DSPSIOU_V2		√	√
PH1P_LOGIC_ADC			√

目 录

术语/缩略词 I

器件支持 II

目 录 IV

1 PH1P_LOGIC_SEQ_DIV 1

1.1 简介 1

1.2 端口描述 1

1.3 参数描述 1

1.4 使用方式 2

1.5 Verilog 例化示例 2

2 PH1P_LOGIC_BUF 3

2.1 简介 3

2.2 端口描述 3

2.3 参数描述 3

2.4 使用方式 3

2.5 Verilog 例化示例 3

3 PH1P_LOGIC_BUFG 4

3.1 简介 4

3.2 端口描述 4

3.3 参数描述 4

3.4 使用方式 4

3.5 Verilog 例化示例 4

4 PH1P_LOGIC_SHIFTER 5

4.1 简介 5
4.2 端口描述 5
4.3 参数描述 5
4.4 属性表 6
4.5 使用方式 6
4.6 Verilog 例化示例 6
5 PH1P_LOGIC_DRAM 7
5.1 简介 7
5.2 端口描述 7
5.3 参数描述 7
5.4 使用方式 8
5.5 Verilog 例化示例 8
6 PH1P_LOGIC_MULT 10
6.1 简介 10
6.2 端口描述 10
6.3 参数描述 10
6.4 使用方式 11
6.5 Verilog 例化示例 11
7 PH1P_LOGIC_ERAM 13
7.1 简介 13
7.2 端口描述 13
7.3 参数描述 14
7.4 使用方式 16
7.5 Verilog 例化模板 16
8 PH1P_LOGIC_RAMFIFO 19

8.1 简介 19
8.2 端口描述 19
8.3 参数描述 19
8.4 使用方式 20
8.5 Verilog 例化示例 20
9 PH1P_LOGIC_SLICE 21
9.1 简介 21
9.2 端口描述 21
9.3 参数描述 22
9.4 使用方式 23
9.5 Verilog 例化示例 23
10 PH1P_LOGIC_FIFO 25
10.1 简介 25
10.2 端口描述 25
10.3 参数描述 26
10.4 使用方式 26
10.5 Verilog 例化示例 27
11 PH1P_LOGIC_MBOOT 29
11.1 简介 29
11.2 端口描述 29
11.3 参数描述 29
11.4 使用方式 30
11.5 Verilog 例化示例 30
12 PH1P_LOGIC_MBOOT_V2 31
12.1 简介 31

12.2 端口描述 31
12.3 参数描述 31
12.4 使用方式 32
12.5 Verilog 例化示例 32
13 PH1P_LOGIC_DNA 33
13.1 简介 33
13.2 端口描述 33
13.3 参数描述 33
13.4 使用方式 34
13.5 Verilog 例化示例 34
14 PH1P_LOGIC_ECC 35
14.1 简介 35
14.2 端口描述 35
14.3 配置描述 36
14.4 使用方式 37
14.5 Verilog 例化示例 37
15 PH1P_LOGIC_DEVICE_VERSION 39
15.1 简介 39
15.2 端口描述 39
15.3 参数描述 39
15.4 使用方式 39
15.5 Verilog 例化示例 39
16 PH1P_LOGIC_DUALBOOT 40
16.1 简介 40
16.2 端口描述 40

16.3 参数描述 40
16.4 使用方式 40
16.5 Verilog 例化示例 40
17 PH1P_LOGIC_IBUF_DIFF 41
17.1 简介 41
17.2 端口描述 41
17.3 参数描述 41
17.4 使用方式 41
17.5 真值表 42
17.6 结构示意图 42
17.7 Verilog 例化示例 42
18 PH1P_LOGIC_OBUF_DIFF 43
18.1 简介 43
18.2 端口描述 43
18.3 参数描述 43
18.4 使用方式 43
18.5 结构示意图 43
18.6 Verilog 例化示例 44
19 PH1P_LOGIC_IOBUF_DIFF 45
19.1 简介 45
19.2 端口描述 45
19.3 参数描述 46
19.4 使用方式 46
19.5 真值表 46
19.6 结构示意图 46

19.7 Verilog 例化示例 47

20 PH1P_LOGIC_IOTRIBUF 48

20.1 简介 48

20.2 端口描述 48

20.3 参数描述 48

20.4 使用方式 48

20.5 Verilog 例化示例 49

21 PH1P_LOGIC_IBUF 50

21.1 简介 50

21.2 端口描述 50

21.3 参数描述 50

21.4 使用方式 50

21.5 Verilog 例化示例 50

22 PH1P_LOGIC_OBUF 51

22.1 简介 51

22.2 端口描述 51

22.3 参数描述 51

22.4 使用方式 51

22.5 Verilog 例化示例 51

23 PH1P_LOGIC_IOBUF 52

23.1 简介 52

23.2 端口描述 52

23.3 参数描述 52

23.4 使用方式 52

23.5 Verilog 例化示例 52

24 PH1P_LOGIC_DYNAMIC_HR_IDELAY 53
24.1 简介 53
24.2 端口描述 53
24.3 参数描述 53
24.4 使用方式 54
24.5 Verilog 例化示例 54
25 PH1P_LOGIC_DYNAMIC_HR_ODELAY 55
25.1 简介 55
25.2 端口描述 55
25.3 参数描述 55
25.4 使用方式 56
25.5 Verilog 例化示例 56
26 PH1P_LOGIC_DYNAMIC_IDELAY 57
26.1 简介 57
26.2 端口描述 57
26.3 参数描述 57
26.4 使用方式 57
26.5 Verilog 例化示例 57
27 PH1P_LOGIC_IDDR 59
27.1 简介 59
27.2 端口描述 59
27.3 参数描述 59
27.4 使用方式 60
27.5 Verilog 例化示例 60

28 PH1P_LOGIC_ODDR 61
28.1 简介 61
28.2 端口描述 61
28.3 参数描述 61
28.4 使用方式 61
28.5 Verilog 例化示例 62
29 PH1P_LOGIC_IDDRx2 63
29.1 简介 63
29.2 端口描述 63
29.3 参数描述 63
29.4 使用方式 64
29.5 Verilog 例化示例 64
30 PH1P_LOGIC_ODDRx2 65
30.1 简介 65
30.2 端口描述 65
30.3 参数描述 65
30.4 使用方式 66
30.5 Verilog 例化示例 66
31 PH1P_LOGIC_HR_ISERDES 67
31.1 简介 67
31.2 端口描述 67
31.3 参数描述 67
31.4 使用方式 67
31.5 Verilog 例化示例 68

32 PH1P_LOGIC_HR_OSERDES 69
32.1 简介 69
32.2 端口描述 69
32.3 参数描述 69
32.4 使用方式 69
32.5 Verilog 例化示例 70
33 PH1P_LOGIC_DYNAMIC_HD_IDELAY 71
33.1 简介 71
33.2 端口描述 71
33.3 参数描述 71
33.4 使用方式 72
33.5 Verilog 例化示例 72
34 PH1P_LOGIC_DYNAMIC_HD_ODELAY 73
34.1 简介 73
34.2 端口描述 73
34.3 参数描述 73
34.4 使用方式 74
34.5 Verilog 例化示例 74
35 PH1P_LOGIC_HD_IDDR 75
35.1 简介 75
35.2 端口描述 75
35.3 参数描述 75
35.4 使用方式 76
35.5 Verilog 例化示例 76

36 PH1P_LOGIC_HD_ODDR 77
36.1 简介 77
36.2 端口描述 77
36.3 参数描述 77
36.4 使用方式 77
36.5 Verilog 例化示例 78
37 PH1P_PHY_GCLK 79
37.1 简介 79
37.2 端口描述 79
37.3 参数描述 79
37.4 真值表 80
37.5 使用方式 80
37.6 Verilog 例化示例 80
38 PH1P_PHY_LCLK 82
38.1 简介 82
38.2 端口描述 82
38.3 参数描述 82
38.4 使用方式 83
38.5 Verilog 例化示例 83
39 PH1P_PHY_MLCLK 85
39.1 简介 85
39.2 端口描述 85
39.3 参数描述 85
39.4 使用方式 85
39.5 Verilog 例化示例 85


40 PH1P_PHY_SCLK 87
40.1 简介 87
40.2 端口描述 87
40.3 参数描述 87
40.4 使用方式 87
40.5 Verilog 例化示例 88
41 PH1P_PHY_SCLK_V2 89
41.1 简介 89
41.2 端口描述 89
41.3 参数描述 89
41.4 使用方式 90
41.5 Verilog 例化示例 90
42 PH1P_PHY_HCLK 91
42.1 简介 91
42.2 端口描述 91
42.3 参数描述 91
42.4 使用方式 91
42.5 Verilog 例化示例 92
43 PH1P_PHY_IOCLK 93
43.1 简介 93
43.2 端口描述 93
43.3 参数描述 93
43.4 使用方式 93
43.5 Verilog 例化示例 93

44 PH1P_PHY_OSCDIV 94
44.1 简介 94
44.2 端口描述 94
44.3 参数描述 94
44.4 使用方式 94
44.5 Verilog 例化示例 95
45 PH1P_PHY_CLOCK_ALIGNER 96
45.1 简介 96
45.2 端口描述 96
45.3 参数描述 96
45.4 使用方式 97
45.5 Verilog 例化示例 97
46 PH1P_PHY_PLL 98
46.1 简介 98
46.2 端口描述 98
46.3 参数描述 99
46.4 使用方式 105
47 PH1P_PHY_PLL_V2 106
47.1 简介 106
47.2 端口描述 106
47.3 参数描述 107
47.4 使用方式 113
48 PH1P_PHY_DSPADD 114
48.1 简介 114

48.2 端口描述 114
48.3 参数描述 114
48.4 使用方式 114
48.5 Verilog 例化示例 115
49 PH1P_PHY_DSPMULT 116
49.1 简介 116
49.2 端口描述 116
49.3 参数描述 116
49.4 使用方式 116
49.5 Verilog 例化示例 117
50 PH1P_PHY_DSPMULT_V2 118
50.1 简介 118
50.2 端口描述 118
50.3 参数描述 118
50.4 使用方式 119
50.5 Verilog 例化示例 119
51 PH1P_PHY_DSPLOGIC 120
51.1 简介 120
51.2 端口描述 120
51.3 参数描述 120
51.4 使用方式 120
51.5 Verilog 例化示例 121
52 PH1P_PHY_DSPTADD 122
52.1 简介 122
52.2 端口描述 122

52.3 参数描述 123
52.4 使用方式 123
52.5 Verilog 例化示例 123
53 PH1P_PHY_DSPSIOU 124
53.1 简介 124
53.2 端口描述 125
53.3 参数描述 127
53.4 使用方式 135
53.5 Verilog 例化示例 135
54 PH1P_PHY_DSPSIOU_V2 140
54.1 简介 140
54.2 端口描述 141
54.3 参数描述 144
54.4 使用方式 153
54.5 Verilog 例化示例 153
55 PH1P_LOGIC_ADC 158
55.1 简介 158
55.2 端口描述 158
55.3 参数描述 160
55.4 使用方式 160
55.5 Verilog 例化示例 160
版本信息 162
免责声明 163

1 PH1P_LOGIC_SEQ_DIV



1.1 简介

PH1P_LOGIC_SEQ_DIV 是 FPGA 内部的除法器。

1.2 端口描述

端口	方向	位宽	描述
clk	input	1	同步时钟输入
rst	input	1	复位信号，高有效
start	input	1	计算开始
numer	input	NUMER_WIDTH	除数
denom	input	DENOM_WIDTH	被除数
quotient	output	NUMER_WIDTH	商
remain	output	DENOM_WIDTH	余数
done	output	1	计算完成标志，高有效

1.3 参数描述

参数	可选值	默认值	描述
NUMER_WIDTH	>=1	16	除数位宽
DENOM_WIDTH	>=1	16	被除数位宽


1.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

1.5 Verilog 例化示例

```
PH1P_LOGIC_SEQ_DIV #(
    .NUMER_WIDTH(16),
    .DENOM_WIDTH(16)
    )
u_PH1P_LOGIC_SEQ_DIV (
    .clk(clk),
    .rst(rst),
    .start(start),
    .numer(numer),
    .denom(denom),
    .quotient(quotient),
    .remain(remain),
    .done(done)
    );
```

2 PH1P_LOGIC_BUF



2.1 简介

PH1P_LOGIC_BUF 是 FPGA 内部的低延时布线资源。

2.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号
o	output	1	输出信号

2.3 参数描述

无


2.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

2.5 Verilog 例化示例

```
PH1P_LOGIC_BUF u_PH1P_LOGIC_BUF (
    .i(i),
    .o(o)
    );
```

3 PH1P_LOGIC_BUFG



3.1 简介

PH1P_LOGIC_BUFG 是具有高扇出的全局时钟缓冲器，延时和抖动小。常用于时钟网络和其他高扇出的网路（如复位信号、时钟使能等）。可将普通信号走线到 BUFG 上。

3.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号
o	output	1	输出信号

3.3 参数描述

无


3.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

3.5 Verilog 例化示例

```
PH1P_LOGIC_BUFG  u_PH1P_LOGIC_BUFG (
    .i(i),
    .o(o)
    );
```

4 PH1P_LOGIC_SHIFTER



4.1 简介

PH1P_LOGIC_SHIFTER 是 FPGA 内部移位寄存器模块。

4.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟输入
datain	input	DATA_WIDTH	移位数据输入，默认上升沿锁存
dataout	output	DATA_WIDTH	移位输出
en	input	1	移位使能信号，高电平有效
depth[1]	input	DEPTH_WIDTH	移位器深度控制字

4.3 参数描述

参数	可选值	默认值	描述
DATA_WIDTH	>0	16	数据位宽
DEPTH_WIDTH	>0	2	地址位宽
SHIFT_TYPE[1]	"FIXED"	"FIXED"	转换类型
DATA_DEPTH	If SHIFT_TYPE is "FIXED", SHIFTER depth =DATA_DEPTEH, port "depth" is useless signal	32	数据深度
INIT_FILE	文件路径或"NONE"	"NONE"	预加载的初始值文件

注：

1. 当 SHIFT_TYPE 配置成"FIXED"模式时，depth 端口为无用信号，不可配置，用户可选择 DATA_DEPTH 作为移位寄存器的配置深度。

4.4 属性表

移位寄存器位宽（bit）	最大深度	深度属性值（depth）	实际深度（shift_depth）
16	33	0x00	2
		0x1F	33
		公式：shift_depth=（depth [4:0]）+2	
8	65	0x00	2
		0x3F	65
		公式：shift_depth=（depth[5:0]）+2	


4.5 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

4.6 Verilog 例化示例

```
PH1P_LOGIC_SHIFTER#(
    .DATA_WIDTH (16),
    .DEPTH_WIDTH (2),
    .SHIFT_TYPE ("FIXED")
    )
u_PH1P_LOGIC_SHIFTER (
    .clk(clk),
    .en(en),
    .datain(datain),
    .depth ({0{1'b0}}),
    .dataout(dataout)
);
```

5 PH1P_LOGIC_DRAM



5.1 简介

PH1P_LOGIC_DRAM 是 FPGA 内部的分布式 RAM 模块，可以通过配置作为单口 RAM 使用。

5.2 端口描述

端口	方向	位宽	描述
di	input	DATA_WIDTH_W	写数据
waddr	input	ADDR_WIDTH_W	写地址
wclk	input	1	写时钟
we	input	1	使能，高有效
raddr	input	ADDR_WIDTH_R	读地址
rdo	output	DATA_WIDTH_R	读数据
rclk	input	1	读时钟
rrst	input	1	读复位信号，高复位，可配置同步/异步
rce	input	1	读使能信号，高有效
rdoq	output	DATA_WIDTH_R	读数据(带寄存器)

5.3 参数描述

参数	可选值	默认值	描述
DATA_WIDTH_W	>0	8	写数据位宽
ADDR_WIDTH_W	>0	6	写地址位宽

参数	可选值	默认值	描述
DATA_WIDTH_R	>0	8	读数据位宽
ADDR_WIDTH_R	>0	6	读地址位宽
DATA_DEPTH_W	2 ** ADDR_WIDTH_W	2 ** ADDR_WIDTH_W	写数据深度
DATA_DEPTH_R	2 ** ADDR_WIDTH_R	2 ** ADDR_WIDTH_R	读数据深度
INIT_FILE	文件路径或"NONE"	"NONE"	预加载的初始值文件
FILL_ALL	"NONE" or some binary string like "0101", not wider than the wider port	"NONE"	未初始化空间填充
READREG	"DISABLE","ENABLE"	"DISABLE"	读寄存器使能
RESETMODE	"SYNC", "ASYNC"	"SYNC"	复位模式同步/异步

5.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	是

5.5 Verilog 例化示例

```
PH1P_LOGIC_DRAM (
    .DATA_WIDTH_W(9),
    .ADDR_WIDTH_W(10),
    .DATA_DEPTH_W (1024),
    .DATA_WIDTH_R(9),
    .DATA_DEPTH_W (1024),
    .ADDR_WIDTH_R(10),
    .INIT_FILE("NONE"),
    .FILL_ALL("NONE"),
    .READREG("DISABLE"),
    .RESETMODE("SYNC")
    )
u_PH1P_LOGIC_DRAM (
```

```
    .di(di),
    .waddr(waddr),
    .we(we),
    .wclk(wclk),
    .raddr(raddr),
    .rclk(rclk),
    .rrst(rrst),
    .rce(rce),
    .rdo(rdo),
    .rdoq(rdoq)
    );
```

6 PH1P_LOGIC_MULT



6.1 简介

PH1P_LOGIC_MULT 是 FPGA 内部 18X18 硬件乘法器。

6.2 端口描述

端口	方向	位宽	描述
p	output	OUTPUT_WIDTH	乘积输出
a	input	INPUT_WIDTH_A	乘数 a 输入
b	input	INPUT_WIDTH_B	乘数 b 输入
cea	input	1	A 口片选，高有效
ceb	input	1	B 口片选，高有效
cepd	input	1	乘积输出片选，高有效
clk	input	1	同步时钟
rstan	input	1	A 口复位，低有效
rstbn	input	1	B 口复位，低有效
rstpdn	input	1	乘积输出复位，低有效

6.3 参数描述

参数	可选值	默认值	描述
INPUT_WIDTH_A	18	18	A 口输入数据位宽

参数	可选值	默认值	描述
INPUT_WIDTH_B	18	18	B 口输入数据位宽
OUTPUT_WIDTH	36	36	输出数据位宽
INPUTFORMAT	"SIGNED","UNSIGNED"	"SIGNED"	乘法器类型选择
INPUTREGA	"ENABLE","DISABLE"	"ENABLE"	A 口寄存器使能
INPUTREGB	"ENABLE","DISABLE"	"ENABLE"	B 口寄存器使能
OUTPUTREG	"ENABLE","DISABLE"	"ENABLE"	乘积输出寄存器使能
SRMODE	"ASYNC","SYNC"	"ASYNC"	复位模式选择
IMPLEMENT	"AUTO","DSP","GATE"	"AUTO"	乘法器实现方式选择

6.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

6.5 Verilog 例化示例

```
PH1P_LOGIC_MULT #(
    .INPUT_WIDTH_A(18),
    .INPUT_WIDTH_B(18),
    .OUTPUT_WIDTH(36),
    .INPUTFORMAT("SIGNED"),
    .INPUTREGA("ENABLE"),
    .INPUTREGB("ENABLE"),
    .OUTPUTREG("ENABLE"),
    .SRMODE("ASYNC"),
    .IMPLEMENT("AUTO"))
u_PH1P_LOGIC_MULT (
    .p(p),
    .a(a),
    .b(b),
    .cea(cea),
```

```
    .ceb(ceb),
    .cepd(cepd),
    .clk(clk),
    .rstan(rstan),
    .rstbn(rstbn),
    .rstpdn(rstpdn)
    );
```

7 PH1P_LOGIC_ERAM



7.1 简介

PH1P_LOGIC_ERAM 是 FPGA 内部 ERAM20K 资源。

7.2 端口描述

端口	方向	位宽	描述
dia	input	DATA_WIDTH_A	A 口写入数据
addra	input	ADDR_WIDTH_A	A 口写入地址

端口	方向	位宽	描述
cea	input	1	A 口输出使能，高有效
ocea	input	1	A 口输出使能，在输出有寄存器时才有该信号，高有效
clka	input	1	A 口同步时钟
wea	input	1	A 口写使能
rsta	input	1	A 口复位，高有效
bea	input	BYTE_A	A 口字节使能，高有效
dib	input	DATA_WIDTH_B	B 口写入数据
addrb	input	ADDR_WIDTH_B	B 口写入地址
ceb	input	1	B 口输出使能，高有效
oceb	input	1	B 口读使能，在输出有寄存器时才有该信号，高有效
clkb	input	1	B 口同步时钟
web	input	1	B 口写使能，高有效
rstb	input	1	B 口复位，高有效
beb	input	BYTE_B	B 口字节使能，高有效
doa	output	DATA_WIDTH_A	A 口读出数据
dob	output	DATA_WIDTH_B	B 口读出数据
ecc_sbiterr	output	1	ECC 单 bit 错误标志输出
ecc_dbiterr	output	1	ECC 双 bit 错误标志输出
ecc_sbiterrinj	input	1	ECC 单 bit 错误注入端口
ecc_dbiterrinj	input	1	ECC 双 bit 错误注入端口，当使能双 bit 注错时，ecc_sbiterrinj 注错信号也需要拉高

7.3 参数描述

参数	可选值	默认值	描述
DATA_WIDTH_A	>0	20	A 端口数据位宽
DATA_WIDTH_B	>0	DATA_WIDTH_A	B 端口数据位宽
ADDR_WIDTH_A	>0	10	A 端口地址数据位宽
ADDR_WIDTH_B	>0	ADDR_WIDTH_A	B 端口地址数据位宽
DATA_DEPTH_A	2 ** ADDR_WIDTH_A	2**ADDR_WIDTH_A	A 端口数据深度
DATA_DEPTH_B	2 ** ADDR_WIDTH_B	2**ADDR_WIDTH_B	B 端口数据深度
BYTE_ENABLE	0, 8, 10	0	字节使能
BYTE_A	1, DATA_WIDTH_A/BYTE_ENABLE	1	A 口字节位宽，BYTE_ENABLE 为 0 时，BYTE_A 为 1；

参数	可选值	默认值	描述
			否则 BYTE_A 为 DATA_WIDTH_A/ BYTE_ENABLE
BYTE_B	1,DATA_WIDTH_B/BYTE_ENABLE	1	B 口字节位宽，BYTE_ENABLE 为 0 时，BYTE_B 为 1；否则 BYTE_B 为 DATA_WIDTH_B/ BYTE_ENABLE
MODE	"DP","SP","PDPW","FIFO"	"DP"	ERAM 类型设置
REGMODE_A	"NOREG", "OUTREG"	"NOREG"	A 口输出寄存器模式
REGMODE_B	"NOREG", "OUTREG"	"NOREG"	B 口输出寄存器模式
WRITEMODE_A	"NORMAL", "READBEFOREWRITE", "WRITETHROUGH"	"NORMAL"	A 口写数据模式
WRITEMODE_B	"NORMAL", "READBEFOREWRITE", "WRITETHROUGH"	"NORMAL"	B 口写数据模式
RESETMODE_A	"SYNC", "ASYNC"	"ASYNC"	复位模式
RESETMODE_B	"SYNC", "ASYNC"	"ASYNC"	复位模式
OREGSET_A	"SET" , "RESET"	"SET"	A 端口置位/复位
OREGSET_B	"SET" , "RESET"	"SET"	B 端口置位/复位
SSROVERCE	"DISABLE","ENABLE"	"ENABLE"	同步复位优先级高于 CE
ECC_DECODE	"DISABLE","ENABLE"	"DISABLE"	ECC 解码使能
ECC_ENCODE	"DISABLE","ENABLE"	"DISABLE"	ECC 编码使能
ASYNC_RESET_RELEASE_A	"SYNC", "ASYNC"	"SYNC"	A 端口复位模式
ASYNC_RESET_RELEASE_B	"SYNC", "ASYNC"	"SYNC"	B 端口复位模式
CLK_MODE	"ASYNC", "SYNC"	"ASYNC"	时钟模式
DEBUGGABLE	"YES", "NO"	"NO"	是否使能调试，只有 SP 模式支持
PACKABLE	"YES", "NO"	"NO"	是否支持打包
FORCE_KEEP	"ON", "OFF"	"OFF"	是否强制编绎保留
INIT_FILE	"NONE", "path/file"	"NONE"	添加初始化文件
FILL_ALL	"NONE" or some binary	"NONE"	未初始化空间填充

参数	可选值	默认值	描述
	string like "0101", not wider than the wider port		
IMPLEMENT	"20K", "20K(FAST)"	"20K"	实现物理单元选择

注：

1. 当输出不带寄存器时，复位模式（RESETMODE_A/B）只能选择异步（"ASYNC"），不能选择同步模式。
2. 当输出带寄存器时，复位模式（RESETMODE_A/B）可以配置为异步或者同步模式。

7.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是


7.5 Verilog 例化模板

```
PH1P_LOGIC_ERAM #(
        .DATA_WIDTH_A(16),
        .DATA_WIDTH_B(16),
        .ADDR_WIDTH_A(11),
        .ADDR_WIDTH_B(11),
        .DATA_DEPTH_A(2048),
        .DATA_DEPTH_B(2048),
        .MODE("PDPW"),
        .REGMODE_A("NOREG"),
        .REGMODE_B("NOREG"),
        .WRITEMODE_A("NORMAL"),
        .WRITEMODE_B("NORMAL"),
        .IMPLEMENT("20K"),
        .ECC_ENCODE("DISABLE"),
        .ECC_DECODE("DISABLE"),
        .CLKMODE("ASYNC"),
```

```
        .SSROVERCE("DISABLE"),
        .OREGSET_A("SET"),
        .OREGSET_B("SET"),
        .RESETMODE_A("ASYNC"),
        .RESETMODE_B("ASYNC"),
        .ASYNC_RESET_RELEASE_A("SYNC"),
        .ASYNC_RESET_RELEASE_B("SYNC"),
        .INIT_FILE("NONE"),
        .FILL_ALL("NONE"))
u_PH1P_LOGIC_ERAM (
        .dia(dia),
        .dib(dib),
        .addra(addra),
        .addrb(addrb),
        .cea(cea),
        .ceb(ceb),
        .ocea(ocea),
        .oceb(oceb),
        .clka(clka),
        .clkb(clkb),
        .wea(wea),
        .web(web),
        .bea(bea),
        .beb(beb),
        .rsta(rsta),
        .rstb(rstb),
        .ecc_sbiterr(ecc_sbiterr),
```

```
    .ecc_dbiterr(ecc_dbiterr),
    .ecc_sbiterrinj(ecc_sbiterrinj),
    .ecc_dbiterrinj(ecc_dbiterrinj),
    .doa(doa),
    .dob(dob)
    );
```

8 PH1P_LOGIC_RAMFIFO



8.1 简介

PH1P_LOGIC_RAMFIFO 是软件集成的软核 FIFO 控制器，与硬核 FIFO 控制器相比，额外支持实时深度指示与 Showahead 模式。

8.2 端口描述

端口	方向	位宽	描述
rst	input	1	异步复位信号，高有效
clk	input	1	读写时钟输入
we	input	1	写使能输入
di	input	DATA_WIDTH	数据输入
re	input	1	读使能输入
dout	output	DATA_WIDTH	数据输出
empty_flag	output	1	空信号标志
full_flag	output	1	满信号标志
rdusedw	output	ADDR_WIDTH+1	可读数据个数
wrusedw	output	ADDR_WIDTH+1	已写数据个数

8.3 参数描述

参数	可选值	默认值	描述
DATA_WIDTH	>0	8	fifo 读写数据位宽
ADDR_WIDTH	>0	8	fifo 深度位宽
SHOWAHEAD	"0", "1"	"0"	1 表示 SHOWAHEAD 模式，0 表示普通模式

参数	可选值	默认值	描述
IMPLEMENT	"20K"	"20K"	实现物理单元的选择


8.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

8.5 Verilog 例化示例

```
PH1P_LOGIC_RAMFIFO #(
    .DATA_WIDTH(8),
    .ADDR_WIDTH(8),
    .SHOWAHEAD("0"),
    .IMPLEMENT("20K")
    )
u_PH1P_LOGIC_RAMFIFO (
    .rst(rst),
    .di(di),
    .clk(clk),
    .we(we),
    .dout(dout),
    .re(re),
    .empty_flag(empty_flag),
    .full_flag(full_flag),
    .rdusedw(rdusedw),
    .wrusedw(wrusedw)
    );
```

9 PH1P_LOGIC_SLICE



9.1 简介

PH1P_LOGIC_SLICE 是 FPGA 内部的 SLICE 模块的端口。内部包含两个非独立的双 LUT5，以及两个独立的 DFF 模块。

9.2 端口描述

端口	方向	位宽	描述
ia	input	1	组合逻辑输入，默认值 1
ib	input	1	组合逻辑输入，默认值 1
ic	input	1	组合逻辑输入，默认值 1
id	input	1	组合逻辑输入，默认值 1

端口	方向	位宽	描述
ie	input	1	组合逻辑输入，默认值 1
imf	input	1	组合逻辑输入，默认值 1
ima	input	1	组合/时序复用输入，默认值 1
imb	input	1	组合/时序复用输入，默认值 1
cea	input	1	A 时钟使能输入，默认值 0
ceb	input	1	B 时钟使能输入，默认值 0
clk	input	1	时钟输入，默认值 0
ssr	input	1	2 个 BANK 的同步 set/reset 输入
asr	input	1	2 个 BANK 的异步 set/reset 输入
oqa	output	1	时序逻辑输出/复用输出
oqb	output	1	时序逻辑输出/复用输出
ofa	output	1	组合逻辑输出/复用输出
ofb	output	1	组合逻辑输出/复用输出
fci	input	1	SLICE 的进位输入，默认值 0
fco	output	1	SLICE 的进位输出

9.3 参数描述

参数	可选值	默认值	描述
ADDER_EN	"0", "1"	"0"	加法逻辑使能，使用加法需要置 1
INIT_LUT5A	32'h0000_0000~32'hFFFF_FFFF	32'h0000_0000	LU5A 的初始值
INIT_LUT5B	32'h0000_0000~32'hFFFF_FFFF	32'h0000_0000	LU5B 的初始值
LUTMODE	"LUT6","DLUT5"	"DLUT5"	LUT 模式选择
LUT5A_SD0	"IC","IMA"	"IC"	LU5A 的输入选择
LUT5A_SD1	"IE","IMF"	"IE"	LU5A 的输入选择
LUT5B_SD2	"ID","IMB"	"ID"	LU5B 的输入选择
OFA_SD	"QB","LUT6","LUT5A","F7CY"	"QB"	组合逻辑 ofa 输出选择
OFB_SD	"LUTX","SUM","QA"	"LUTX"	组合逻辑 ofb 输出选择
OQAMUX	"RELUT6","QA"	"RELUT6"	OQA 输出选择
OQBMUX	"RELUT6","QB"	"RELUT6"	OQB 输出选择
ADDERMUX	"0","IMB","LUT5A","FT_LUT5A"	"0"	加法器选择
LOC_F7CY	"CY","F7"	"CY"	配置模式
CIMUX	"FIXED","MUX"	"FIXED"	进位控制
DELAY_EN	"ENABLE","DISABLE"	"DISABLE"	串联加法使能
GSR	"ENABLE","DISABLE"	"ENABLE"	GSR 全局复位使能

参数	可选值	默认值	描述
CEAMUX	"0","1","SIG"	"0"	DFFA 时钟使能选择
CEBMUX	"0","1","SIG"	"0"	DFFB 时钟使能选择
SSRMUX	"0","1","SIG","INV"	"1"	同步复位选择
ASRMUX	"0","1","SIG","INV"	"1"	异步复位选择
CLKMUX	"0","1"," SIG ","INV"	"0"	时钟选择
REGA_SD	"IMA","OFA","LUT5A"	"OFA"	寄存器 A 输入选择
REGB_SD	"IMB","LUT6","SUM"	"SUM"	寄存器 B 输入选择
REGA_REGSET_ASYNC	"SET","RESET"	"SET"	DFFA 异步置位或复位
REGB_REGSET_ASYNC	"SET","RESET"	"SET"	DFFB 异步置位或复位
REGA_REGSET_SYNC	"RESET","SET"	"RESET"	DFFA 同步置位或复位
REGB_REGSET_SYNC	"RESET","SET"	"RESET	DFFB 同步置位或复位
SSROVERCE	"DISABLE","ENABLE"	"DISABLE"	同步复位优先级高 CE
LATCHMODE	"DFF","LATCH"	"DFF"	锁存器模式选择
TESTMODE	"OFF","ON"	"OFF"	测试模式
DISRAM	"DISABLE","ENABLE"	"DISABLE"	DISRAM/SHIFTER 功能使能
RAMMODE	"SHIFTER","DPRAM"	"SHIFTER"	DISRAM/SHIFTER 功能选择模式选择
DISREADBACK	"READBACK","DISREADBACK"	"READBACK"	DISRAM 回读使能
FCIMUX	"0","1","FCI","RSB_CI"	"0"	进位输入选择

9.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否


9.5 Verilog 例化示例

SLICE 配置为 LUT6 输出：寄存器输出和不带寄存器输出

```
PH1P_LOGIC_SLICE #(
    .REGB_SD    ("LUT6"),
    .LUTMODE    ("LUT6"),
    .CLKMUX     ("SIG"),
    .INIT_LUT5A(INIT_LUT5A),
    .INIT_LUT5B(INIT_LUT5B),
```

```
        .CEBMUX ("SIG"),
        .SSRMUX ("SIG"),
        .ASRMUX ("SIG"),
        .OFB_SD ("LUTX"),
        .OQBMUX ("QB" )
        )
    u_PH1P_LOGIC_SLICE (
        .imf (imf ),
        .ie (ie ),
        .id (id ),
        .ic (ic ),
        .ib (ib ),
        .ia (ia ),
        .ceb (1'b1 ),
        .clk (clk ),
        .ssr (1'b0 ),
        .asr (1'b0 ),
        .oqb (oqb ),
        .ofb (ofb )
        );
```

10 PH1P_LOGIC_FIFO



10.1 简介

PH1P_LOGIC_FIFO 是 FPGA 内部的 FIFO 控制器模块，支持同步/异步以及混合位宽的 FIFO 工作模式。

10.2 端口描述

端口	方向	位宽	描述
clkw	input	1	FIFO 写端口时钟输入
wrst	input	1	FIFO 写复位信号，高有效
we	input	1	FIFO 写使能，高为写入操作，低为无操作
owe	input	1	FIFO 写输入寄存器使能信号，高有效
csw	input	3	FIFO 写端口片选信号，高有效
di	input	DATA_WIDTH	FIFO 写入数据
clkr	input	1	FIFO 读端口时钟输入
rrst	input	1	FIFO 读复位信号，高有效

端口	方向	位宽	描述
re	input	1	FIFO 读使能，高为读操作，低为无操作
ore	input	1	FIFO 读输出寄存器使能信号
csr	input	3	FIFO 读端口片选信号
dout	output	DATA_WIDTH	FIFO 数据输出
fifo_wrpointer	output	ADDR_WIDTH	FIFO 写指针输出
fifo_rdpointer	output	ADDR_WIDTH	FIFO 读指针输出
full_flag	output	1	FIFO 满标识，和 clkw 同步
afull_flag	output	1	FIFO 几乎满标识，可设定，和 clkw 同步
empty_flag	output	1	FIFO 读空标志，和 clkr 同步
aempty_flag	output	1	FIFO 几乎空标识，可设定，和 clkr 同步
ecc_sbiterrinj	input	1	ECC 单 bit 注错输入
ecc_dbiterrinj	input	1	ECC 双 bit 注错输入
ecc_sbiterr	output	1	ECC 单 bit 错误标志输出
ecc_dbiterr	output	1	ECC 双 bit 错误标志输出

10.3 参数描述

参数	可选值	默认值	描述
AE	0~2^14	96	FIFO 几乎空标志深度设置
AF	0~2^14	96	FIFO 几乎满标志深度设置
DATA_WIDTH	1~320	9	FIFO 数据宽度
ADDR_WIDTH	9~14	10	FIFO 地址宽度
CLKMODE	"SYNC","ASYNC"	"SYNC"	时钟复位模式选择
REGMODE_R	"NOREG", "OUTREG"	"NOREG"	FIFO 读出寄存器设置
ECC_ENCODE	"DISABLE","ENABLE"	"DISABLE"	ECC 编码使能
ECC_DECODE	"DISABLE","ENABLE"	"DISABLE"	ECC 解码使能
SSROVERCE	"DISABLE","ENABLE"	"DISABLE"	同步复位优先级高于 ce
FIRSTWRITE_RD	"DISABLE","ENABLE"	"DISABLE"	Read Ahead 模式使能
ASYNC_RESET_RELEASE	"ASYNC","SYNC"	"SYNC"	FIFO 复位释放模式

10.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	是

10.5 Verilog 例化示例

```
PH1P_LOGIC_FIFO #(
    .AE (AE),
    .AF (AF),
    .DATA_WIDTH (9),
    .ADDR_WIDTH (10),
    .CLKMODE ("SYNC"),
    .REGMODE_R ("NOREG"),
    .ECC_ENCODE ("DISABLE"),
    .ECC_DECODE ("DISABLE"),
    .SSROVERCE ("DISABLE"),
    .FIRSTWRITE_RD ("DISABLE"),
    .ASYNC_RESET_RELEASE ("SYNC")
    )
u_PH1P_LOGIC_FIFO (
    .clkw (clkw),
    .wrst (wrst),
    .we (we),
    .owe (owe),
    .csw (csw),
    .di (di),
    .clkr (clkr),
    .rrst (rrst),
    .re (re),
    .ore (ore),
    .csr (csr),
```

```
    .dout (dout),
    .fifo_wrpointer (fifo_wrpointer),
    .fifo_rdpointer (fifo_rdpointer),
    .empty_flag (empty_flag),
    .aempty_flag (aempty_flag),
    .full_flag (full_flag),
    .afull_flag (afull_flag),
    .ecc_sbiterrinj (ecc_sbiterrinj),
    .ecc_dbiterrinj (ecc_dbiterrinj),
    .ecc_sbiterr (ecc_sbiterr),
    .ecc_dbiterr (ecc_dbiterr)
    );
```

11 PH1P_LOGIC_MBOOT



11.1 简介

PH1P_LOGIC_MBOOT 是 FPGA 内部的多启动功能模块。用户可以在 SPI FLASH 中存放两套或者多套 FPGA 位流，上电后 FPGA 首先加载 Primary 位流，在 Primary 位流的 FPGA 代码中可以控制 FPGA 跳转到指定的地址重新加载位流。

11.2 端口描述

端口	方向	位宽	描述
multiboot_en_n_i[1]	input	1	Multiboot 模块控制信号，下降沿有效
multiboot_code_i	input	8	当等于 8'hA5 时，多重启动生效
multiboot_addr_i	input	32	动态重启地址

注：

1. 低电平最小持续时间详见《DS1300_PH1P_Datasheet》。

11.3 参数描述

参数	可选值	默认值	描述
MULTBOOT_ADDRSRC_SEL	"STATIC", "DYNAMIC"	"STATIC"	启动模式，动态或者静态，当选择动态启动时，动态地址从端口输入；当选择静态启动时，静态地址通过参数 MULTBOOT_STATIC_ADDR控制
MULTBOOT_STATIC_ADDR	32'h0000_0000-32'hFFFF_FFFF	32'h0080_0000	静态启动地址


11.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

11.5 Verilog 例化示例

```
PH1P_LOGIC_MBOOT #(
    .MULTBOOT_ADDRSRC_SEL("STATIC"),
    .MULTBOOT_STATIC_ADDR (32'h0080_0000))
u_PH1P_LOGIC_MBOOT (
    .multiboot_en_n_i (multiboot_en_n_i),
    .multiboot_code_i (multiboot_code_i),
    .multiboot_addr_i (multiboot_addr_i)
    );
```

12 PH1P_LOGIC_MBOOT_V2



12.1 简介

PH1P_LOGIC_MBOOT_V2 是 FPGA 内部的多启动功能模块。用户可以在 SPI FLASH 中存放两套或者多套 FPGA 位流，上电后 FPGA 首先加载 Primary 位流，在 Primary 位流的 FPGA 代码中可以控制 FPGA 跳转到指定的地址重新加载位流。

12.2 端口描述

端口	方向	位宽	描述
multiboot_en_i[1]	input	1	Multiboot 模块控制信号，上升沿有效
multiboot_code_i	input	8	当等于 8'hA5 时，多重启动生效
multiboot_addr_i	input	32	动态重启地址

注：

1. 高电平最小持续时间详见《DS1300_PH1P_Datasheet》。

12.3 参数描述

参数	可选值	默认值	描述
MULTBOOT_ADDRSRC_SEL	"STATIC", "DYNAMIC"	"STATIC"	启动模式，动态或者静态，当选择动态启动时，动态地址从端口输入；当选择静态启动时，静态地址通过参数 MULTBOOT_STATIC_ADDR控制
MULTBOOT_STATIC_ADDR	32'h0000_0000-32'hFFFF_FFFF	32'h0080_0000	静态启动地址


12.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

12.5 Verilog 例化示例

```
PH1P_LOGIC_MBOOT_V2 #(
    .MULTBOOT_ADDRSRC_SEL("STATIC"),
    .MULTBOOT_STATIC_ADDR (32'h0080_0000))
u_PH1P_LOGIC_MBOOT_V2 (
    .multiboot_en_i (multiboot_en_i),
    .multiboot_code_i (multiboot_code_i),
    .multiboot_addr_i (multiboot_addr_i)
    );
```

13 PH1P_LOGIC_DNA



13.1 简介

PH1P_LOGIC_DNA 是 PH1P 系列 FPGA 为用户提供了一个 DNA 模块，用户可以通过调用 PH1P_LOGIC_DNA 读取 64 位芯片唯一 DNA。

13.2 端口描述

端口	方向	位宽	描述
dna_clk_i	input	1	DNA 时钟输入
dna_shift_n_i	input	1	DNA 数据输入使能，低有效
dna_din_i	input	1	用户数据输入
dna_do_o	output	1	DNA 模块数据输出

注：

1. DNA 读写时序详见《UG1305_安路科技 PH1P 系列 FPGA 配置用户手册》。

13.3 参数描述

参数	可选值	默认值	描述
EXT_DNA_CLK_I	"SIG", "INV", "0", "1"	"SIG"	DNA外部时钟输入模式： "SIG"：与dna_clk_i同向 "INV"：与dna_clk_i反向 "0"：输入时钟常0 "1"：输入时钟常1


13.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

13.5 Verilog 例化示例

```
PH1P_LOGIC_DNA  #(
    .EXT_DNA_CLK_I ("SIG")
)
u_PH1P_LOGIC_DNA(
    .dna_clk_i(dna_clk_i),
    .dna_do_o(dna_do_o),
    .dna_din_i(dna_din_i),
    .dna_shift_n_i(dna_shift_n_i)
    );
```

14 PH1P_LOGIC_ECC



14.1 简介

PH1P_LOGIC_ECC 是 PH1P 系列 FPGA 为用户提供了一个 ECC 单元，用户可以通过 ECC Macro 控制 ECC 逻辑的发起和停止，并能够获取 ECC 逻辑产生的错误和地址等信息。

14.2 端口描述

端口	方向	位宽	描述
ecc_enable_n_i	input	1	ECC 使能输入，低电平有效同步于时钟 ecc_clk_o。 要运行 ECC 功能，拉低 ecc_enable_n_i 并保持，直到 ecc_stop_o 变为低电平，此时 ECC 功能开始运行。 ECC 的运行时间取决于 ecc_enable_n_i 的低电平持续时间，如果希望 ECC 只对 Configuration Memory 进行单次校验（即从地址 0 开始直到最后一个配置帧地址）。
ecc_endaddrdebug_n_i	input	1	接高电平，保留端口
ecc_endaddr_i	input	23	接低电平，保留端口
ecc_clk_o	output	1	ECC Macro 主时钟，该时钟由 FPGA 内部晶振通过分频得到，频率值可以通过软件进行配置。PH1P 频率范围为 2MHz～11MHz。
ecc_stop_o	output	1	ECC 模块停止标志，同步于 ecc_clk_o，默认为高电平（即 ECC 原语处于停止状态） 用户可通过拉高 ecc_enable_n_i，或者发起重配置等操作来主动停止 ECC 原语运行。ECC 原语从接收

端口	方向	位宽	描述
			停止操作到安全停止需要一段等待时间，用户可以通过 ecc_stop_o 的电平状态来判断 ECC 原语是否正确的停止了 当用户主动停止 ECC 运行后，只有等待 ecc_stop_o 变成高电平，才可以重新发起 ECC
ecc_done_o	output	1	ECC 校验完成标志，同步于 ecc_clk_o。 当 ECC 校验到最后 1 个配置帧地址，并进入到所有 SRAM 的 CRC 校验阶段时，ecc_done_o 将变成高电平 如果 ecc_done_o 拉高后，ecc_enable_n_i 为持续低电平，那么 ecc_done_o 保持 2 个 ecc_clk_o 时钟周期高电平后自动拉低
ecc_info_o	output	38	ECC 原语输出信息，同步于 ecc_clk_o ecc_info_o 在读取完一个配置帧后，其信息更新并将保持直到下一个配置帧被读取完成。 ecc_info_o[37:15]：ECC 配置帧地址 ecc_info_o[14:8]：配置帧数据 DWORD（32-bit）地址（范围 0~80，对应每一个配置帧中的 81 个 DWORD） ecc_info_o[7:3]：配置帧数据 DWORD 内的 bit 地址（范围 0~31，对应每一个配置帧的每个 DWORD 内的 32 个 bit） ecc_info_o[2]：sbit_error ecc_info_o[1]：dbit_error ecc_info_o[0]：gcrc_error 用户可以通过监控 ecc_stop_o、sbit_error、dbit_error 和 gcrc_error 这 4 个信号，来决定何时采样保持 ecc_info_o 信息

14.3 配置描述

参数	可选值	默认值	描述
ECC_PROTECT	"DISABLE","ENABLE"	"DISABLE"	ECC_PROTECT = "DISABLE" ECC 运行在普通模式，检测到单 bit 错误时不再做二次校验 ECC_PROTECT = "ENABLE" ECC 运行在保护模式，检测到单 bit

参数	可选值	默认值	描述
			错误时将再做二次校验
SEC_OPTION	"CONTINUE" "HOLD", "CORRECT_AND_CONTINUE" , "CORRECT_AND_HOLD"	"CORRECT_AND_ CONTINUE"	SEC_OPTION = "CONTINUE" 当检测到 sbit_error 时，ECC 不会采取任何动作，继续进行下一个配置帧的校验；如果 GCRC 校验发生错误，ECC 也不会报错 SEC_OPTION= "HOLD" 当检测到 sbit_error 时，ECC 将停止校验，直到 ECC 校验发起 SEC_OPTION = "CORRECT_AND_CONTINUE" 当检测到 sbit_error 时，ECC 将修复错误 bit，修复后的配置帧将被重新写入到配置寄存器中，然后开始下一个配置的校验 SEC_OPTION ="CORRECT_AND_HOLD" 检测到 sbit_error 时，ECC 将修复错误 bit，修复后的配置帧将被重新写入到配置寄存器中，然后 ECC 将停止运行直到 ECC 重启被发起
ECCERR_REPO RT_EN	"DISABLE", "ENABLE"	"DISABLE"	ECCERR_REPORT_EN= "DISABLE" ECC 错误不显示在 INITN 管脚上。 ECCERR_REPORT_EN= "ENABLE" 当 ECC 错误时，INITN 信号会拉低
ECC_FREQ	"2MHz""3MHz", "5MHz","11MHz"	"2MHz"	ECC 频率配置

14.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

14.5 Verilog 例化示例

```
PH1P_LOGIC_ECC #(
    .ECC_PROTECT ("DISABLE"),
    .ECCC_OPTION ("CORRECT_AND_CONTINUE"),
    .ECCERR_REPORT_EN ("DISABLE"),
    .ECC_FREQ ("2MHz")
    )
u_PH1P_LOGIC_ECC (
```

```
    .ecc_enable_n_i(ecc_enable_n_i),
    .ecc_endaddrdebug_n_i(1'b1),
    .ecc_endaddr_i(23'd0),
    .ecc_clk_o(ecc_clk_o),
    .ecc_stop_o (ecc_stop_o),
    .ecc_done_o (ecc_done_o),
    .ecc_info_o(ecc_info_o)
    );
```

15 PH1P_LOGIC_DEVICE_VERSION



15.1 简介

PH1P_LOGIC_DEVICE_VERSION 是指示器件版本的模块。

15.2 端口描述

端口	方向	位宽	描述
device_version_o	output	4	器件版本信息输出，默认值为 4'b0000

15.3 参数描述

无


15.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

15.5 Verilog 例化示例

```
PH1P_LOGIC_DEVICE_VERSION  u_PH1P_LOGIC_DEVICE_VERSION (
    .device_version_o (device_version_o)
    );
```

16 PH1P_LOGIC_DUALBOOT



16.1 简介

PH1P_LOGIC_DUALBOOT 用于指示 dualboot 功能是否触发以及触发成功的区域。

16.2 端口描述

端口	方向	位宽	描述
dualboot_o	output	2	dualboot 功能是否触发以及触发成功的区域指示信号： 2'b00/2'b01：Primary 码流未出现错误，dualboot 未触发 2'b10：成功配置区域为 Primary 码流，dualboot 触发 2'b11：成功配置区域为 Golden 码流，dualboot 触发

16.3 参数描述

无


16.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

16.5 Verilog 例化示例

```
PH1P_LOGIC_DUALBOOT  u_PH1P_LOGIC_DUALBOOT (
    .dualboot_o      (dualboot_o)
    );
```

17 PH1P_LOGIC_IBUF_DIFF



17.1 简介

PH1P_LOGIC_IBUF_DIFF 是具有互补输出和端接电阻禁用的差分输入输出缓冲器。

17.2 端口描述

端口	方向	位宽	描述
i_p	input	1	差分信号输入 p 端
i_n	input	1	差分信号输入 n 端
interm_disable	input	1	端接电阻禁用输入
o_p	output	1	差分信号输出 p 端
o_n	output	1	差分信号输出 n 端
o	output	1	单端信号输出

17.3 参数描述

参数	可选值	默认值	描述
DIFF_TERM	"TRUE","FALSE"	"FALSE"	差分端接设置

17.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

17.5 真值表

interm_disable 端口和 DIFF_TERM 参数对端接电阻控制真值表如下:

端接电阻状态	interm_disable	DIFF_TERM
使能端接电阻	0	"TRUE"
	0	"FALSE"
	1	"TRUE"
禁用端接电阻	1	"FALSE"


17.6 结构示意图



17.7 Verilog 例化示例

```
PH1P_LOGIC_IBUF_DIFF #(
    .DIFF_TERM("FALSE")
    )
u_PH1P_LOGIC_IBUF_DIFF (
    .i_p (i_p),
    .i_n (i_n),
    .interm_disable (interm_disable),
    .o_p (o_p),
    .o_n (o_n),
    .o (o)
    );
```

18 PH1P_LOGIC_OBUF_DIFF



18.1 简介

PH1P_LOGIC_OBUF_DIFF 是具有互补输出的三态缓冲器。

18.2 端口描述

端口	方向	位宽	描述
i	input	1	单端信号输入
t	input	1	三态控制输入
o_p	output	1	差分信号输出 p 端 t=1'b1：o_p 输出 i 信号 t=1'b0：o_n 输出高阻态
o_n	output	1	差分信号输出 n 端 t=1'b1：o_p 输出 i 信号反相 t=1'b0：o_n 输出高阻态


18.3 参数描述

无

18.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否


18.5 结构示意图



18.6 Verilog 例化示例

```
PH1P_LOGIC_OBUF_DIFF  u_PH1P_LOGIC_OBUF_DIFF (
    .i (i),
    .t (t),
    .o_p (o_p),
    .o_n (o_n)
    );
```

19 PH1P_LOGIC_IOBUF_DIFF



19.1 简介

PH1P_LOGIC_IOBUF_DIFF 是具有互补输出和端接电阻禁用的差分双向缓冲器。

19.2 端口描述

端口	方向	位宽	描述
i	input	1	单端信号输入
t	input	1	三态输入控制端
interm_disable	input	1	端接电阻禁用输入
o_p	output	1	差分信号输出 p 端 t=1'b1：输出正向 i t=1'b0：输出高阻态
o_n	output	1	差分信号输出 n 端 t=1'b1：输出反向 i t=1'b0：输出高阻态
io_p	inout	1	双向端口 p 端 t=1'b1：输出正向 i t=1'b0：输入高阻态
io_n	inout	1	双向端口 n 端 t=1'b1：输出反向 i t=1'b0：输入高阻态

19.3 参数描述

参数	可选值	默认值	描述
DIFF_TERM	"TRUE","FALSE"	"FALSE"	差分端接设置

19.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

19.5 真值表

interm_disable 端口和 DIFF_TERM 参数对端接电阻控制真值表如下:

端接电阻状态	interm_disable	DIFF_TERM
使能端接电阻	0	"TRUE"
	0	"FALSE"
	1	"TRUE"
禁用端接电阻	1	"FALSE"


19.6 结构示意图



19.7 Verilog 例化示例

```
PH1P_LOGIC_IOBUF_DIFF #（
    .DIFF_TERM("FALSE")
    )
u_PH1P_LOGIC_IOBUF_DIFF （
    .i (i),
    .t (t),
    .interm_disable (interm_disable),
    .o_p (o_p),
    .o_n (o_n),
    .io_p (io_p),
    .io_n (io_n)
    );
```

20 PH1P_LOGIC_IOTRIBUF



20.1 简介

PH1P_LOGIC_IOTRIBUF 是 FPGA 内部的三态 IO 控制模块。

20.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号
t	input	1	输入三态控制信号
o	output	1	输出信号： t=1'b0：o 输出 i 信号 t=1'b1：o 输出高阻态
io	inout	1	双向信号： t=1'b0：io 输出 i 信号 t=1'b1：io 输入高阻态

20.3 参数描述

无


20.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

20.5 Verilog 例化示例

```
PH1P_LOGIC_IOTRIBUF u_PH1P_LOGIC_IOTRIBUF (
    .i(i),
    .t(t),
    .o(o),
    .io(io)
    );
```

21 PH1P_LOGIC_IBUF



21.1 简介

PH1P_LOGIC_IBUF 是 FPGA 内部一个从输入引脚驱动到逻辑阵列的 IO 缓冲器。

21.2 端口描述

端口	方向	位宽	描述
i	input	1	信号输入
o	output	1	信号输出

21.3 参数描述

无


21.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

21.5 Verilog 例化示例

```
PH1P_LOGIC_IBUF  u_PH1P_LOGIC_IBUF(
    .i(i),
    .o(o)
    );
```

22 PH1P_LOGIC_OBUF



22.1 简介

PH1P_LOGIC_IBUF 是 FPGA 内部一个从逻辑阵列驱动到输出引脚的 IO 缓冲器。

22.2 端口描述

端口	方向	位宽	描述
i	input	1	信号输入
o	output	1	信号输出

22.3 参数描述

无


22.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

22.5 Verilog 例化示例

```
PH1P_LOGIC_OBUF  u_PH1P_LOGIC_OBUF(
    .i(i),
    .o(o)
    );
```

23 PH1P_LOGIC_IOBUF



23.1 简介

PH1P_LOGIC_IOBUF 是 FPGA IO 输入输出控制模块。

23.2 端口描述

端口	方向	位宽	描述
i	input	1	信号输入
o	output	1	信号输出

23.3 参数描述

无


23.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

23.5 Verilog 例化示例

```
PH1P_LOGIC_IOBUF  u_PH1P_LOGIC_IOBUF (
    .i (i),
    .o (o)
    );
```

24 PH1P_LOGIC_DYNAMIC_HR_IDELAY



24.1 简介

PH1P_LOGIC_DYNAMIC_HR_IDELAY 是 FPGA HR BANK IO 输入端口上的动态延迟调节模块。

24.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号，输入来自于 PAD
dly	input	8	动态 delay 调整级数
o	output	1	输出信号，输出到 iserdes 或 fabric
cas_i	input	1	级联输入端口，输入来自于上一级 ODELAY 的 cas_o
cas_o	output	1	级联输出端口,输出到下一级 ODELAY 的 cas_i
cas_rtn_i	input	1	级联环回输入端口，输入来自于下一级 ODELAY 的 cas_rtn_o
cas_rtn_o	output	1	级联环回输出端口，环回到上一级的 ODELAY 的 cas_rtn_i

注：

1. 每一级延迟时间详见《UG1311_PH1P 系列 FPGA IO 用户手册》。

24.3 参数描述

参数	可选值	默认值	描述
CAS_MODE	"NONE", "MASTER", "MIDDLE",	"NONE"	级联模式选择

参数	可选值	默认值	描述
	"END"		
DEVICE	"PH1P100","PH1P35", "PH1P50"	"PH1P100"	器件选择，该参数应和所使用器件型号保持一致

注：

1. PH1P100 系列器件不支持级联功能，DEVICE 选择"PH1P100"时，CAS_MODE 只能选"NONE"。


24.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

24.5 Verilog 例化示例

```
PH1P_LOGIC_DYNAMIC_HR_IDELAY  #(
    .CAS_MODE ("NONE"),
    .DEVICE ("PH1P100")
    )
u_PH1P_LOGIC_DYNAMIC_HR_IDELAY (
    .i(i),
    .dly(dly),
    .o(o),
    .cas_i(cas_i),
    .cas_o(cas_o),
    .cas_rtn_i (cas_rtn_i),
    .cas_rtn_o (cas_rtn_o)
    );
```

25 PH1P_LOGIC_DYNAMIC_HR_ODELAY



25.1 简介

PH1P_LOGIC_DYNAMIC_HR_ODELAY 是 FPGA HR BANK IO 输出端口上的动态延迟调节模块。

25.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号，输入来自于 oserdes 或 fabric
dly	input	8	动态 delay 调整级数
o	output	1	输出信号，输出到 PAD
cas_i	input	1	级联输入端口，输入来自于上一级 IDELAY 的 cas_o
cas_o	output	1	级联输出端口,输出到下一级 IDELAY 的 cas_i
cas_rtn_i	input	1	级联环回输入端口，输入来自于下一级 ODELAY 的 cas_rtn_o
cas_rtn_o	output	1	级联环回输出端口，环回到上一级的 ODELAY 的 cas_rtn_i

注：

1. 每一级延迟时间详见《UG1311_PH1P 系列 FPGA IO 用户手册》。

25.3 参数描述

参数	可选值	默认值	描述
CAS_MODE	"NONE", "MASTER", "MIDDLE",	"NONE"	级联模式选择

参数	可选值	默认值	描述
	"END"		
DEVICE	"PH1P100","PH1P35", "PH1P50"	"PH1P100"	器件选择，该参数应和所使用器件型号保持一致

注：

1. PH1P100 系列器件不支持级联功能，DEVICE 选择"PH1P100"时，CAS_MODE 只能选"NONE"。


25.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

25.5 Verilog 例化示例

```
PH1P_LOGIC_DYNAMIC_HR_ODELAY  #(
    .CAS_MODE ("NONE"),
    .DEVICE ("PH1P100")
    )
u_PH1P_LOGIC_DYNAMIC_HR_ODELAY (
    .i(i),
    .dly(dly),
    .o(o),
    .cas_i(cas_i),
    .cas_o(cas_o),
    .cas_rtn_i (cas_rtn_i),
    .cas_rtn_o (cas_rtn_o)
    );
```

26 PH1P_LOGIC_DYNAMIC_IDELAY



26.1 简介

PH1P_LOGIC_DYNAMIC_IDELAY 是 FPGA HR BANK IO 输出端口上的动态延迟调节模块。

26.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号，输入来自于 oserdes 或 fabric
indly_en	input	1	动态延迟调节使能
in_dly	input	5	动态 delay 调整级数
o	output	1	输出信号，输出到 PAD

注：

1. 每一级延迟时间详见《UG1311_PH1P 系列 FPGA IO 用户手册》。

26.3 参数描述

无

26.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

26.5 Verilog 例化示例

```
PH1P_LOGIC_DYNAMIC_IDELAY  u_PH1P_LOGIC_DYNAMIC_IDELAY (
    .i(i),
    .indly_en(indly_en),
```

```
        .in_dly(in_dly),
        .o(o)
    );
```

27 PH1P_LOGIC_IDDR



27.1 简介

PH1P_LOGIC_IDDR 是 FPGA HR Bank IO 上将双沿采样时钟数据变换为单沿数据的单元。具有数据对齐的双速率 D 触发器，可以将输入的 DDR 数据转为 2 位数据同步到内部时钟网络。

27.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟输入
d	input	1	IO 上输入的 DDR 数据
rst	input	1	复位信号，高有效
q0	output	1	1 位上升沿数据输出
q1	output	1	1 位下降沿数据输出

27.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位
PIPEMODE[1]	"PIPED", "NONE"	"PIPED"	数据对齐模式

注：

1. 数据对齐模式时序详见《UG1311_PH1P 系列 FPGA IO 用户手册》。


27.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

27.5 Verilog 例化示例

```
PH1P_LOGIC_IDDR #(
    .ASYNCRST("ENABLE"),
    .MODE("PIPED")
    )
u_PH1P_LOGIC_IDDR (
    .q1(q1),
    .q0(q0),
    .clk(clk),
    .d(d),
    .rst(rst)
    );
```

28 PH1P_LOGIC_ODDR



28.1 简介

PH1P_LOGIC_ ODDR 是 FPGA HR Bank IO 上将内部单沿数据变换为双沿数据后输出的单元，可以将数据双倍率输出到 IO 上。

28.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟输入
rst	input	1	复位信号，高有效
d0	input	1	1 位上升沿输入数据
d1	input	1	1 位下降沿输入数据
q	output	1	1 位 DDR 双沿输出数据

28.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位

28.4 使用方式


使用方式	是否支持
原语例化	是

使用方式	是否支持
IP Generator	否

28.5 Verilog 例化示例

```
PH1P_LOGIC_ODDR #(
    .ASYNCRST("ENABLE")
    )
u_PH1P_LOGIC_ODDR (
    .q(q),
    .d1(d1),
    .d0(d0),
    .clk(clk),
    .rst(rst)
    );
```

29 PH1P_LOGIC_IDDRx2



29.1 简介

PH1P_LOGIC_IDDRx2 是 FPGA HR Bank IO 上的 1：4 串转并单元，功能与 IDDR 相同，但 IDDRx2 支持更高的 IO 速度。

29.2 端口描述

端口	方向	位宽	描述
pclk	input	1	1/2 sclk 的时钟输入
sclk	input	1	1/2 数据速率的时钟输入
d	input	1	IO 上输入的 DDR 数据
rst	input	1	复位信号，高有效
q0	output	1	并行输出的第 0bit
q1	output	1	并行输出的第 1bit
q2	output	1	并行输出的第 2bit
q3	output	1	并行输出的第 3bit

29.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位

注：

1. 数据对齐模式时序详见《UG1311_PH1P 系列 FPGA IO 用户手册》。


29.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

29.5 Verilog 例化示例

```
PH1P_LOGIC_IDDRx2 #(
    .ASYNCRST("ENABLE")
    )
u_PH1P_LOGIC_IDDRx2 (
    .q0(q0),
    .q1(q1),
    .q2(q2),
    .q3(q3),
    .pclk(clk),
    .sclk(clk),
    .d(d),
    .rst(rst)
    );
```

30 PH1P_LOGIC_ODDRx2



30.1 简介

PH1P_LOGIC_ODDRx2 是 FPGA HR Bank IO 上的 4：1 并转串单元，功能与 ODDR 相同，但 ODDRx2 支持更高的 IO 速度。

30.2 端口描述

端口	方向	位宽	描述
pclk	input	1	1/2 sclk 的时钟输入
sclk	input	1	1/2 数据速率的时钟输入
q	output	1	IO 上输出的串行数据
rst	input	1	复位信号，高有效
d0	input	1	并行输入的第 0bit
d1	input	1	并行输入的第 1bit
d2	input	1	并行输入的第 2bit
d3	input	1	并行输入的第 3bit

30.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位

注：

1. 数据对齐模式时序详见《UG1311_PH1P 系列 FPGA IO 用户手册》。


30.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

30.5 Verilog 例化示例

```
PH1P_LOGIC_ODDRx2 #(
    .ASYNCRST("ENABLE")
    )
u_PH1P_LOGIC_ODDRx2 (
    .d0(d0),
    .d1(d1),
    .d2(d2),
    .d3(d3),
    .pclk(clk),
    .sclk(clk),
    .q(q),
    .rst(rst)
);
```

31 PH1P_LOGIC_HR_ISERDES



31.1 简介

PH1P_LOGIC_HR_ISERDES 是 FPGA HR Bank IO 上外部输出串行数据转换为多路并行数据的模块。

31.2 端口描述

端口	方向	位宽	描述
sclk	input	1	sclk 时钟输入
pclk	input	1	pclk 时钟输入
rst	input	1	复位信号，高有效
idata	input	1	串行数据输入
odata	output	10	并行数据输出

31.3 参数描述

参数	可选值	默认值	描述
IDDRMODE	"DDRX1","DDRX1_PIPE", "DDRX2","DDRX3P5", "DDRX4","DDRX5"	"DDRX1"	IDDR 模式选择，选择不同的模式时，数据输出串并比例不同


31.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

31.5 Verilog 例化示例

```
PH1P_LOGIC_HR_ISERDES #(
    .IDDRMODE ("DDRX1")
    )
u_PH1P_LOGIC_HR_ISERDES (
    .sclk(sclk),
    .pclk(pclk),
    .rst(rst),
    .idata(idata),
    .odata (odata)
    );
```

32 PH1P_LOGIC_HR_OSERDES



32.1 简介

PH1P_LOGIC_HR_OSERDES 是 FPGA HR Bank IO 上将内部多路并行数据转换为串行数据的模块。

32.2 端口描述

端口	方向	位宽	描述
sclk	input	1	sclk 时钟输入
pclk	input	1	pclk 时钟输入
rst	input	1	复位信号，高有效
idata	input	10	并行数据输入
odata	output	1	串行数据输出

32.3 参数描述

参数	可选值	默认值	描述
ODDRMODE	"DDRX1","DDRX2", "DDRX3P5", "DDRX4","DDRX5"	"DDRX1"	ODDR 模式选择，选择不同的模式时，数据输出并串比例不同


32.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

32.5 Verilog 例化示例

```
PH1P_LOGIC_HR_OSERDES #(
    .ODDRMODE ("DDRX1")
    )
u_PH1P_LOGIC_HR_ISERDES (
    .sclk(sclk),
    .pclk(pclk),
    .rst(rst),
    .idata(idata),
    .odata (odata)
    );
```

33 PH1P_LOGIC_DYNAMIC_HD_IDELAY



33.1 简介

PH1P_LOGIC_DYNAMIC_HD_IDELAY 是 FPGA HD BANK IO 输入端口上的动态延迟调节模块。

33.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号
dly	input	5	动态调整级数
o	output	1	输出信号，输出到 iserdes, fabric 或级联环回到上一级的 ODELAY
cas_i	input	1	级联输入端口，输入来自于上一级 DELAY 的 cas_o
cas_o	output	1	级联输出端口,输出到下一级 DELAY 的 cas_i
cas_rtn_i	input	1	级联环回输入端口，输入来自于下一级 DELAY 的 cas_rtn_o
cas_rtn_o	output	1	级联环回输出端口，环回到上一级的 DELAY 的 cas_rtn_i

注：

1. 每一级延迟时间详见《UG1311_PH1P 系列 FPGA IO 用户手册》。

2. 不需要使用级联功能时，所有 PH1P_LOGIC_DYNAMIC_HD_IDELAY 模块的级联相关端口可悬空。

33.3 参数描述

参数	可选值	默认值	描述
CAS_MODE	"NONE", "MASTER", "MIDDLE","END"	"NONE"	级联模式选择


33.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

33.5 Verilog 例化示例

```
PH1P_LOGIC_DYNAMIC_HD_IDELAY  #(
    .CAS_MODE ("NONE")
    )
u_PH1P_LOGIC_DYNAMIC_HD_IDELAY (
    .i(i),
    .dly(dly),
    .o(o),
    .cas_i(cas_i),
    .cas_o(cas_o),
    .cas_rtn_i (cas_rtn_i),
    .cas_rtn_o (cas_rtn_o)
    );
```

34 PH1P_LOGIC_DYNAMIC_HD_ODELAY



34.1 简介

PH1P_LOGIC_DYNAMIC_HD_ODELAY 是 FPGA HD BANK IO 输出端口上的动态延迟调节模块。

34.2 端口描述

端口	方向	位宽	描述
i	input	1	输入信号
dly	input	5	动态调整级数
o	output	1	输出信号，输出到 PAD 或级联环回到上一级的 DELAY
cas_i	input	1	级联输入端口，输入来自于上一级 ODELAY 的 cas_o
cas_o	output	1	级联输出端口,输出到下一级 ODELAY 的 cas_i
cas_rtn_i	input	1	级联环回输入端口，输入来自于下一级 DELAY 的 cas_rtn_o
cas_rtn_o	output	1	级联环回输出端口，环回到上一级的 DELAY 的 cas_rtn_i

注：

1. 每一级延迟时间详见《UG1311_PH1P 系列 FPGA IO 用户手册》。
2. 不需要使用级联功能时，所有 PH1P_LOGIC_DYNAMIC_HD_ODELAY 模块的级联相关端口可悬空。

34.3 参数描述

参数	可选值	默认值	描述
CAS_MODE	"NONE", "MASTER", "MIDDLE", "END"	"NONE"	级联模式选择


34.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

34.5 Verilog 例化示例

```
PH1P_LOGIC_DYNAMIC_HD_ODELAY  #(
    .CAS_MODE ("NONE")
    )
u_PH1P_LOGIC_DYNAMIC_HD_ODELAY (
    .i(i),
    .dly(dly),
    .o(o),
    .cas_i(cas_i),
    .cas_o(cas_o),
    .cas_rtn(cas_rtn)
    );
```

35 PH1P_LOGIC_HD_IDDR



35.1 简介

PH1P_LOGIC_HD_IDDR 是 FPGA HD Bank IO 上将双沿采样时钟数据变换为单沿数据的单元。具有数据对齐的双速率 D 触发器，可以将输入的 DDR 数据转为 2 位数据同步到内部时钟网络。

35.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟输入
d	input	1	IO 上输入的 DDR 数据
rst	input	1	复位信号，高有效
q0	output	1	1 位上升沿数据输出
q1	output	1	1 位下降沿数据输出

35.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位
MODE[1]	"SAME_EDGE", "SAME_EDGE_PIPE", "OPPOSITE_EDGE"	"OPPOSITE_EDGE"	数据对齐模式

注：

1. 数据对齐模式时序详见《UG1311_PH1P 系列 FPGA IO 用户手册》。


35.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

35.5 Verilog 例化示例

```
PH1P_LOGIC_HD_IDDR #(
    .ASYNCRST("ENABLE"),
    .MODE("OPPOSITE_EDGE")
    )
u_PH1P_LOGIC_HD_IDDR (
    .q1(q1),
    .q0(q0),
    .clk(clk),
    .d(d),
    .rst(rst)
    );
```

36 PH1P_LOGIC_HD_ODDR



36.1 简介

PH1P_LOGIC_HD_ODDR 是 FPGA HD Bank IO 上将内部单沿数据变换为双沿数据后输出的单元，可以将数据双倍率输出到 IO 上。

36.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟输入
rst	input	1	复位信号，高有效
d0	input	1	1 位上升沿输入数据
d1	input	1	1 位下降沿输入数据
q	output	1	1 位 DDR 双沿输出数据

36.3 参数描述

参数	可选值	默认值	描述
ASYNCRST	"ENABLE","DISABLE"	"ENABLE"	异步复位使能 "ENABLE"：使能 rst 复位 "DISABLE"：禁用 rst 复位

36.4 使用方式


使用方式	是否支持
原语例化	是

使用方式	是否支持
IP Generator	否

36.5 Verilog 例化示例

```
PH1P_LOGIC_HD_ODDR #(
    .ASYNCRST("ENABLE")
    )
u_PH1P_LOGIC_HD_ODDR (
    .q(q),
    .d1(d1),
    .d0(d0),
    .clk(clk),
    .rst(rst)
    );
```

37 PH1P_PHY_GCLK



37.1 简介

PH1P_PHY_GCLK 是一个全局时钟缓冲选择器，输出时钟可根据使能和控制信号进行输出选择。同时可以根据控制信号实现输出是否存在毛刺。

37.2 端口描述

端口	方向	位宽	描述
clkin	input	2	时钟输入端口
seln	input	2	时钟选择信号,低电平有效
cen	input	2	寄存器时钟使能信号，低电平有效
drct	input	2	无毛刺切换使能 当 drct=2'b00 实现两路输出时钟的无毛刺切换，配置成无毛刺模式时，输出会丢失一个时钟沿 当 drct=2'b11 输出正常模式，输出时钟切换可能存在毛刺
clkout	output	1	时钟切换输出端口

37.3 参数描述

参数	可选值	默认值	描述
PRESELECT	"CLK0", "CLK1"	"CLK0"	输入时钟预选配置
SEL_TRIGGER	"POS", "NEG"	"POS"	采样边沿选择： "POS"对应的是输入时钟的上升降

参数	可选值	默认值	描述
			沿，"NEG"对应输入时钟的下降沿
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能

37.4 真值表

seln[0]	cen[0]	seln[1]	cen[1]	clkout
0	0	x	1	clkout 输出 clkin[0]
0	0	1	x	clkout 输出 clkin[0]
x	1	0	0	clkout 输出 clkin[1]
1	x	0	0	clkout 输出 clkin[1]
0	0	0	0	clkout 保持输出前一状态

注：

1. "clkout 保持输出前一状态"指的是有效输入的状态，即 clkin[0]或 clkin[1]；表中未列切换状态，clkout 输出取决于 SEL_TRIGGER 的设定值，设置"POS"输出高电平，设置"NEG"输出低电平。
2. 如果输入的两路时钟里其中一路为高电平，整个 GCLK 模块无法正常工作，需要强迫一路输入为低。
3. 不建议用户 seln[0]/seln[1]和 cen[0]/cen[1]都使能，可能导致 GCLK 模块无法正常工作。

37.5 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

37.6 Verilog 例化示例

```
PH1P_PHY_GCLK #(
    .PRESELECT("CLK0"),
    .HOLD ("YES"),
    .SEL_TRIGGER("POS"),
    .GSR ("ENABLE")
    )
u_PH1P_PHY_GCLK (
```

```
    .clkout (clkout),
    .clkin (clkin),
    .seln (seln),
    .cen (cen),
    .drct (drct)
    );
```

38 PH1P_PHY_LCLK



38.1 简介

PH1P_PHY_LCLK 是本地时钟缓冲器，驱动本地区域所有逻辑资源，每个时序区域里面有 4 个 LCLK 资源（除去 HXT 所在区域）。时钟输出可以供全局时钟网使用，可以驱动逻辑资源以及 IP 模块资源。

38.2 端口描述

端口	方向	位宽	描述
clkin	input	1	输入时钟信号
rst	input	1	复位信号，高有效
ce	input	1	时钟使能信号，高有效
clkout	output	1	时钟输出，驱动本地资源
clkdivout	output	1	时钟输出，驱动 GCLK

38.3 参数描述

参数	可选值	默认值	描述
CEMD	"SYNC" , "ASYNC"	"SYNC"	同步异步选择： 当选择"SYNC"时 ce 信号延迟 4 个时钟周期传入内部 DFF
CLKSEL	"ORG" , "INV"	"ORG"	时钟选择： 选择"INV"表示输入时钟取反，否则为原始输入时钟
DIV	"1", "2", "3", "3P5", "4", "5", "6", "7", "8"	1	分频系数，支持 1-8 分频和 3.5 分频

参数	可选值	默认值	描述
LCLK	"BYPASS", "DIV2TO8", "DIV1", "GND"	"BYPASS"	clkout 输出选择模式： "BYPASS"模式：时钟不分频直接输出， "DIV2TO8"模式：clkout 输出 clkdivout， "DIV1"模式：输出 1 分频时钟 "GND"模式：输出低电平
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能

注：

1. 输出时钟时序详见《UG1312_安路科技 PH1P 系列 FPGA 时钟资源用户手册》。

38.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否


38.5 Verilog 例化示例

```
PH1P_PHY_LCLK #(
    .CEMD ("SYNC"),
    .CLKSEL ("ORG"),
    .DIV ("1"),
    .LCLK ("BYPASS"),
    .GSR ("ENABLE")
    )
 u_PH1P_PHY_LCLK (
    .clkin (clkin),
    .rst (rst),
    .ce (ce),
    .clkout (clkout),
```

```
    .clkdivout (clkdivout)

    );
```

39 PH1P_PHY_MLCLK



39.1 简介

MLCLK 为 PH1P 系列 FPGA 多区域时钟模块。驱动的时钟跨越多达三个垂直相邻的时钟区域，每个时序区域里面有 4 个 MLCLK 资源（除去 HXT 所在区域）。

39.2 端口描述

端口	方向	位宽	描述
clkin	input	1	MLCLK 时钟输入
ce	input	1	时钟使能信号，高电平有效
clkout	output	1	MLCLK 时钟输出

39.3 参数描述

参数	可选值	默认值	描述
BYPASS	"ENABLE", "DISABLE"	"ENABLE"	旁路 ce 使能
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能

39.4 使用方式


使用方式	是否支持
原语例化	是
IP Generator	否

39.5 Verilog 例化示例

```
PH1P_PHY_MLCLK #(
    .BYPASS ("ENABLE"),
```

```
    .GSR("ENABLE")
    )
u_PH1P_PHY_MLCLK (
    .clkin (clkin),
    .ce(ce),
    .clkout (clkout)
    );
```

40 PH1P_PHY_SCLK



40.1 简介

PH1P_PHY_SCLK 是独立时钟缓冲器，SCLK 通过该缓冲器驱动单个时钟区域中的本地时钟网络。它还带有时钟门控功能，可以独立地启用或禁用驱动单个时钟区域的时钟网络。每个时钟区域支持多达 12 路独立时钟。

40.2 端口描述

端口	方向	位宽	描述
clkin	input	1	SCLK 时钟输入
ce	input	1	时钟使能信号，高电平有效
clkout	output	1	SCLK 时钟输出

40.3 参数描述

参数	可选值	默认值	描述
BYPASS	"ENABLE", "DISABLE"	"ENABLE"	旁路 ce 使能
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能
DELAY[1]	0~3	0	时钟延迟配置

注：

1. 每一级延迟单元详见《UG1312_安路科技 PH1P 系列 FPGA 时钟资源用户手册》。


40.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

40.5 Verilog 例化示例

```
PH1P_PHY_SCLK #(
    .BYPASS ("ENABLE"),
    .GSR ("ENABLE"),
    .DELAY (0)
    )
u_PH1P_PHY_SCLK (
    .clkin (clkin),
    .ce(ce),
    .clkout (clkout)
    );
```

41 PH1P_PHY_SCLK_V2



41.1 简介

PH1P_PHY_SCLK_V2 是独立时钟缓冲器，SCLK 通过该缓冲器驱动单个时钟区域中的本地时钟网络。它还带有时钟门控功能，可以独立地启用或禁用驱动单个时钟区域的时钟网络，同时支持动态延迟调节。每个时钟区域支持多达 12 路独立时钟。

41.2 端口描述

端口	方向	位宽	描述
clkin	input	1	SCLK 时钟输入
ce	input	1	时钟使能信号，高电平有效
dlytrim	input	2	动态延迟调节级数
clkout	output	1	SCLK 时钟输出

41.3 参数描述

参数	可选值	默认值	描述
BYPASS	"ENABLE", "DISABLE"	"ENABLE"	旁路 ce 使能
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能
DELAY[1]	0~3	0	时钟延迟级数
DELAY_DYN	"ENABLE", "DISABLE"	"DISABLE"	动态延迟使能： "ENABLE"：使能 dlytrim 动态调节 "DISABLE"：使能 DELAY 参数静态调节

注：

1. 每一级延迟单元详见《UG1312_安路科技 PH1P 系列 FPGA 时钟资源用户手册》。


41.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

41.5 Verilog 例化示例

```
PH1P_PHY_SCLK_V2 #(
    .BYPASS ("ENABLE"),
    .GSR ("ENABLE"),
    .DELAY_DYN (DELAY_DYN),
    .DELAY (DELAY)
    )
u_PH1P_PHY_SCLK_V2 (
    .clkin (clkin),
    .ce(ce),
    .dlytrim(dlytrim),
    .clkout (clkout)
    );
```

42 PH1P_PHY_HCLK



42.1 简介

PH1P_PHY_HCLK 是水平时钟缓冲器，GCLK 通过该缓冲器驱动左右两个时钟区域中的本地时钟网络。它还带有时钟门控功能，可以独立地启用或禁用驱动左右两个时钟区域的时钟网络。每个水平时钟区域支持多达 12 路水平时钟。

42.2 端口描述

端口	方向	位宽	描述
clkin	input	1	HCLK 时钟输入
ce	input	1	时钟使能信号，高电平有效
clkout	output	1	HCLK 时钟输出

42.3 参数描述

参数	可选值	默认值	描述
BYPASS	"ENABLE", "DISABLE"	"ENABLE"	旁路 ce 使能
GSR	"ENABLE", "DISABLE"	"ENABLE"	全局复位使能
DELAY[1]	0~3	0	延迟参数

注：

1. 每一级延迟单元详见《UG1312_安路科技 PH1P 系列 FPGA 时钟资源用户手册》。


42.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

42.5 Verilog 例化示例

```
PH1P_PHY_HCLK #(
    .BYPASS ("ENABLE"),
    .GSR ("ENABLE"),
    .DELAY (0)
    )
u_PH1P_PHY_HCLK (
    .clkin (clkin),
    .ce(ce),
    .clkout (clkout)
    );
```

43 PH1P_PHY_IOCLK



43.1 简介

PH1P_PHY_IOCLK 是 I/O 时钟缓冲器，IOCLK 驱动 I/O 列内一个独立于全局时钟资源的时钟网络，支持高速输入/输出接口串并转换。其输入来自本区域的 MLCLK、相邻区域的 MLCLK、本区域的 PLL 输出以及本区域 GCLKIO 输入。输出可以驱动本区域内所有 IO 块。

43.2 端口描述

端口	方向	位宽	描述
clkin	input	1	IOCLK 时钟输入
clkout	output	1	IOCLK 时钟输出

43.3 参数描述

无


43.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

43.5 Verilog 例化示例

```
PH1P_PHY_IOCLK  u_PH1P_PHY_IOCLK (
    .clkin (clkin),
    .clkout (clkout)
    );
```

44 PH1P_PHY_OSCDIV



44.1 简介

PH1P 系列 FPGA 内部存在一个 OSC 振荡器，可以实现内部产生时钟。PH1P_PHY_OSCDIV 可以实现 OSC 时钟分频输出，并且时钟分频参数可调节。

44.2 端口描述

端口	方向	位宽	描述
rstn	input	1	OSCDIV 复位，低电平有效
div	input	7	OSCDIV 分频系数设置
stdby	input	1	OSCDIV 模块输出控制信号： stdby=1'b1：时钟暂停输出 stdby=1'b0：时钟正常输出
osc_clk	output	1	OSCDIV 模块时钟输出

注：

1. PH1P100 系列器件 osc_clk 需要手动添加 clock_buffer(PH1P_PHY_MLCLK)后，才可以驱动其它逻辑资源或输出到端口上。

44.3 参数描述

无


44.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

44.5 Verilog 例化示例

```
PH1P_PHY_OSCDIV  u_PH1P_PHY_OSCDIV (
    .div (1)
    .rstn (rstn),
    .stdby (stdby),
    .osc_clk (osc_clk)
    );
```

45 PH1P_PHY_CLOCK_ALIGNER



45.1 简介

PH1P_PHY_CLOCK_ALIGNER 模块可用于对齐参考时钟和该时钟经过全局时钟网络后两时钟之间的相位差。

45.2 端口描述

端口	方向	位宽	描述
refclk	input	1	参考时钟输入
fbclk	input	1	反馈时钟输入
rst_n[1]	input	1	复位信号输入，低电平有效，需边沿触发，不能接常值
clk_out	output	1	参考时钟经过全局时钟网络后的输出时钟
lock	output	1	时钟相位对齐锁定指示信号

45.3 参数描述

参数	可选值	默认值	描述
POST_DIV	0~7	0	分频系数选择，分频系数值=2^{POST_DIV}，BYPASS 为 DISABLE 时，该参数用于将 VCO 设置在合理区间内；BYPASS 为 ENABLE 时，该参数用于对 refclk 分频后输出
FIN	-	"100.0000"	实际应用不使用，用于软件标记输入时钟频率 refclk
BYPASS	"ENABLE", "DISABLE"	"DISABLE"	CLOCK_ALIGNER 旁路使能
FEED_TYPE	"INTERNAL", "EXTERNAL"	"INTERNAL"	CLOCK ALIGNER 反馈时钟路径选择
POWER_DOWN	"ENABLE", "DISABLE"	"DISABLE"	CLOCK ALIGNER 掉电模式使能


45.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	否

45.5 Verilog 例化示例

```
PH1P_PHY_CLOCK_ALIGNER  #(
    .POST_DIV       ( 0         ),
    .FIN            ("100.0000" ),
    .BYPASS         ("DISABLE"  ),
    .FEED_TYPE      ("INTERNAL" ),
    .POWER_DOWN     ("DISABLE"  )
)
u_PH1P_PHY_CLOCK_ALIGNER(
    .refclk         (refclk     ),
    .fbclk          (fbclk      ),
    .rst_n          (rst_n      ),
    .clk_out        (clk_out    ),
    .lock           (lock       )
);
```

46 PH1P_PHY_PLL



46.1 简介

PH1P_PHY_PLL 是 FPGA 内部的锁相环。锁相环可以实现输出时钟频率调整，占空比调整，相位调整，动态相位移动等功能。

46.2 端口描述

端口	方向	位宽	描述
refclk	input	1	PLL 参考时钟输入
fbclk	input	1	PLL 反馈时钟输入
clkc_rst	input	2	输出时钟复位，高电平有效： clkc_rst[0]:控制 clkout_c[0:3]复位 clkc_rst[1]:控制 clkout_c[4:6]复位
pllpd	input	1	PLL 电源开关，高电平：PLL 关断
pllreset	input	1	PLL 复位，高有效
psclk	input	1	动态相位调整时钟

端口	方向	位宽	描述
psclksel	input	3	动态相位调整选择某一路输出进行相移
psstep	input	1	动态相移触发信号，上升沿有效
psdown	input	1	动态相移方式，增加或者减少
clkc_en	input	7	输出时钟使能
ssc_reset	input	1	展频使能复位信号，高有效，开启 SSC 功能时需要固定接 0
cps_step	input	1	动态粗调调节信号，给一个下降沿脉冲信号可以调节
clkcb	output	7	PLL 时钟输出,与 clkc 反向
clkc	output	7	PLL 时钟输出
lock	output	1	PLL 内部锁定信号，高有效
psdone	output	1	动态相位移位完成，信号发生翻转，表明相位调整结束
drp_clk	input	1	动态配置时钟输入
drp_rstn	input	1	动态配置复位信号，低电平复位
drp_sel	input	1	动态配置片选信号输入，高电平有效
drp_rd	input	1	动态配置读使能信号，高电平有效
drp_wr	input	1	动态配置写使能信号，高电平有效
drp_addr	input	8	动态配置读写地址信号
drp_wdata	input	8	动态配置数据输入信号
drp_rdy	output	1	动态配置写操作完成和读操作数据有效
drp_err	output	1	动态配置错误标志位，拉高表示动态配置错误
drp_rdata	output	8	动态配置数据读出端口
refclk_rst	input	1	保留端口，需固定接 0
wakeup	input	1	保留端口，需固定接 1

46.3 参数描述

参数名	可选值	默认值	描述
FBKCLK	"VCO_PHASE0" "CLKC0_EXT", "CLKC1_EXT", "CLKC2_EXT",	"CLKC0_EXT"	反馈时钟路径选择

参数名	可选值	默认值	描述
	"CLKC3_EXT", "CLKC4_EXT", "CLKC5_EXT", "CLKC6_EXT", "CLKC0_INT", "CLKC1_INT", "CLKC2_INT", "CLKC3_INT", "CLKC4_INT", "CLKC5_INT", "CLKC6_INT",		
FBKCLK_INT	"VCO_PHASE0" "CLKC0_EXT", "CLKC1_EXT", "CLKC2_EXT", "CLKC3_EXT", "CLKC4_EXT", "CLKC5_EXT", "CLKC6_EXT", "CLKC0_INT", "CLKC1_INT", "CLKC2_INT", "CLKC3_INT", "CLKC4_INT", "CLKC5_INT", "CLKC6_INT",	"VCO_PHASE0"	反馈时钟内部路径选择
FIN	-	"100.0000"	实际应用不使用，用于软件标记输入时钟频率 refclk
REFCLK_DIV	1-128	1	输入时钟分频
FBCLK_DIV	1-128	1	反馈时钟分频
CLKC0_FPHASE	0-7	0	CLKC0 输出细调参数
CLKC1_FPHASE	0-7	0	CLKC1 输出细调参数
CLKC2_FPHASE	0-7	0	CLKC2 输出细调参数
CLKC3_FPHASE	0-7	0	CLKC3 输出细调参数
CLKC4_FPHASE	0-7	0	CLKC4 输出细调参数
CLKC5_FPHASE	0-7	0	CLKC5 输出细调参数
CLKC6_FPHASE	0-7	0	CLKC6 输出细调参数
PREDIV_MUXC0	"VCO","CLK_INT_MAIN","REFCLK"	"VCO"	CLKC0 输出路径中进分频器的时钟源头选择
PREDIV_MUXC1	"VCO","CLK0_INT"," HIGH ","REFCLK"	"VCO"	CLKC1 输出路径中进分频器的时钟源头选择

参数名	可选值	默认值	描述
PREDIV_MUXC2	"VCO","CLK1_INT"," HIGH ","REFCLK"	"VCO"	CLKC2 输出路径中进分频器的时钟源头选择
PREDIV_MUXC3	"VCO","CLK2_INT"," HIGH ","REFCLK"	"VCO"	CLKC3 输出路径中进分频器的时钟源头选择
PREDIV_MUXC4	"VCO","CLK3_INT"," HIGH ","REFCLK"	"VCO"	CLKC4 输出路径中进分频器的时钟源头选择
PREDIV_MUXC5	"VCO","CLK4_INT"," HIGH ","REFCLK"	"VCO"	CLKC5 输出路径中进分频器的时钟源头选择
PREDIV_MUXC6	"VCO","CLK5_INT"," HIGH ","REFCLK"	"VCO"	CLKC6 输出路径中进分频器的时钟源头选择
CLKC0_CPHASE	0-127	0	CLKC0 输出粗调参数
CLKC1_CPHASE	0-127	0	CLKC1 输出粗调参数
CLKC2_CPHASE	0-127	0	CLKC2 输出粗调参数
CLKC3_CPHASE	0-127	0	CLKC3 输出粗调参数
CLKC4_CPHASE	0-127	0	CLKC4 输出粗调参数
CLKC5_CPHASE	0-127	0	CLKC5 输出粗调参数
CLKC6_CPHASE	0-127	0	CLKC6 输出粗调参数
CLKC0_DIV	1-128	1	CLKC0 输出分频
CLKC1_DIV	1-128	1	CLKC1 输出分频
CLKC2_DIV	1-128	1	CLKC2 输出分频
CLKC3_DIV	1-128	1	CLKC3 输出分频
CLKC4_DIV	1-128	1	CLKC4 输出分频
CLKC5_DIV	1-128	1	CLKC5 输出分频
CLKC6_DIV	1-128	1	CLKC6 输出分频
CLKC0_DUTY_INT	1-127	1	CLKC0 输出占空比参数
CLKC1_DUTY_INT	1-127	1	CLKC1 输出占空比参数
CLKC2_DUTY_INT	1-127	1	CLKC2 输出占空比参数
CLKC3_DUTY_INT	1-127	1	CLKC3 输出占空比参数
CLKC4_DUTY_INT	1-127	1	CLKC4 输出占空比参

参数名	可选值	默认值	描述
			数
CLKC5_DUTY_INT	1-127	1	CLKC5 输出占空比参数
CLKC6_DUTY_INT	1-127	1	CLKC6 输出占空比参数
DIVOUT_MUXC0	"DIV","REFCLK"	"DIV"	CLKC0 输出路径时钟源头选择
DIVOUT_MUXC1	"DIV","REFCLK"	"DIV"	CLKC1 输出路径时钟源头选择
DIVOUT_MUXC2	"DIV","REFCLK"	"DIV"	CLKC2 输出路径时钟源头选择
DIVOUT_MUXC3	"DIV","REFCLK"	"DIV"	CLKC3 输出路径时钟源头选择
DIVOUT_MUXC4	"DIV","REFCLK"	"DIV"	CLKC4 输出路径时钟源头选择
DIVOUT_MUXC5	"DIV","REFCLK"	"DIV"	CLKC5 输出路径时钟源头选择
DIVOUT_MUXC6	"DIV","REFCLK"	"DIV"	CLKC6 输出路径时钟源头选择
CLKC0_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出使能
CLKC1_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出使能
CLKC2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出使能
CLKC3_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出使能
CLKC4_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出使能
CLKC5_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出使能
CLKC6_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出使能
WORK_MODE	"USER","LOCK_BEFORE_WAKE_UP"	"USER"	配置模式或者用户模式启动 PLL 的参数控制
PD_DIG	"ENABLE","DISABLE"	"ENABLE"	DEBUG 参数，需要固定给"ENABLE"
PLL_USR_RST	"ENABLE","DISABLE"	"ENABLE"	PLL 用户复位使能控制
PLL_FEED_TYPE	"INTERNAL","EXTERNAL"	"INTERNAL"	反馈模式选择，内部反馈还是外部反馈
PLL_FASTLOOP	"ENABLE","DISABLE"	"DISABLE"	PLL 环路带宽设置
LPF_RES	0-3	3	带宽设置相关参数
LPF_CAP	0-31	3	

参数名	可选值	默认值	描述
ICP_CUR	0-31	1	
FRAC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	反馈路径小数分频使能
SDM_FRAC	0-2^24-1(PH1P100)	0	反馈路径小数分频系数 注：不同器件小数分频分辨率不同
PHASE_PATH_SEL	0-7	0	动态细调相位时输出路径的选择控制
DYN_PHASE_PATH_SEL	"ENABLE","DISABLE"	"DISABLE"	动态相移使能
DYN_FPHASE_EN	"ENABLE","DISABLE"	"DISABLE"	动态细调使能
CLKC0_FPHASE_RSTSEL	0,1	0	CLKC0 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC1_FPHASE_RSTSEL	0,1	0	CLKC1 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC2_FPHASE_RSTSEL	0,1	0	CLKC2 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC3_FPHASE_RSTSEL	0,1	0	CLKC3 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC4_FPHASE_RSTSEL	0,1	0	CLKC4 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC5_FPHASE_RSTSEL	0,1	0	CLKC5 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如

参数名	可选值	默认值	描述
			果配置成 4~7 为 1）
CLKC6_FPHASE_RSTSEL	0,1	0	CLKC6 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC0_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC0 输出占空比 50%使能信号
CLKC1_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC1 输出占空比 50%使能信号
CLKC2_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC2 输出占空比 50%使能信号
CLKC3_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC3 输出占空比 50%使能信号
CLKC4_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC4 输出占空比 50%使能信号
CLKC5_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC5 输出占空比 50%使能信号
CLKC6_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC6 输出占空比 50%使能信号
SSC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	SSC 模式使能
SSC_RST	"ENABLE","DISABLE"	"ENABLE"	SSC 用户复位使能
SSC_MODE	"UP", "DOWN", "CENTER"	"CENTER"	SSC 展频模式选择，向上，中心，向下
SSC_FREQ_DIV	0-2^18-1	0	展频计算参数
SSC_RNGE	0-2^24-1	242	
REFCLK_DET_BYP	"ENABLE","DISABLE"	"DISABLE"	检测参考时钟是否存在使能
CLKC0_FRAC_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC0 时钟 1/8 小数分频使能，如果该参数使能 PI_OUT_SEL 需要配置成"NORMAL"。
CLKC0_FRAC	0-7	0	CLKC0 时钟 1/8 小数分频参数控制 0：no fracn 1：1/8 2：2/8 3：3/8 4：-4/8

参数名	可选值	默认值	描述
			5：-3/8 6：-2/8 7：-1/8
PI_OUT_SEL	"NORMAL","PI"	"NORMAL"	CLKCO 输出时钟路径选择
PI_FRAC_EN	"ENABLE","DISABLE"	"DISABLE"	CLKCO 通路的 PI 小数分频使能，"DISABLE"时可配置成相位移动模式，"ENABLE"时可配置成 PI 小数分频
CLKCO_PI_SHIFT_EN	"ENABLE","DISABLE"	"DISABLE"	CLKCO 的 PI 相位移动使能。PI_FRAC_EN 配置成"DISABLE"时，此参数需要配成"ENABLE"可进行 1/128 的动态相位移动
FEEDBK_MODE	"NORMAL","SOURCE SYNC","NO COMP","ZERODELAY"	"NORMAL"	反馈模式选择
DYN_CPHASE_ENABLE	"ENABLE","DISABLE"	"DISABLE"	动态相位粗调节使能


46.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

注：

1. 当使用 PLL 时，切断输入时钟时，PLL 的 VCO 无法完全关闭，会存在最低的震荡频率，通道输出频率由每个通道的分频系数和不同芯片决定。

47 PH1P_PHY_PLL_V2



47.1 简介

PH1P_PHY_PLL_V2 是 FPGA 内部的锁相环。锁相环可以实现输出时钟频率调整，占空比调整，相位调整，动态相位移动等功能。

47.2 端口描述

端口	方向	位宽	描述
refclk	input	1	PLL 参考时钟输入
fbclk	input	1	PLL 反馈时钟输入
clkc_rst	input	2	输出时钟复位，高电平有效： clkc_rst[0]:控制 clkout_c[0:3]复位 clkc_rst[1]:控制 clkout_c[4:6]复位
pllpd	input	1	PLL 电源开关，高电平：PLL 关断
pllreset	input	1	PLL 复位，高有效
psclk	input	1	动态相位调整时钟

端口	方向	位宽	描述
psclksel	input	3	动态相位调整选择某一路输出进行相移
psstep	input	1	动态相移触发信号，上升沿有效
psdown	input	1	动态相移方式，增加或者减少
clkc_en	input	7	输出时钟使能
ssc_reset	input	1	展频使能复位信号，高有效，开启 SSC 功能时需要固定接 0
cps_step	input	1	动态粗调调节信号，给一个下降沿脉冲信号可以调节
clkcb	output	7	PLL 时钟输出,与 clkc 反向
clkc	output	7	PLL 时钟输出
lock	output	1	PLL 内部锁定信号，高有效
psdone	output	1	动态相位移位完成，信号发生翻转，表明相位调整结束
drp_clk	input	1	动态配置时钟输入
drp_rstn	input	1	动态配置复位信号，低电平复位
drp_sel	input	1	动态配置片选信号输入，高电平有效
drp_rd	input	1	动态配置读使能信号，高电平有效
drp_wr	input	1	动态配置写使能信号，高电平有效
drp_addr	input	8	动态配置读写地址信号
drp_wdata	input	8	动态配置数据输入信号
drp_rdy	output	1	动态配置写操作完成和读操作数据有效
drp_err	output	1	动态配置错误标志位，拉高表示动态配置错误
drp_rdata	output	8	动态配置数据读出端口
refclk_rst	input	1	保留端口，需固定接 0
wakeup	input	1	保留端口，需固定接 1

47.3 参数描述

参数名	可选值	默认值	描述
FBKCLK	"VCO_PHASE0" "CLKC0_EXT", "CLKC1_EXT", "CLKC2_EXT",	"CLKC0_EXT"	反馈时钟路径选择

参数名	可选值	默认值	描述
	"CLKC3_EXT", "CLKC4_EXT", "CLKC5_EXT", "CLKC6_EXT", "CLKC0_INT", "CLKC1_INT", "CLKC2_INT", "CLKC3_INT", "CLKC4_INT", "CLKC5_INT", "CLKC6_INT",		
FBKCLK_INT	"VCO_PHASE0" "CLKC0_EXT", "CLKC1_EXT", "CLKC2_EXT", "CLKC3_EXT", "CLKC4_EXT", "CLKC5_EXT", "CLKC6_EXT", "CLKC0_INT", "CLKC1_INT", "CLKC2_INT", "CLKC3_INT", "CLKC4_INT", "CLKC5_INT", "CLKC6_INT",	"VCO_PHASE0"	反馈时钟内部路径选择
FIN	-	"100.0000"	实际应用不使用，用于软件标记输入时钟频率 refclk
REFCLK_DIV	1-128	1	输入时钟分频
FBCLK_DIV	1-128	1	反馈时钟分频
CLKC0_FPHASE	0-7	0	CLKC0 输出细调参数
CLKC1_FPHASE	0-7	0	CLKC1 输出细调参数
CLKC2_FPHASE	0-7	0	CLKC2 输出细调参数
CLKC3_FPHASE	0-7	0	CLKC3 输出细调参数
CLKC4_FPHASE	0-7	0	CLKC4 输出细调参数
CLKC5_FPHASE	0-7	0	CLKC5 输出细调参数
CLKC6_FPHASE	0-7	0	CLKC6 输出细调参数
PREDIV_MUXC0	"VCO","CLK_INT_MAIN","REFCLK"	"VCO"	CLKC0 输出路径中进分频器的时钟源头选择
PREDIV_MUXC1	"VCO","CLK0_INT"," HIGH ","REFCLK"	"VCO"	CLKC1 输出路径中进分频器的时钟源头选择

参数名	可选值	默认值	描述
PREDIV_MUXC2	"VCO","CLK1_INT"," HIGH ","REFCLK"	"VCO"	CLKC2 输出路径中进分频器的时钟源头选择
PREDIV_MUXC3	"VCO","CLK2_INT"," HIGH ","REFCLK"	"VCO"	CLKC3 输出路径中进分频器的时钟源头选择
PREDIV_MUXC4	"VCO","CLK3_INT"," HIGH ","REFCLK"	"VCO"	CLKC4 输出路径中进分频器的时钟源头选择
PREDIV_MUXC5	"VCO","CLK4_INT"," HIGH ","REFCLK"	"VCO"	CLKC5 输出路径中进分频器的时钟源头选择
PREDIV_MUXC6	"VCO","CLK5_INT"," HIGH ","REFCLK"	"VCO"	CLKC6 输出路径中进分频器的时钟源头选择
CLKC0_CPHASE	0-127	0	CLKC0 输出粗调参数
CLKC1_CPHASE	0-127	0	CLKC1 输出粗调参数
CLKC2_CPHASE	0-127	0	CLKC2 输出粗调参数
CLKC3_CPHASE	0-127	0	CLKC3 输出粗调参数
CLKC4_CPHASE	0-127	0	CLKC4 输出粗调参数
CLKC5_CPHASE	0-127	0	CLKC5 输出粗调参数
CLKC6_CPHASE	0-127	0	CLKC6 输出粗调参数
CLKC0_DIV	1-128	1	CLKC0 输出分频
CLKC1_DIV	1-128	1	CLKC1 输出分频
CLKC2_DIV	1-128	1	CLKC2 输出分频
CLKC3_DIV	1-128	1	CLKC3 输出分频
CLKC4_DIV	1-128	1	CLKC4 输出分频
CLKC5_DIV	1-128	1	CLKC5 输出分频
CLKC6_DIV	1-128	1	CLKC6 输出分频
CLKC0_DUTY_INT	1-127	1	CLKC0 输出占空比参数
CLKC1_DUTY_INT	1-127	1	CLKC1 输出占空比参数
CLKC2_DUTY_INT	1-127	1	CLKC2 输出占空比参数
CLKC3_DUTY_INT	1-127	1	CLKC3 输出占空比参数
CLKC4_DUTY_INT	1-127	1	CLKC4 输出占空比参

参数名	可选值	默认值	描述
			数
CLKC5_DUTY_INT	1-127	1	CLKC5 输出占空比参数
CLKC6_DUTY_INT	1-127	1	CLKC6 输出占空比参数
DIVOUT_MUXC0	"DIV","REFCLK"	"DIV"	CLKC0 输出路径时钟源头选择
DIVOUT_MUXC1	"DIV","REFCLK"	"DIV"	CLKC1 输出路径时钟源头选择
DIVOUT_MUXC2	"DIV","REFCLK"	"DIV"	CLKC2 输出路径时钟源头选择
DIVOUT_MUXC3	"DIV","REFCLK"	"DIV"	CLKC3 输出路径时钟源头选择
DIVOUT_MUXC4	"DIV","REFCLK"	"DIV"	CLKC4 输出路径时钟源头选择
DIVOUT_MUXC5	"DIV","REFCLK"	"DIV"	CLKC5 输出路径时钟源头选择
DIVOUT_MUXC6	"DIV","REFCLK"	"DIV"	CLKC6 输出路径时钟源头选择
CLKC0_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC0 输出使能
CLKC1_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC1 输出使能
CLKC2_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC2 输出使能
CLKC3_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC3 输出使能
CLKC4_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC4 输出使能
CLKC5_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC5 输出使能
CLKC6_ENABLE	"ENABLE","DISABLE"	"DISABLE"	CLKC6 输出使能
WORK_MODE	"USER","LOCK_BEFORE_WAKE_UP"	"USER"	配置模式或者用户模式启动 PLL 的参数控制
PD_DIG	"ENABLE","DISABLE"	"ENABLE"	DEBUG 参数，需要固定给"ENABLE"
PLL_USR_RST	"ENABLE","DISABLE"	"ENABLE"	PLL 用户复位使能控制
PLL_FEED_TYPE	"INTERNAL","EXTERNAL"	"INTERNAL"	反馈模式选择，内部反馈还是外部反馈
PLL_FASTLOOP	"ENABLE","DISABLE"	"DISABLE"	PLL 环路带宽设置
LPF_RES	0-3	3	带宽设置相关参数
LPF_CAP	0-31	3	

参数名	可选值	默认值	描述
ICP_CUR	0-31	1	
FRAC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	反馈路径小数分频使能
SDM_FRAC	0-2^28-1(PH1P35)	0	反馈路径小数分频系数 注：不同器件小数分频分辨率不同
PHASE_PATH_SEL	0-7	0	动态细调相位时输出路径的选择控制
DYN_PHASE_PATH_SEL	"ENABLE","DISABLE"	"DISABLE"	动态相移使能
DYN_FPHASE_EN	"ENABLE","DISABLE"	"DISABLE"	动态细调使能
CLKC0_FPHASE_RSTSEL	0,1	0	CLKC0 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC1_FPHASE_RSTSEL	0,1	0	CLKC1 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC2_FPHASE_RSTSEL	0,1	0	CLKC2 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC3_FPHASE_RSTSEL	0,1	0	CLKC3 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC4_FPHASE_RSTSEL	0,1	0	CLKC4 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC5_FPHASE_RSTSEL	0,1	0	CLKC5 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如

参数名	可选值	默认值	描述
			果配置成 4~7 为 1）
CLKC6_FPHASE_RSTSEL	0,1	0	CLKC6 静态细调相移解除复位的选择（FPHASE 如果配置成 0~3 为 0，FPHASE 如果配置成 4~7 为 1）
CLKC0_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC0 输出占空比 50%使能信号
CLKC1_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC1 输出占空比 50%使能信号
CLKC2_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC2 输出占空比 50%使能信号
CLKC3_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC3 输出占空比 50%使能信号
CLKC4_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC4 输出占空比 50%使能信号
CLKC5_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC5 输出占空比 50%使能信号
CLKC6_DUTY50	"ENABLE","DISABLE"	"ENABLE"	CLKC6 输出占空比 50%使能信号
SSC_ENABLE	"ENABLE","DISABLE"	"DISABLE"	SSC 模式使能
SSC_RST	"ENABLE","DISABLE"	"ENABLE"	SSC 用户复位使能
SSC_MODE	"UP", "DOWN", "CENTER"	"CENTER"	SSC 展频模式选择，向上，中心，向下
SSC_FREQ_DIV	0-2^18-1	0	展频计算参数
SSC_RNGE	0-2^24-1	242	
REFCLK_DET_BYP	"ENABLE","DISABLE"	"DISABLE"	检测参考时钟是否存在使能
CLKC0_FRAC_EN	"ENABLE","DISABLE"	"DISABLE"	CLKC0 时钟 1/8 小数分频使能，如果该参数使能 PI_OUT_SEL 需要配置成"NORMAL"。
CLKC0_FRAC	0-7	0	CLKC0 时钟 1/8 小数分频参数控制 0：no fracn 1：1/8 2：2/8 3：3/8 4：-4/8

参数名	可选值	默认值	描述
			5：-3/8 6：-2/8 7：-1/8
PI_OUT_SEL	"NORMAL","PI"	"NORMAL"	CLKCO 输出时钟路径选择
PI_FRAC_EN	"ENABLE","DISABLE"	"DISABLE"	CLKCO 通路的 PI 小数分频使能，"DISABLE"时可配置成相位移动模式，"ENABLE"时可配置成 PI 小数分频
CLKCO_PI_SHIFT_EN	"ENABLE","DISABLE"	"DISABLE"	CLKCO 的 PI 相位移动使能。PI_FRAC_EN 配置成"DISABLE"时，此参数需要配成"ENABLE"可进行 1/128 的动态相位移动
FEEDBK_MODE	"NORMAL","SOURCE SYNC","NO COMP","ZERODELAY"	"NORMAL"	反馈模式选择
DYN_CPHASE_ENABLE	"ENABLE","DISABLE"	"DISABLE"	动态相位粗调节使能


47.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

注：

1. 当使用 PLL 时，切断输入时钟时，PLL 的 VCO 无法完全关闭，会存在最低的震荡频率，通道输出频率由每个通道的分频系数和不同芯片决定。

48 PH1P_PHY_DSPADD



48.1 简介

PH1P_PHY_DSPADD 是 FPGA 内部的 27bit 两输入预加器单元（AU），AU 单元与 SIOU 单元互联，用户使用 DSP 原语时无需单独配置 AU 单元，SIOU 单元会根据用户配置自动给 AU 单元分配数据和控制信号。

48.2 端口描述

端口	方向	位宽	描述
a	input	27	两输入预加器输入端口，与 SIOU 单元的 add_a 端口连接
b	input	27	两输入预加器输入端口，与 SIOU 单元的 add_a 端口连接
opctrl	input	2	两输入预加器控制输入端口，与 SIOU 单元的 add_opctrl 端口连接
sum	output	27	两输入预加器控制输出端口，与 SIOU 单元的 add_sum 端口连接

注：

1. 建议用户使用 IP 例化实现 DSPADD。

48.3 参数描述

无


48.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

48.5 Verilog 例化示例

```
PH1P_PHY_DSPADD  u_PH1P_PHY_DSPADD (
    .a(a),
    .b(b),
    .opctrl(opctrl),
    .sum(sum)
    );
```

49 PH1P_PHY_DSPMULT



49.1 简介

PH1P_PHY_DSPMULT 是 FPGA 内部的 DSP 的 27x18bit 乘法器单元（MU），MU 单元与 SIOU 单元互联，用户使用 DSP 原语时无需单独配置 MU 单元，SIOU 单元会根据用户配置自动给 MU 单元分配数据和控制信号。

49.2 端口描述

端口	方向	位宽	描述
x	input	27	输入端口，与 SIOU 单元的 mult_x 端口连接
y	input	18	输入端口，与 SIOU 单元的 mult_y 端口连接
opctrl	input	1	控制输入端口，与 SIOU 单元的 mult_opctrl 端口连接
p	output	45	输出端口，与 SIOU 单元的 mult_p 端口连接

注：

1. 建议用户使用 IP 例化实现 DSPMULT。

49.3 参数描述

无


49.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

49.5 Verilog 例化示例

```
PH1P_PHY_DSPMLUT u_PH1P_PHY_DSPMLUT(
    .x(x),
    .y(y),
    .opctrl(opctrl),
    .p(p)
    );
```

50 PH1P_PHY_DSPMULT_V2



50.1 简介

PH1P_PHY_DSPMULT_V2 是 FPGA 内部的 DSP 的 27x18bit 乘法器单元(MU_V2),MU_V2 单元与 SIOU_V2 单元互联，用户使用 DSP 原语时无需单独配置 MU_V2 单元，SIOU_V2 单元会根据用户配置自动给 MU_V2 单元分配数据和控制信号。

50.2 端口描述

端口	方向	位宽	描述
x	input	27	输入端口，与 SIOU_V2 单元的 mult_x 端口连接
y	input	18	输入端口，与 SIOU_V2 单元的 mult_y 端口连接
opctrl	input	1	控制输入端口，与 SIOU_V2 单元的 mult_opctrl 端口连接
p	output	45	输出端口，与 SIOU_V2 单元的 mult_p 端口连接
mul9_mode	input	1	9x9 乘法模式选择： 1'b0：使能 x*y 模式 1'b1：使能 9x9 乘法模式
mul9_signed	input	1	有无符号位模式： 1'b0：无符号位 1'b1：有符号位

注：

1. 建议用户使用 IP 例化实现 DSPMULT_V2。

50.3 参数描述

无


50.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

50.5 Verilog 例化示例

```
PH1P_PHY_DSPMLUT_V2 u_PH1P_PHY_DSPMLUT_V2(
    .x(x),
    .y(y),
    .opctrl(opctrl),
    .mul9_mode(mul9_mode),
    .mul9_signed(mul9_signed),
    .p(p)
);
```

51 PH1P_PHY_DSPLOGIC



51.1 简介

PH1P_PHY_DSPLOGIC 是 FPGA 内部的 DSP 的逻辑运算单元(LU)，LU 单元与 SIOU 单元互联，用户使用 DSP 原语时无需单独配置 LU 单元，SIOU 单元会根据用户配置自动给 LU 单元分配数据和控制信号。

51.2 端口描述

端口	方向	位宽	描述
a	input	54	逻辑运算输入，与 SIOU 单元的 logic_a 端口连接
b	input	54	逻辑运算输入，与 SIOU 单元的 logic_b 端口连接
c	input	54	逻辑运算输入，与 SIOU 单元的 logic_c 端口连接
opctrl	input	5	逻辑运算控制信号，与 SIOU 单元的 logic_opctrl 端口连接
p	output	54	逻辑运算输出，与 SIOU 单元的 logic_p 端口连接
wxor	output	2	宽位异或输出，与 SIOU 单元的 logic_wxor 端口连接

注：

1. 建议用户使用 IP 例化实现 DSPLOGIC。

51.3 参数描述

无

51.4 使用方式


使用方式	是否支持
原语例化	是

使用方式	是否支持
IP Generator	是

51.5 Verilog 例化示例

```
PH1P_PHY_DSPLOGIC  u_PH1P_PHY_DSPLOGIC(
    .a(a),
    .b(b),
    .c(c),
    .opctrl(opctrl),
    .p(p),
    .wxor(wxor)
    );
```

52 PH1P_PHY_DSPTADD



52.1 简介

PH1P_PHY_DSPTADD 是 FPGA 内部的 DSP 的三输入加法器单元（TU），TU 单元与 SIOU 单元互联，用户使用 DSP 原语时无需单独配置 TU 单元，SIOU 单元会根据用户配置自动给 TU 单元分配数据和控制信号。

52.2 端口描述

端口	方向	位宽	描述
a	input	54	输入端口，与 SIOU 单元的 tadd_a 端口连接
b	input	54	输入端口，与 SIOU 单元的 tadd_b 端口连接
c	input	54	输入端口，与 SIOU 单元的 tadd_c 端口连接
ci	input	1	进位输入，与 SIOU 单元的 tadd_ci 端口连接
opctrl	input	7	运算模式控制输入，与 SIOU 单元的 tadd_opctrl 端口连接
oversel	input	6	溢出判断控制输入，与 SIOU 单元的 tadd_oversel 端口连接
sum	output	54	输出端口，与 SIOU 单元的 tadd_sum 端口连接
co	ouput	1	进位输出 co，与 SIOU 单元的 tadd_co 端口连接
overflow	ouput	1	向上溢出端口，与 SIOU 单元的 tadd_overflow 端口连接
underflow	ouput	1	向下溢出端口，与 SIOU 单元的 tadd_underflow 端口连接

注：

1. 建议用户使用 IP 例化实现 DSPTADD。

52.3 参数描述

无


52.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

52.5 Verilog 例化示例

```
PH1P_PHY_DSPTADD  u_PH1P_PHY_DSPTADD(
    .a(a),
    .b(b),
    .c(c),
    .ci(ci),
    .opctrl(opctrl),
    .oversel(oversel),
    .sum(sum),
    .co(co),
    .overflow(overflow),
    .underflow(underflow)
    );
```

53 PH1P_PHY_DSPSIOU



53.1 简介

PH1P_PHY_DSPSIOU 是 FPGA 内部的 DSP 模块，包含 5 大处理单元：预加器(AU)、乘法器(MU)、四输入加法器(TU)、逻辑运算单元(LU)和流水线管理单元。

53.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟信号
rst[1]	input	4	复位信号，可选异步复位或同步复位；DSP 中所有的寄存器的复位信号均由 rst[3:0]提供，并由对应的寄存器参数控制
ce[2]	input	4	时钟使能信号；DSP 中所有的寄存器的时钟使能信号均由 ce[3:0]提供，并由对应的寄存器参数控制
muxctrl	input	7	TU 输入控制信号，详见表 2
inctrl	input	7	AU 及 MU 输入控制信号，详见表 3
cinctrl	input	3	TU 进位控制信号，详见表 4
opctrl	input	11	运算模式控制信号，详见表 5
xa	input	27	输入数据 xa，可以作为 AU 或 MU 的输入，最大位宽为 27bit；还可以与 xb 拼接（xa, xb）作为 TU 的输入
xb	input	27	输入数据 xb，可以作为 AU 的输入，最大位宽为 27bit；还可以与 xa 拼接（xa, xb）作为 TU 的输入
y	input	18	输入数据 y，可以作为 MU 的输入，最大位宽为 18bit
z	input	54	输入数据 z，可以作为 TU 的输入，最大位宽为 54bit
p	output	54	输出数据 p，DSP 的运算结果，最大位宽为 54bit
overflow	output	1	TU 结果向上溢出，高电平有效
underflow	output	1	TU 结果向下溢出，高电平有效
wxor	output	2	宽位异或输出
cxai[3]	input	27	数据级联端口，连接前一级 DSP 的 cxao
cxbi[3]	input	27	数据级联端口，连接前一级 DSP 的 cxbo
cxabi[3]	input	27	数据级联端口，连接前一级 DSP 的 cxabo
cyi[3]	input	18	数据级联端口，连接前一级 DSP 的 cyo
cpi[3]	input	54	数据级联端口，连接前一级 DSP 的 cpo
cci[3]	input	1	TU 进位级联端口，连接前一级 DSP 的 cco
cxao[4]	output	27	数据级联端口，连接后一级 DSP 的 cxai
cxbo[4]	output	27	数据级联端口，连接后一级 DSP 的 cxbi
cxabo[4]	output	27	数据级联端口，连接后一级 DSP 的 cxabi
cyo[4]	output	18	数据级联端口，连接后一级 DSP 的 cyi
cpo[4]	output	54	数据级联端口，连接后一级 DSP 的 cpi
cco[4]	output	1	TU 进位级联端口，连接后一级 DSP 的 cci

端口	方向	位宽	描述
add_a	output	27	输出数据 add_a，AU 的输入
add_b	output	27	输出数据 add_b， AU 的输入
add_opctrl	output	2	输出控制信号 add_opctrl，控制 AU 的运算模式
add_sum	input	27	输入数据 add_sum，AU 的运算结果
mult_x	output	27	输出数据 mult_x，MU 的输入
mult_y	output	18	输出数据 mult_y，MU 的输入
mult_opctrl	output	1	输出控制信号 mult_opctrl，控制 MU 的运算模式
mult_p	input	45	输入数据 mult_p，MU 的运算结果
tadd_a	output	54	输出数据 tadd_a，TU 的输入
tadd_b	output	54	输出数据 tadd_b，TU 的输入
tadd_c	output	54	输出数据 tadd_c，TU 的输入
tadd_ci	output	1	输出信号 tadd_ci，TU 的进位输入
tadd_opctrl	output	7	输出控制信号 tadd_opctrl，控制 TU 的运算模式
tadd_oversel	output	6	输出信号 tadd_oversel，控制 TU 的溢出检测位置
tadd_sum	input	54	输入数据 tadd_sum，TU 的运算结果
tadd_co	input	1	输入信号 tadd_co，TU 的进位输出
tadd_overflow	input	1	输入信号 tadd_overflow,TU 的向上溢出信号
tadd_underflow	input	1	输入信号 tadd_overflow,TU 的向下溢出信号
logic_a	output	54	输出数据 logic_a，逻辑运算输入
logic_b	output	54	输出数据 logic_b，逻辑运算输入
logic_c	output	54	输出数据 logic_c，逻辑运算输入
logic_opctrl	output	5	输出信号 logic_opctrl，控制逻辑运算模式
logic_p	input	54	输入数据 logic_p，逻辑运算结果
logic_wxor	input	2	输入数据 logic_wxor，宽位异或运算结果

注：

1. 复位信号默认高电平有效，用户可以通过参数 RSTMUX 选择复位信号是否取反；
2. 时钟使能信号默认高电平有效，用户可以通过参数 CEMUX 选择时钟使能信号是否取反；
3. 若使用该端口，则必须与前一级 DSP 直连，不能接外部信号；若不使用该端口，则悬空；
4. 若使用该端口，则必须与后一级 DSP 直连，不能添加寄存器，不能用 ChipWatcher 抓取；
5. 在原语调用时，用户对 SIOU 的参数及控制信号进行配置，SIOU 会将数据及控制信号分配至 AU、MU、TU、LU。

53.3 参数描述

表 1 SIOU 参数描述

参数	可选值	默认值	描述
CLKMUX	SIG, INV, 0, 1	SIG	时钟端口选择参数，选择时钟信号是否取反
CE0	SIG, INV, 0, 1	1	时钟使能端口选择参数，选择时钟使能信号是否取反
CE1	SIG, INV, 0, 1	0	时钟使能端口选择参数，选择时钟使能信号是否取反
CE2	SIG, INV, 0, 1	SIG	时钟使能端口选择参数，选择时钟使能信号是否取反
CE3	SIG, INV, 0, 1	INV	时钟使能端口选择参数，选择时钟使能信号是否取反
RST0	SIG, INV, 0, 1	0	复位端口选择信号，选择复位信号是否取反
RST1	SIG, INV, 0, 1	1	复位端口选择信号，选择复位信号是否取反
RST2	SIG, INV, 0, 1	SIG	复位端口选择信号，选择复位信号是否取反
RST3	SIG, INV, 0, 1	INV	复位端口选择信号，选择复位信号是否取反
XAREG	0, 1, 2	1	输入数据 xa 的寄存器级数
XBREG	0, 1, 2	1	输入数据 xb 的寄存器级数
YREG	0, 1, 2	1	输入数据 y 的寄存器级数
ZREG	0, 1	1	输入数据 z 的寄存器级数
INCTRLREG	0, 1	1	输入信号 inctrl 的寄存器级数
MUXCTRLREG	0, 1	1	输入信号 muxctrl 的寄存器级数
OPCTRLREG	0, 1	1	输入信号 opctrl 的寄存器级数
CINCTRLREG	0, 1	1	输入信号 cinctrl 的寄存器级数
CXAREG	0, 1, 2	1	级联输入数据 cxai 的寄存器级数
CXBREG	0, 1, 2	1	级联输入数据 cxbi 的寄存器级数
CYREG	0, 1, 2	1	级联输入数据 cyi 的寄存器级数
XABREG	0, 1	1	预加器输出数据 add_sum 的寄存器级数
MREG	0, 1	1	MU 输出数据 mult_sum 的寄存器级数
POUWREG	0, 1	1	输出 p、overflow、underflow 的寄存器级数
CCOREG	0, 1	1	TU 的进位输出 cco 的寄存器级数
SR0MODE	ASYNC, SYNC	ASYNC	复位信号 rst[0]的复位方式
SR1MODE	ASYNC, SYNC	ASYNC	复位信号 rst[1]的复位方式
SR2MODE	ASYNC, SYNC	ASYNC	复位信号 rst[2]的复位方式
SR3MODE	ASYNC, SYNC	ASYNC	复位信号 rst[3]的复位方式

参数	可选值	默认值	描述
USER_GSRN	ENABLE, DISABLE	ENABLE	全局复位信号使能
CEXA1	CE0, CE1, CE2, CE3	CE0	输入数据 xa 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXA2	CE0, CE1, CE2, CE3	CE0	输入数据 xa 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXB1	CE0, CE1, CE2, CE3	CE0	输入数据 xb 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXB2	CE0, CE1, CE2, CE3	CE0	输入数据 xb 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXAB	CE0, CE1, CE2, CE3	CE0	AU 输出结果 add_sum 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEM	CE0, CE1, CE2, CE3	CE0	MU 输出结果 mult_sum 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEY1	CE0, CE1, CE2, CE3	CE0	输入数据 y 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEY2	CE0, CE1, CE2, CE3	CE0	输入数据 y 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEPOU	CE0, CE1, CE2, CE3	CE0	输出数据 p、overflow、underflow 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CECOUT	CE0, CE1, CE2, CE3	CE0	输出信号 cco 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEINCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 inctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEMUXCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 muxctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEOPCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 opctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CECINCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 cinctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEZ	CE0, CE1, CE2, CE3	CE0	输入数据 z 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEW	CE0, CE1, CE2, CE3	CE0	宽位异或输出数据 wxor 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]

参数	可选值	默认值	描述
RSTXA1	RST0, RST1, RST2, RST3	RST0	输入数据 xa 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXA2	RST0, RST1, RST2, RST3	RST0	输入数据 xa 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXB1	RST0, RST1, RST2, RST3	RST0	输入数据 xb 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXB2	RST0, RST1, RST2, RST3	RST0	输入数据 xb 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXAB	RST0, RST1, RST2, RST3	RST0	AU 输出结果 add_sum 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTM	RST0, RST1, RST2, RST3	RST0	MU 输出结果 mult_sum 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTY1	RST0, RST1, RST2, RST3	RST0	输入数据 y 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTY2	RST0, RST1, RST2, RST3	RST0	输入数据 y 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTPOU	RST0, RST1, RST2, RST3	RST0	输出数据 p、overflow、underflow 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTCOUT	RST0, RST1, RST2, RST3	RST0	输出信号 cco 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTINCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 inctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTMUXCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 muxctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTOPCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 opctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTCINCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 cinctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTZ	RST0, RST1, RST2, RST3	RST0	输入数据 z 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTW	RST0, RST1, RST2, RST3	RST0	宽位异或输出数据 wxor 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
XA_INPUT	XA, CXAI, CXABI,	XA	输入数据 xa 选择参数，xa 不仅可以来自 xa 端口输入

参数	可选值	默认值	描述
	CXBI		的数据，还可以选择级联端口 cxai、cxbi、cxabi 的输入数据
XB_INPUT	XA, CXAI, CXABI, CXBI	XB	输入数据 xb 选择参数，xb 不仅可以来自 xb 端口输入的数据，还可以选择级联端口 cxbi、cxai、cxabi 的输入数据
Y_INPUT	Y, CYI	Y	输入数据 y 选择参数，y 不仅可以来自 y 端口输入的数据，还可以选择级联端口 cyi 的输入数据
CXABO_OUTPUT	CXAO, CXBO	CXBO	级联端口 cxabo 输出选择，cxabo 可以选择输出 cxao 或 cxbo 端口的数据
RND	54'h0 – 54'h FFFFFFFFFFFF	54'h0	DSP 内置常数，54bit，可以作为 TU 的输入
USE_OVERFLOW	P0 – P53	P53	TU 的溢出判断位置选择，溢出检测位置为 0-53

表 2 muxctrl 信号功能描述

信号	功能	描述
muxctrl[1:0][1]	TU 的输入端口 tadd_a 选择	2'b00：tadd_a = 54'b0 2'b01：tadd_a = {xa,xb} 2'b10：tadd_a = {{9{mult_sum [44]}},mult_sum[44:0]} 2'b11：tadd_a = p_reg
muxctrl[3:2][2]	TU 的输入端口 tadd_b 选择	2'b00：tadd_b = 54'b0 2'b10：tadd_b = RND 2'b11：tadd_b = z
muxctrl[6:4]	TU 的输入端口 tadd_c 选择	3'b000：tadd_c = 54'b0 3'b001：tadd_c = z 3'b010：tadd_c = p_reg 3'b011：tadd_c = {{17{p_reg[53]}},p_reg[53:17]} 3'b100：tadd_c = cpi 3'b101：tadd_c = {{17{cpi[53]}},cpi[53:17]}

注：

1. mult_sum 为 MU 的输出结果；p_reg 为 TU 的运算结果(经过一级寄存)，当 p_reg 作为三输入加法器的输入时，参数 POUWREG 必须配置为 1。

2. RND 为 DSP 内置常数，由参数 RND 配置。

表 3 inctrl 信号功能描述

信号	功能	描述
inctrl[0][1]	输入信号 xa 的寄存器级数选择	1'b0：xa 经过 2 级寄存器（XAREG = 2） 1'b1： XAREG = 1：xa 经过 1 级寄存器 XAREG = 0：xa 经过 0 级寄存器
inctrl[1] [1]	输入信号 xb 的寄存器级数选择	1'b0：xb 经过 2 级寄存器（XBREG = 2） 1'b1： XBREG = 1：xb 经过 1 级寄存器 XBREG = 0：xb 经过 0 级寄存器
inctrl[2] [1]	输入信号 y 的寄存器级数选择	1'b0：y 经过 2 级寄存器（YREG = 2） 1'b1： YREG = 1：y 经过 1 级寄存器 YREG = 0：y 经过 0 级寄存器
inctrl[3] [2]	xa 到 MU 输入 mult_x 的通路选择	opctrl[1]=1'b0： inctrl[3]=1'b0：mult_x = 27'b0 inctrl[3]=1'b1：mult_x = xa opctrl[1]=1'b1： inctrl[3]=1'b0：mult_x = add_sum inctrl[3]=1'b1：mult_x = add_sum
inctrl[4][3]	AU 的输入 add_a 选择	1'b0：无效 1'b1：xa
inctrl[5]	AU 的输入 add_b 选择	1'b0：27'b0 1'b1：xb
inctrl[6]	y 到 MU 输入 mult_y 的通路选择	1'b0：18'b0 1'b1：y

注：

1. inctrl[2:0]的优先级高于参数 XAREG、XBREG、YREG；表格中的 xa 默认为端口 xa 的输入，也可以

选择级联端口 cxai、cxbi、cxabi 的输入，由参数 XA_INPUT 决定；表格中的 xb 默认为端口 xb 的输入，也可以选择级联端口 cxbi、cxai、cxabi 的输入，由参数 XB_INPUT 决定；表格中的 y 默认为端口 y 的输入，也可以选择级联端口 cyi 的输入，由参数 Y_INPUT 决定。

2. opctrl[1]的优先级高于 inctrl[3]。

3. 建议 inctrl[4]输入常为 1。

表 3 cinctrl 信号功能描述

信号	功能	描述
cinctrl[2:0]	TU 的进位输入 tadd_ci 选择	3'b000：tadd_ci = 1'b0 3'b001：tadd_ci = cci 3'b010：tadd_ci = ! p_reg[53] 3'b011：tadd_ci = p_reg[53] 3'b100：tadd_ci = ! cpi[53] 3'b101：tadd_ci = cpi[53] 3'b110：tadd_ci = mult_sum[44] 3'b111：tadd_ci = cco_reg

注：

1. cci、cpi 均为级联输入端口，mult_sum 为 MU 的运算结果。

2. p_reg 为 TU 的运算结果(经过一级寄存)，当 p_reg 作为 TU 的进位输入时，参数 POUWREG 必须配置为 1。

3. cco_reg 为 TU 的进位输出（经过一级寄存器），当 cco_reg 作为 TU 的进位输入时，参数 CCOREG 必须配置为 1。

表 4 opctrl 信号功能描述

信号	功能	描述
opctrl[0]	AU 的运算模式	1'b0：add_sum = add_a + add_b 1'b1：add_sum = add_a - add_b
opctrl[1][1]	MU 的输入 mult_x 选择	opctrl[1]=1'b0： inctrl[3]=1'b0：mult_x = 27'b0 inctrl[3]=1'b1：mult_x = xa opctrl[1]=1'b1： inctrl[3]=1'b0：mult_x = add_sum inctrl[3]=1'b1：mult_x = add_sum

信号	功能	描述
opctrl[2]	MU 的运算模式	1'b0：mult_sum = mult_x * mult_x[17:0] 1'b1：mult_sum = mult_x * mult_y
opctrl[3] [2]	输出 p 的选择	opctrl[3]=0: opctrl[10]=1'b0：p = mult_sum opctrl[10]=1'b1：p = mult_sum opctrl[3]=1: opctrl[10]=1'b0：p = logic_p opctrl[10]=1'b1：p = tadd_sum
opctrl[7:4] [3]	TU/LU 的运算模式	TU： 4'b0000：sum = a+b+c+ci 4'b0010：sum = -a+b+c+ci 4'b0100：sum = a-b+c+ci 4'b1000：sum = a+b-c+ci 4'b0110：sum = -a-b+c 4'b1010：sum = -a+b-c 4'b1100：sum = a-b-c 4'b0001： sum[26:0] = a[26:0]+b[26:0]+c[26:0] sum[53:27] = a[53:27]+b[53:27]+c[53:27] 4'b0011： sum[26:0] = -a[26:0]+b[26:0]+c[26:0] sum[53:27] = -a[53:27]+b[53:27]+c[53:27] 4'b0101： sum[26:0] = a[26:0]-b[26:0]+c[26:0] sum[53:27] = a[53:27]-b[53:27]+c[53:27] 4'b1001： sum[26:0] = a[26:0]+b[26:0]-c[26:0] sum[53:27] = a[53:27]+b[53:27]-c[53:27] 4'b0111： sum[26:0] = -a[26:0]-b[26:0]+c[26:0] sum[53:27] = -a[53:27]-b[53:27]+c[53:27] 4'b1011：

信号	功能	描述
		sum[26:0] = -a[26:0]+b[26:0]-c[26:0] sum[53:27] = -a[53:27]+b[53:27]-c[53:27] 4'b1101： sum[26:0] = a[26:0]-b[26:0]-c[26:0] sum[53:27] = a[53:27]-b[53:27]-c[53:27] LU： 4'b0000：logic_p = a xor c 4'b0010：logic_p = a xnor c 4'b0001：logic_p = a and c 4'b0011：logic_p = (not a) and c 4'b1001：logic_p = a and (not c) 4'b1011：logic_p = a nor c 4'b0101：logic_p = a or c 4'b0111：logic_p = (not a) or c 4'b1101：logic_p = a or (not c) 4'b1111：logic_p = a nand c
opctrl[8]	TU 进位输出/溢出使能	1'b0：进位输出 cco 有效 1'b1：输出溢出信号（overflow、underflow）有效
opctrl[9]	宽位异或运算模式	1'b0： wxor[1] = xor (a xor c) 1'b1： wxor[0] = xor (a[26:0] xor c[26:0]) wxor[1] = xor (a[53:27] xor c[53:27])
opctrl[10]	p 输出选择	opctrl[3]=0: p = mult_sum opctrl[3]=1: opctrl[10]=1'b0：p = logic_p opctrl[10]=1'b1：p = tadd_sum

注：

1. opctrl[1]的优先级高于 inctrl[3]。
2. opctrl[3]的优先级高于 opctrl[10]。

3. 在 TU/LU 运算模式的表述中，将 tadd_a、tadd_b、tadd_c、tadd_sum、logic_a、logic_b、logic_c 分别简写为 a、b、c、sum、a、b、c。

53.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

53.5 Verilog 例化示例

```
PH1P_PHY_DSPSIOU #(
    .CLK_MUX("SIG"),
    .CEMUX("SIG"),
    .RSTMUX("SIG"),
    .XAREG("1"),
    .XBREG("1"),
    .YREG("1"),
    .ZREG("1"),
    .INCTRLREG("1"),
    .MUXCTRLREG("1"),
    .OPCTRLREG("1"),
    .CINCTRLREG("1"),
    .CXAREG("1"),
    .CXBREG("1"),
    .CYREG("1"),
    .XABREG("1"),
    .MREG("1"),
    .POUWREG("1"),
    .CCOREG("1"),
    .SROMODE("ASYNC"),
```


```
    .SR1MODE("ASYNC"),
    .SR2MODE("ASYNC"),
    .SR3MODE("ASYNC"),
    .USER_GSRN("ENABLE"),
    .CEXA1("CEO"),
    .CEXA2("CEO"),
    .CEXB1("CEO"),
    .CEXB2("CEO"),
    .CEXAB("CEO"),
    .CEM("CEO"),
    .CEY1("CEO"),
    .CEY2("CEO"),
    .CEPOU("CEO"),
    .CECOUT("CEO"),
    .CEINCTRL("CEO"),
    .CEMUXCTRL("CEO"),
    .CEOPCTRL("CEO"),
    .CECINCTRL("CEO"),
    .CEZ("CEO"),
    .CEW("CEO"),
    .RSTXA1("RSTO"),
    .RSTXA2("RSTO"),
    .RSTXB1("RSTO"),
    .RSTXB2("RSTO"),
    .RSTXAB("RSTO"),
    .RSTM("RSTO"),
    .RSTY1("RSTO"),
```

```
        .RSTY2("RST0"),
        .RSTPOU("RST0"),
        .RSTINCTRL("RST0"),
        .RSTMUXCTRL("RST0"),
        .RSTOPCTRL("RST0"),
        .RSTCINCTRL("RST0"),
        .RSTZ("RST0"),
        .RSTW("RST0"),
        .XA_INPUT("XA"),
        .XB_INPUT("XB")
        .Y_INPUT("Y")
        .CXABO_OUTPUT("CXB0"),
        .RND(54'h0),
        .USE_OVERFLOW("P53"))
    u_PH1P_PHY_DSPSIOU(
        .y(y),
        .xa(xa),
        .xb(xb),
        .z(z),
        .clk(clk),
        .ce(ce),
        .rst(rst),
        .muxctrl(muxctrl),
        .inctrl(inctrl),
        .cinctrl(cinctrl),
        .opctrl(opctrl)
        .cxai(cxai),
```

```
.cxbi(cxbi),
.cxabi(cxabi),
.cyi(cyi),
.cpi(cpi),
.cci(cci),
.add_sum(add_sum),
.mult_p(mult_p),
.tadd_sum(tadd_sum),
.tadd_co(tadd_co),
.tadd_overflow(tadd_overflow),
.logic_p(logic_p),
.logic_wxor(logic_wxor),
.p(p),
.overflow(overflow),
.underflow(underflow),
.wxor(wxor),
.cxao(cxao),
.cxbo(cxbo),
.cxabo(cxabo),
.cyo(cyo),
.cpo(cpo),
.cco(cco),
.add_a(add_a),
.add_b(add_b),
.add_opctrl(add_opctrl),
.tadd_a(tadd_a),
.tadd_b(tadd_b),
```

```
    .tadd_c(tadd_c),
    .tadd_ci(tadd_ci),
    .tadd_opctrl(tadd_opctrl),
    .tadd_oversel(tadd_oversel),
    .logic_a(logic_a),
    .logic_b(logic_b),
    .logic_c(logic_c),
    .logic_opctrl(logic_opctrl)
    );
```

54 PH1P_PHY_DSPSIOU_V2



54.1 简介

PH1P_PHY_DSPSIOU_V2 是 FPGA 内部的 DSP 模块，包含 5 大处理单元：预加器(AU)、乘法器(MU_V2)、三输入加法器(TU)、逻辑运算单元(LU)和流水线管理单元。

54.2 端口描述

端口	方向	位宽	描述
clk	input	1	时钟信号
rst[1]	input	4	复位信号，可选异步复位或同步复位；DSP 中所有的寄存器的复位信号均由 rst[3:0]提供，并由对应的寄存器参数控制
ce[2]	input	4	时钟使能信号；DSP 中所有的寄存器的时钟使能信号均由 ce[3:0]提供，并由对应的寄存器参数控制
muxctrl	input	7	TU 输入控制信号，详见表 2
inctrl	input	7	AU 及 MU_V2 输入控制信号，详见表 3
cinctrl	input	3	TU 进位控制信号，详见表 4
opctrl	input	11	运算模式控制信号，详见表 5
xa	input	27	输入数据 xa，可以作为 AU 或 MU_V2 的输入，最大位宽为 27bit；还可以与 xb 拼接（xa, xb）作为 TU 的输入
xb	input	27	输入数据 xb，可以作为 AU 的输入，最大位宽为 27bit；还可以与 xa 拼接（xa, xb）作为 TU 的输入
y	input	18	输入数据 y，可以作为 MU_V2 的输入，最大位宽为 18bit
z	input	54	输入数据 z，可以作为 TU 的输入，最大位宽为 54bit
p	output	54	输出数据 p，DSP 的运算结果，最大位宽为 54bit
overflow	output	1	TU 结果向上溢出，高电平有效
underflow	output	1	TU 结果向下溢出，高电平有效
wxor	output	2	宽位异或输出
cxai[3]	input	27	数据级联端口，连接前一级 DSP 的 cxao
cxbi[3]	input	27	数据级联端口，连接前一级 DSP 的 cxbo
cxabi[3]	input	27	数据级联端口，连接前一级 DSP 的 cxabo
cyi[3]	input	18	数据级联端口，连接前一级 DSP 的 cyo
cpi[3]	input	54	数据级联端口，连接前一级 DSP 的 cpo
cci[3]	input	1	TU 进位级联端口，连接前一级 DSP 的 cco
cxao[4]	output	27	数据级联端口，连接后一级 DSP 的 cxai
cxbo[4]	output	27	数据级联端口，连接后一级 DSP 的 cxbi
cxabo[4]	output	27	数据级联端口，连接后一级 DSP 的 cxabi
cyo[4]	output	18	数据级联端口，连接后一级 DSP 的 cyi
cpo[4]	output	54	数据级联端口，连接后一级 DSP 的 cpi
cco[4]	output	1	TU 进位级联端口，连接后一级 DSP 的 cci

端口	方向	位宽	描述
add_a	output	27	输出数据 add_a，AU 的输入
add_b	output	27	输出数据 add_b， AU 的输入
add_opctrl	output	2	输出控制信号 add_opctrl，控制 AU 的运算模式
add_sum	input	27	输入数据 add_sum，AU 的运算结果
mult_x	output	27	输出数据 mult_x，MU_V2 的输入
mult_y	output	18	输出数据 mult_y，MU_V2 的输入
mult_opctrl	output	1	输出控制信号 mult_opctrl，控制 MU_V2 的运算模式
mult_p	input	45	输入数据 mult_p，MU_V2 的运算结果
mul9_mode	output	1	输出信号 mul9_mode，MU_V2 的输入
mul9_signed	output	1	输出信号 mul9_signed，MU_V2 的输入
tadd_a	output	54	输出数据 tadd_a，TU 的输入
tadd_b	output	54	输出数据 tadd_b，TU 的输入
tadd_c	output	54	输出数据 tadd_c，TU 的输入
tadd_ci	output	1	输出信号 tadd_ci，TU 的进位输入
tadd_opctrl	output	7	输出控制信号 tadd_opctrl，控制 TU 的运算模式
tadd_oversel	output	6	输出信号 tadd_oversel，控制 TU 的溢出检测位置
tadd_sum	input	54	输入数据 tadd_sum，TU 的运算结果
tadd_co	input	1	输入信号 tadd_co，TU 的进位输出
tadd_overflow	input	1	输入信号 tadd_overflow,TU 的向上溢出信号
tadd_underflow	input	1	输入信号 tadd_overflow,TU 的向下溢出信号
logic_a	output	54	输出数据 logic_a，逻辑运算输入
logic_b	output	54	输出数据 logic_b，逻辑运算输入
logic_c	output	54	输出数据 logic_c，逻辑运算输入
logic_opctrl	output	5	输出信号 logic_opctrl，控制逻辑运算模式
logic_p	input	54	输入数据 logic_p，逻辑运算结果
logic_wxor	input	2	输入数据 logic_wxor，宽位异或运算结果

注：

1. 复位信号默认高电平有效，用户可以通过参数 RSTMUX 选择复位信号是否取反；
2. 时钟使能信号默认高电平有效，用户可以通过参数 CEMUX 选择时钟使能信号是否取反；
3. 若使用该端口，则必须与前一级 DSP 直连，不能接外部信号；若不使用该端口，则悬空；
4. 若使用该端口，则必须与后一级 DSP 直连，不能添加寄存器，不能用 ChipWatcher 抓取；

5. 在原语调用时，用户对 SIOU_V2 的参数及控制信号进行配置，SIOU_V2 会将数据及控制信号分配至 AU、MU_V2、TU、LU。

54.3 参数描述

表 1 SIOU_V2 参数描述

参数	可选值	默认值	描述
CLKMUX	SIG, INV, 0, 1	SIG	时钟端口选择参数，选择时钟信号是否取反
CE0	SIG, INV, 0, 1	1	时钟使能端口选择参数，选择时钟使能信号是否取反
CE1	SIG, INV, 0, 1	0	时钟使能端口选择参数，选择时钟使能信号是否取反
CE2	SIG, INV, 0, 1	SIG	时钟使能端口选择参数，选择时钟使能信号是否取反
CE3	SIG, INV, 0, 1	INV	时钟使能端口选择参数，选择时钟使能信号是否取反
RST0	SIG, INV, 0, 1	0	复位端口选择信号，选择复位信号是否取反
RST1	SIG, INV, 0, 1	1	复位端口选择信号，选择复位信号是否取反
RST2	SIG, INV, 0, 1	SIG	复位端口选择信号，选择复位信号是否取反
RST3	SIG, INV, 0, 1	INV	复位端口选择信号，选择复位信号是否取反
MULT_MODE	NORMAL, DUAL_9X9	NORMAL	乘法器模式选择
MULT_SIGNED	UNSIGNED, SIGNED	UNSIGNED	乘法器有无符号位模式选择
XAREG	0, 1, 2	1	输入数据 xa 的寄存器级数
XBREG	0, 1, 2	1	输入数据 xb 的寄存器级数
YREG	0, 1, 2	1	输入数据 y 的寄存器级数
ZREG	0, 1	1	输入数据 z 的寄存器级数
INCTRLREG	0, 1	1	输入信号 inctrl 的寄存器级数
MUXCTRLREG	0, 1	1	输入信号 muxctrl 的寄存器级数
OPCTRLREG	0, 1	1	输入信号 opctrl 的寄存器级数
CINCTRLREG	0, 1	1	输入信号 cinctrl 的寄存器级数
CXAREG	0, 1, 2	1	级联输入数据 cxai 的寄存器级数
CXBREG	0, 1, 2	1	级联输入数据 cxbi 的寄存器级数
CYREG	0, 1, 2	1	级联输入数据 cyi 的寄存器级数
XABREG	0, 1	1	预加器输出数据 add_sum 的寄存器级数
MREG	0, 1	1	MU_V2 输出数据 mult_sum 的寄存器级数
POUWREG	0, 1	1	输出 p、overflow、underflow 的寄存器级数

参数	可选值	默认值	描述
CCOREG	0, 1	1	TU 的进位输出 cco 的寄存器级数
SROMODE	ASYNC, SYNC	ASYNC	复位信号 rst[0]的复位方式
SR1MODE	ASYNC, SYNC	ASYNC	复位信号 rst[1]的复位方式
SR2MODE	ASYNC, SYNC	ASYNC	复位信号 rst[2]的复位方式
SR3MODE	ASYNC, SYNC	ASYNC	复位信号 rst[3]的复位方式
USER_GSRN	ENABLE, DISABLE	ENABLE	全局复位信号使能
CEXA1	CE0, CE1, CE2, CE3	CE0	输入数据 xa 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXA2	CE0, CE1, CE2, CE3	CE0	输入数据 xa 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXB1	CE0, CE1, CE2, CE3	CE0	输入数据 xb 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXB2	CE0, CE1, CE2, CE3	CE0	输入数据 xb 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEXAB	CE0, CE1, CE2, CE3	CE0	AU 输出结果 add_sum 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEM	CE0, CE1, CE2, CE3	CE0	MU_V2 输出结果 mult_sum 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEY1	CE0, CE1, CE2, CE3	CE0	输入数据 y 的第一级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEY2	CE0, CE1, CE2, CE3	CE0	输入数据 y 的第二级寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEPOU	CE0, CE1, CE2, CE3	CE0	输出数据 p、overflow、underflow 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CECOUT	CE0, CE1, CE2, CE3	CE0	输出信号 cco 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEINCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 inctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEMUXCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 muxctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEOPCTRL	CE0, CE1, CE2, CE3	CE0	输入信号 opctrl 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CECINCTRL	CE0, CE1, CE2,	CE0	输入信号 cinctrl 的寄存器时钟使能信号选择参

参数	可选值	默认值	描述
	CE3		数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEZ	CE0, CE1, CE2, CE3	CE0	输入数据 z 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
CEW	CE0, CE1, CE2, CE3	CE0	宽位异或输出数据 wxor 的寄存器时钟使能信号选择参数，选择端口 ce[0]、ce[1]、ce[2]、ce[3]
RSTXA1	RST0, RST1, RST2, RST3	RST0	输入数据 xa 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXA2	RST0, RST1, RST2, RST3	RST0	输入数据 xa 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXB1	RST0, RST1, RST2, RST3	RST0	输入数据 xb 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXB2	RST0, RST1, RST2, RST3	RST0	输入数据 xb 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTXAB	RST0, RST1, RST2, RST3	RST0	AU 输出结果 add_sum 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTM	RST0, RST1, RST2, RST3	RST0	MU_V2 输出结果 mult_sum 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTY1	RST0, RST1, RST2, RST3	RST0	输入数据 y 的第一级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTY2	RST0, RST1, RST2, RST3	RST0	输入数据 y 的第二级寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTPOU	RST0, RST1, RST2, RST3	RST0	输出数据 p、overflow、underflow 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTCOUT	RST0, RST1, RST2, RST3	RST0	输出信号 cco 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTINCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 inctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTMUXCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 muxctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTOPCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 opctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTCINCTRL	RST0, RST1, RST2, RST3	RST0	输入信号 cinctrl 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]

参数	可选值	默认值	描述
RSTZ	RST0, RST1, RST2, RST3	RST0	输入数据 z 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
RSTW	RST0, RST1, RST2, RST3	RST0	宽位异或输出数据 wxor 的寄存器复位信号选择参数，选择端口 rst[0]、rst[1]、rst[2]、rst[3]
XA_INPUT	XA, CXAI, CXABI, CXBI	XA	输入数据 xa 选择参数，xa 不仅可以来自 xa 端口输入的数据，还可以选择级联端口 cxai、cxbi、cxabi 的输入数据
XB_INPUT	XA, CXAI, CXABI, CXBI	XB	输入数据 xb 选择参数，xb 不仅可以来自 xb 端口输入的数据，还可以选择级联端口 cxbi、cxai、cxabi 的输入数据
Y_INPUT	Y, CYI	Y	输入数据 y 选择参数，y 不仅可以来自 y 端口输入的数据，还可以选择级联端口 cyi 的输入数据
CXABO_OUTPUT	CXAO, CXBO	CXBO	级联端口 cxabo 输出选择，cxabo 可以选择输出 cxao 或 cxbo 端口的数据
RND	54'h0 - 54'h FFFFFFFFFFFF	54'h0	DSP 内置常数，54bit，可以作为 TU 的输入
USE_OVERFLOW	P0 - P53	P53	TU 的溢出判断位置选择，溢出检测位置为 0-53

表 2 muxctrl 信号功能描述

信号	功能	描述
muxctrl[1:0][1]	TU 的输入端口 tadd_a 选择	2'b00：tadd_a = 54'b0 2'b01：tadd_a = {xa,xb} 2'b10：tadd_a = {{9{mult_sum [44]}},mult_sum[44:0]} 2'b11：tadd_a = p_reg
muxctrl[3:2][2]	TU 的输入端口 tadd_b 选择	2'b00：tadd_b = 54'b0 2'b10：tadd_b = RND 2'b11：tadd_b = z
muxctrl[6:4]	TU 的输入端口 tadd_c 选择	3'b000：tadd_c = 54'b0 3'b001：tadd_c = z 3'b010：tadd_c = p_reg 3'b011：tadd_c = {{17{p_reg[53]}},p_reg[53:17]}

信号	功能	描述
		3'b100：tadd_c = cpi 3'b101：tadd_c = {{17{cpi[53]}},cpi[53:17]}

注：

1. mult_sum 为 MU_V2 的输出结果；p_reg 为 TU 的运算结果(经过一级寄存)，当 p_reg 作为三输入加法器的输入时，参数 POUWREG 必须配置为 1。
2. RND 为 DSP 内置常数，由参数 RND 配置。

表 3 inctrl 信号功能描述

信号	功能	描述
inctrl[0][1]	输入信号 xa 的寄存器级数选择	1'b0：xa 经过 2 级寄存器（XAREG = 2） 1'b1： XAREG = 1：xa 经过 1 级寄存器 XAREG = 0：xa 经过 0 级寄存器
inctrl[1] [1]	输入信号 xb 的寄存器级数选择	1'b0：xb 经过 2 级寄存器（XBREG = 2） 1'b1： XBREG = 1：xb 经过 1 级寄存器 XBREG = 0：xb 经过 0 级寄存器
inctrl[2] [1]	输入信号 y 的寄存器级数选择	1'b0：y 经过 2 级寄存器（YREG = 2） 1'b1： YREG = 1：y 经过 1 级寄存器 YREG = 0：y 经过 0 级寄存器
inctrl[3] [2]	xa 到 MU_V2 输入 mult_x 的通路选择	opctrl[1]=1'b0： inctrl[3]=1'b0：mult_x = 27'b0 inctrl[3]=1'b1：mult_x = xa opctrl[1]=1'b1： inctrl[3]=1'b0：mult_x = add_sum inctrl[3]=1'b1：mult_x = add_sum
inctrl[4][3]	AU 的输入 add_a 选择	1'b0：无效 1'b1：xa
inctrl[5]	AU 的输入 add_b 选择	1'b0：27'b0 1'b1：xb
inctrl[6]	y 到 MU_V2 输入	1'b0：18'b0

信号	功能	描述
	mult_y 的通路选择	1'b1：y

注：

1. inctrl[2:0]的优先级高于参数 XAREG、XBREG、YREG；表格中的 xa 默认为端口 xa 的输入，也可以选择级联端口 cxai、cxbi、cxabi 的输入，由参数 XA_INPUT 决定；表格中的 xb 默认为端口 xb 的输入，也可以选择级联端口 cxbi、cxai、cxabi 的输入，由参数 XB_INPUT 决定；表格中的 y 默认为端口 y 的输入，也可以选择级联端口 cyi 的输入，由参数 Y_INPUT 决定。
2. opctrl[1]的优先级高于 inctrl[3]。
3. 建议 inctrl[4]输入常为 1。

表 3 cinctrl 信号功能描述

信号	功能	描述
cinctrl[2:0]	TU 的进位输入 tadd_ci 选择	3'b000：tadd_ci = 1'b0 3'b001：tadd_ci = cci 3'b010：tadd_ci = ! p_reg[53] 3'b011：tadd_ci = p_reg[53] 3'b100：tadd_ci = ! cpi[53] 3'b101：tadd_ci = cpi[53] 3'b110：tadd_ci = mult_sum[44] 3'b111：tadd_ci = cco_reg

注：

1. cci、cpi 均为级联输入端口，mult_sum 为 MU_V2 的运算结果。
2. p_reg 为 TU 的运算结果(经过一级寄存)，当 p_reg 作为 TU 的进位输入时，参数 POUWREG 必须配置为 1。
3. cco_reg 为 TU 的进位输出（经过一级寄存器），当 cco_reg 作为 TU 的进位输入时，参数 CCOREG 必须配置为 1。

表 4 opctrl 信号功能描述

信号	功能	描述
opctrl[0]	AU 的运算模式	1'b0：add_sum = add_a + add_b 1'b1：add_sum = add_a - add_b

信号	功能	描述
opctrl[1][1]	MU_V2 的输入 mult_x 选择	opctrl[1]=1'b0： inctrl[3]=1'b0：mult_x = 27'b0 inctrl[3]=1'b1：mult_x = xa opctrl[1]=1'b1： inctrl[3]=1'b0：mult_x = add_sum inctrl[3]=1'b1：mult_x = add_sum
opctrl[2]	MU_V2 的运算模式	opctrl[2]=1'b0： {mul9_mode,mul9_signed} = 2'b0x ：{位扩展到第 54bit, mult_x * mult_x[17:0]} {mul9_mode,mul9_signed} = 2'b10:{9'b0,mult_x[17:9] * mult_x[17:9],9'b0,mult_x[8:0] * mult_x[8:0]} {mul9_mode,mul9_signed} = 2'b11:{位扩展到第 54bit,mult_x[17:9] * mult_x[17:9]，位扩展到第 27bit,mult_x[8:0] * mult_x[8:0]} opctrl[2]=1'b1： {mul9_mode,mul9_signed} = 2'b0x ：{位扩展到第 54bit, mult_x * mult_y[17:0]} {mul9_mode,mul9_signed} = 2'b10:{9'b0,mult_x[17:9] * mult_y[17:9],9'b0,mult_x[8:0] * mult_y[8:0]} {mul9_mode,mul9_signed} = 2'b11:{位扩展到第 54bit,mult_x[17:9] * mult_y[17:9]，位扩展到第 27bit,mult_x[8:0] * mult_y[8:0]}
opctrl[3] [2]	输出 p 的选择	opctrl[3]=0: opctrl[10]=1'b0：p = mult_sum opctrl[10]=1'b1：p = mult_sum opctrl[3]=1: opctrl[10]=1'b0：p = logic_p opctrl[10]=1'b1：p = tadd_sum
opctrl[7:4] [3]	TU/LU 的运算模式	TU： 4'b0000：sum = a+b+c+ci 4'b0010：sum = -a+b+c+ci 4'b0100：sum = a-b+c+ci 4'b1000：sum = a+b-c+ci

信号	功能	描述
		4'b0110：sum = -a-b+c 4'b1010：sum = -a+b-c 4'b1100：sum = a-b-c 4'b0001： sum[26:0] = a[26:0]+b[26:0]+c[26:0] sum[53:27] = a[53:27]+b[53:27]+c[53:27] 4'b0011： sum[26:0] = -a[26:0]+b[26:0]+c[26:0] sum[53:27] = -a[53:27]+b[53:27]+c[53:27] 4'b0101： sum[26:0] = a[26:0]-b[26:0]+c[26:0] sum[53:27] = a[53:27]-b[53:27]+c[53:27] 4'b1001： sum[26:0] = a[26:0]+b[26:0]-c[26:0] sum[53:27] = a[53:27]+b[53:27]-c[53:27] 4'b0111： sum[26:0] = -a[26:0]-b[26:0]+c[26:0] sum[53:27] = -a[53:27]-b[53:27]+c[53:27] 4'b1011： sum[26:0] = -a[26:0]+b[26:0]-c[26:0] sum[53:27] = -a[53:27]+b[53:27]-c[53:27] 4'b1101： sum[26:0] = a[26:0]-b[26:0]-c[26:0] sum[53:27] = a[53:27]-b[53:27]-c[53:27] LU： 4'b0000：logic_p = a xor c 4'b0010：logic_p = a xnor c 4'b0001：logic_p = a and c 4'b0011：logic_p = (not a) and c 4'b1001：logic_p = a and (not c) 4'b1011：logic_p = a nor c 4'b0101：logic_p = a or c

信号	功能	描述
		4'b0111：logic_p = (not a) or c 4'b1101：logic_p = a or (not c) 4'b1111：logic_p = a nand c
opctrl[8]	TU 进位输出/溢出使能	1'b0：进位输出 cco 有效 1'b1：输出溢出信号（overflow、underflow）有效
opctrl[9]	宽位异或运算模式	1'b0： wxor[1] = xor (a xor c) 1'b1： wxor[0] = xor (a[26:0] xor c[26:0]) wxor[1] = xor (a[53:27] xor c[53:27])
opctrl[10]	p 输出选择	opctrl[3]=0: p = mult_sum opctrl[3]=1: opctrl[10]=1'b0：p = logic_p opctrl[10]=1'b1：p = tadd_sum

注：

1. opctrl[1]的优先级高于 inctrl[3]。
2. opctrl[3]的优先级高于 opctrl[10]。
3. 在 TU/LU 运算模式的表述中，将 tadd_a、tadd_b、tadd_c、tadd_sum、logic_a、logic_b、logic_c 分别简写为 a、b、c、sum、a、b、c。

54.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

54.5 Verilog 例化示例

```
PH1P_PHY_DSPSIOU_V2 #(
    .CLK_MUX("SIG"),
    .CEMUX("SIG"),
    .RSTMUX("SIG"),
    .XAREG("1"),
    .XBREG("1"),
    .YREG("1"),
    .ZREG("1"),
    .INCTRLREG("1"),
    .MUXCTRLREG("1"),
    .OPCTRLREG("1"),
    .CINCTRLREG("1"),
    .CXAREG("1"),
    .CXBREG("1"),
    .CYREG("1"),
    .XABREG("1"),
    .MREG("1"),
    .POUWREG("1"),
    .CCOREG("1"),
    .SROMODE("ASYNC"),
    .SR1MODE("ASYNC"),
```


```
.SR2MODE("ASYNC"),
.SR3MODE("ASYNC"),
.MULT_MODE(MULT_MODE),
.MULT_SIGNED(MULT_SIGNED),
.USER_GSRN("ENABLE"),
.CEXA1("CEO"),
.CEXA2("CEO"),
.CEXB1("CEO"),
.CEXB2("CEO"),
.CEXAB("CEO"),
.CEM("CEO"),
.CEY1("CEO"),
.CEY2("CEO"),
.CEPOU("CEO"),
.CECOUT("CEO"),
.CEINCTRL("CEO"),
.CEMUXCTRL("CEO"),
.CEOPCTRL("CEO"),
.CECINCTRL("CEO"),
.CEZ("CEO"),
.CEW("CEO"),
.RSTXA1("RSTO"),
.RSTXA2("RSTO"),
.RSTXB1("RSTO"),
.RSTXB2("RSTO"),
.RSTXAB("RSTO"),
.RSTM("RSTO"),
```

```
        .RSTY1("RSTO"),
        .RSTY2("RSTO"),
        .RSTPOU("RSTO"),
        .RSTINCTRL("RSTO"),
        .RSTMUXCTRL("RSTO"),
        .RSTOPCTRL("RSTO"),
        .RSTCINCTRL("RSTO"),
        .RSTZ("RSTO"),
        .RSTW("RSTO"),
        .XA_INPUT("XA"),
        .XB_INPUT("XB")
        .Y_INPUT("Y")
        .CXABO_OUTPUT("CXBO"),
        .RND(54'h0),
        .USE_OVERFLOW("P53"))
    u_PH1P_PHY_DSPSIOU_V2(
        .y(y),
        .xa(xa),
        .xb(xb),
        .z(z),
        .clk(clk),
        .ce(ce),
        .rst(rst),
        .muxctrl(muxctrl),
        .inctrl(inctrl),
        .cinctrl(cinctrl),
        .opctrl(opctrl)
```

```
.cxai(cxai),
.cxbi(cxbi),
.cxabi(cxabi),
.cyi(cyi),
.cpi(cpi),
.cci(cci),
.add_sum(add_sum),
.mult_p(mult_p),
.mul9_mode(mul9_mode),
.mul9_signed(mul9_signed),
.tadd_sum(tadd_sum),
.tadd_co(tadd_co),
.tadd_overflow(tadd_overflow),
.logic_p(logic_p),
.logic_wxor(logic_wxor),
.p(p),
.overflow(overflow),
.underflow(underflow),
.wxor(wxor),
.cxao(cxao),
.cxbo(cxbo),
.cxabo(cxabo),
.cyo(cyo),
.cpo(cpo),
.cco(cco),
.add_a(add_a),
.add_b(add_b),
```

```
    .add_opctrl(add_opctrl),
    .tadd_a(tadd_a),
    .tadd_b(tadd_b),
    .tadd_c(tadd_c),
    .tadd_ci(tadd_ci),
    .tadd_opctrl(tadd_opctrl),
    .tadd_oversel(tadd_oversel),
    .logic_a(logic_a),
    .logic_b(logic_b),
    .logic_c(logic_c),
    .logic_opctrl(logic_opctrl)
);
```

55 PH1P_LOGIC_ADC



55.1 简介

PH1P_LOGIC_ADC 是 FPGA 内嵌的一个逐次逼近模数转换器（Analog-to-Digital Converter，ADC）。

55.2 端口描述

端口名	方向	位宽	描述
adc_clk	input	1	ADC 时钟输入
adc_rst	input	1	ADC 复位输入，高电平有效
adc_enable_n	input	1	ADC 使能信号，低电平有效
adc_ovsample_sel	input	2	ADC 过采样选择： 2'b00：1 组采样数据取平均值输出 2'b01：16 组采样数据取平均值输出 2'b10：64 组采样数据取平均值输出 2'b11：256 组采样数据取平均值输出
adc_soc	input	1	ADC 开始转换信号，高有效
adc_sel_diff	input	1	ADC 输入模式选择：

端口名	方向	位宽	描述
			1'b0：差分输入 1'b1：单端输入
adc_sel_ref	input	2	ADC Vref 和 Vin 选择： [0] = 0：Vref 使用芯片内部基准电压 [0] = 1：Vref 使用芯片外部基准电压 [1] = 0：Vin 选择内部 0.95V 电压输入 [1] = 1：Vin 选择 adc_channel_sel 使能的一路通道电压输入
adc_channel_en	input	1	ADC 使能通道选择信号，为高时，adc_channel_sel 值有效
adc_channel_sel	input	1	ADC 通道选择信号： 1'b0：选择 adc_vp/adc_vn 输入 1'b1：选择 adc_io_sel_n 使能的某一路通道输入 其它：保留
adc_io_sel_n	input	16	ADC 采样通道使能信号，低电平有效，最多只能使能 2bit 为低，即选择一路通道。 bit[1:0]为低表示使能 adc_vaux*_1 bit[3:2]为低表示使能 adc_vaux*_2 … bit[15:14]为低表示使能 adc_vaux*_8
adc_data	output	12	ADC 采样数据输出信号
adc_valid	output	1	ADC 采样数据有效标志信号
adc_vauxp_1	input	1	ADC 差分模拟正向输入通道 1
adc_vauxn_1	input	1	ADC 差分模拟反向输入通道 1
adc_vauxp_2	input	1	ADC 差分模拟正向输入通道 2
adc_vauxn_2	input	1	ADC 差分模拟反向输入通道 2
adc_vauxp_3	input	1	ADC 差分模拟正向输入通道 3
adc_vauxn_3	input	1	ADC 差分模拟反向输入通道 3
adc_vauxp_4	input	1	ADC 差分模拟正向输入通道 4
adc_vauxn_4	input	1	ADC 差分模拟反向输入通道 4
adc_vauxp_5	input	1	ADC 差分模拟正向输入通道 5
adc_vauxn_5	input	1	ADC 差分模拟反向输入通道 5

端口名	方向	位宽	描述
adc_vauxp_6	input	1	ADC 差分模拟正向输入通道 6
adc_vauxn_6	input	1	ADC 差分模拟反向输入通道 6
adc_vauxp_7	input	1	ADC 差分模拟正向输入通道 7
adc_vauxn_7	input	1	ADC 差分模拟反向输入通道 7
adc_vauxp_8	input	1	ADC 差分模拟正向输入通道 8
adc_vauxn_8	input	1	ADC 差分模拟反向输入通道 8

55.3 参数描述

参数	可选值	默认值	描述
VREF	-	"1.20"	外部输入电压值
FILE_PATH	-	"path/file"	外部输入的模拟数据文件
CHANGE_CLK	-	1000	采样通道的模拟数据切换频率，默认为 1000KHz

55.4 使用方式

使用方式	是否支持
原语例化	是
IP Generator	是

55.5 Verilog 例化示例

```
PH1P_LOGIC_ADC  #(
.VREF                ( "1.20"          ),
.FILE_PATH           ( "path/file"     ),
.CHANGE_CLK          (  1000           )
)
u_PH1P_LOGIC_ADC(
.adc_clk             (adc_clk          ),
.adc_rst             (adc_rst          ),
.adc_enable_n        (adc_enable_n     ),
.adc_ovsample_sel    (adc_ovsample_sel ),
```

```
    .adc_soc            (adc_soc            ),
    .adc_sel_diff       (adc_sel_diff       ),
    .adc_sel_reg        (adc_sel_ref        ),
    .adc_channel_en     (adc_channel_en     ),
    .adc_channel_sel    (adc_channel_sel    ),
    .adc_io_sel_n       (adc_io_sel_n       ),
    .adc_data           (adc_data           ),
    .adc_valid          (adc_valid          ),
    .adc_vp             (adc_vp             ),
    .adc_vn             (adc_vn             ),
    .adc_vauxp_1        (adc_vauxp_1        ),
    .adc_vauxn_1        (adc_vaxxn_1        ),
    .adc_vauxp_2        (adc_vauxp_2        ),
    .adc_vauxn_2        (adc_vauxn_2        ),
    .adc_vauxp_3        (adc_vauxp_3        ),
    .adc_vauxn_3        (adc_vauxn_3        ),
    .adc_vauxp_4        (adc_vauxp_4        ),
    .adc_vauxn_4        (adc_vauxn_4        ),
    .adc_vauxp_5        (adc_vauxp_5        ),
    .adc_vauxn_5        (adc_vauxn_5        ),
    .adc_vauxp_6        (adc_vauxp_6        ),
    .adc_vauxn_6        (adc_vauxn_6        ),
    .adc_vauxp_7        (adc_vauxp_7        ),
    .adc_vauxn_7        (adc_vauxn_7        ),
    .adc_vauxp_8        (adc_vauxp_8        ),
    .adc_vauxn_8        (adc_vauxn_8        )
    );
```

版本信息

日期	版本	修订记录
2023/09/22	0.1	编写初版本
2024/04/01	0.2	增加 PH1X 和 PH1P35 器件原语
2024/05/27	0.3	1. 修改 PH1X100SBG676 器件为 PH1P100SBG677 2. 修改 PH1S35MEG324 器件为 PH1P35MDG324
2024/07/25	0.4	增加 PH1P35MHG324 器件原语支持
2024/07/30	1.0	首次发布正式版
2024/11/28	1.1	1. 增加 PH1P_LOGIC_DYNAMIC_IDELAY、PH1P_LOGIC_IDDR、PH1P_LOGIC_ODDR、PH1P_LOGIC_IDDRx2 、 PH1P_LOGIC_ODDRx2 、 PH1P_PHY_CLOCK_ALIGNER 、PH1P_PHY_DUALBOOT、PH1P_PHY_ADC 原语 2. PH1P_PHY_PLL 和 PH1P_PHY_PLL_V2 增加了 SSC UP 模式
2025/02/27	1.2	1. 更新 PH1P_PHY_PLL 和 PH1P_PHY_PLL_V2 原语中 refclk_rst 和 wakeup 端口描述 2. 更新 PH1P_PHY_ADC 原语 adc_enable_n 和 adc_channel_sel 端口描述 3. 更新 PH1P_PHY_CLOCK_ALIGNER 原语参数描述
2025/05/09	1.3	更新器件支持章节中器件型号的相关描述。
2025/10/27	1.4	更新 PH1P_PHY_ADC 名称为 PH1P_LOGIC_ADC，并全文更新。
2025/12/30	1.5	1. 更新器件支持一节 2. 更新 28 PH1P_LOGIC_ODDR 描述 3. 更新 18.2 PH1P_LOGIC_OBUF_DIFF 端口描述 4. 更新 45.2 PH1P_PHY_CLOCK_ALIGNER 端口描述一节中 rst_n 信号描述

版权所有©2025 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。