ICLab Final Project Checklist:

Checklist

Design Stage	Description	Fin	Comment
Software (/SW)	Your program (*.exe, *.m…)	y	1. 有兩個 ipynb 檔，其中 style_matcher 是正常軟體的演算法，而 style_matcher_hardware 是為對其硬體 behavior 並生成 golden file 的演算法。 2. 兩個軟體預設都是使用第一張 ref，並套用至 30 張 src。若要換其他的 ref 則只須改程式中第一行的 ref_idx。
	Test pattern	y	測試資料，包含 5 張 ref 與 15 張 src (礙於壓縮檔太大，所以只能放 15 張 src，若需要另外 15 張要額外從工作站帳號 cp 過去)。軟體生成完的圖片會存至 output 資料夾中。
RTL (/RTL)	Source file <Verilog file (*.v) >	y	檔案放在/RTL/hdl 內
	Simulation file <testbench (*.v) ncverilog.log, mist.txt>	y	Gatesim 跟 Postsim 由於測資太大了，光是跑一個 pattern 就要花約 3 小時，因此我們只確定第一個 pattern 是正確的。
	Spyglass report <spyglass.rep>	y	檔名: spyglass.rpt
Synthesis (/SYN)	DC < netlist (*.v), synthesis scripts(*.tcl), synthesis log(*.log), reports(*.rep), misc.txt>	y	
P&R (/APR)	Innovus <netlist (*.v), delay (*.sdf) P&R log (*.log), reports (*.rep), DRC&LVS results (*.rep)>	y	area 的 report 檔名為 summaryReport.rpt
	Power Analysis <pt_power.rep, scripts(*.tcl)>	y	因為磁碟容量不夠，無法把一個 pattern 的整個 fsdb 檔生出來，再加上我們一個 pattern 要跑 117 萬個 cycle，跑 primetime 的時間會非常久。基於以上原因，我們只跑了前 10000 個 cycle 進行 analysis。

LEC (/LEC)	LEC <script (*.do, *.sh, *.f), log (*.log), misc.txt >	y	分為 pre_layout 與 post_layout 兩個資料夾。
pdf document. (/)	1.放入這份 Gxx_Checklist.pdf, Gxx_finalproject.pdf, 2.簡述如何使用你的 SW 驗證 3.請附上你們 project 資料夾的路徑，並公開權限讓助教可以抓到檔案	y	

Software Usage

我們原先是使用 python 的內建函數來進行軟體的實作，而為了測試硬體的正確性，我們又寫了一個與硬體規格完全相同的軟體程式來生成 golden 進而驗證硬體的正確性。同時也比對了兩個軟體程式的輸出影像，以確保在對齊硬體規格後，影像整體的 performance 不會出現顯著劣化。

Project path

/home/u111/u111061243/ICLAB/project

Filetree

hdl: 放置 RTL 檔案

top.v 最後完成電路的 top module

*.v 其餘的 module…

sim: 放置模擬的檔案

test_top.v 主要模擬的 testbench

presim.f 包含 RTL 以及 test_top.v 的 filelist，以利進行 presim

gatesim.f 包含 top_syn.v, standard cell 以及 test_top.v 的 filelist，以利進行 gatesim

postsim.f 包含 CHIP.v, standard cell 以及 test_top.v 的 filelist，以利進行 postsim

run_presim.sh 執行 presim

run_gatesim.sh 執行 gatesim

run_postsim.sh 執行 postsim

其中.sh 檔裡有一些參數可以進行調整:

PAT_L, PAT_U: 決定要跑的 source 的測資範圍，範圍為[0, 29]

REF: 決定要跑的 reference，範圍為[0, 4]

COMPARE: 決定是否要與 golden 進行比對 (1: 進行比對，0: 不進行比對)

FLAG_VERBOSE: 決定是否要把每一個 SRAM address 的比對結果印出來 (1: 印出，0: 不印出)

FLAG_DUMPWV: 決定是否要輸出 waveform (1: 輸出，0: 不輸出)

END_CYCLE: 限制模擬的 cycle 數

sim/pat: 模擬所需的 testpattern

src_raw_XX_rY.dat 來源影像 raw 格式的 R 通道 (X 代表第幾張圖，Y 代表 bank)

src_raw_XX_gbY.dat 來源影像 raw 格式的 G, B 通道

ref_pat_XX_rY.dat 參考影像 rgb 格式的 R 通道

ref_pat_XX_rY.dat 參考影像 rgb 格式的 G, B 通道

sim/golden/final_X: 模擬所需的 goldenpattern

final_XX_fyY.dat 輸出影像的 R 通道結果

final_XX_fcY.dat 輸出影像的 G, B 通道結果

sim/sram_model: SRAM behavior model

sram_r.v: 存儲來源影像以及輸出影像的 R 通道以及 Y 通道 (規格: 4 個 bank, 每個 bank 存 4 個 pixel，1 個 pixel 為 16 bit)

sram_gb.v: 存儲來源影像以及輸出影像的 G, B 通道以及 Cb, Cr 通道 (規格: 4 個 bank, 每個 bank 存 4 個 pixel 各兩個通道，1 個 pixel 為 32 bit)

sram_fy.v: 存儲參考影像的 R 通道以及 Y 通道 (規格: 4 個 bank, 每個 bank 存 4 個 pixel，1 個 pixel 為 8 bit)

sram_fc.v: 存儲參考影像的 G, B 通道以及 Cb, Cr 通道 (規格: 4 個 bank, 每個 bank 存 4 個 pixel 各兩個通道，1 個 pixel 為 32 bit)

utils: 執行 spyglass 的資料夾

spy.tcl: 執行 spyglass 的腳本檔案

run_spy.sh: 執行 spyglass，輸出結果存在 moresimple_all.rpt

syn: 合成電路

run_dc.sh: 執行合成

lec: LEC check:

./pre_layout_lec:

run_lec.sh: 執行 pre layout LEC (flatten)

run_lec_hier.sh: 執行 pre layout LEC (hierarchical)

./post_layout_lec:

run_lec.sh: 執行 post layout LEC (flatten)

run_lec_hier.sh: 執行 post layout LEC (hierarchical)

innovus: APR

./post_layout: APR 完成後的檔案

./run: 包含所有 APR 過程中的 report

Primetime: power analysis

包含 pre_layout, presim_waveform(post_layout), postsim_waveform(post_layout)三個資料夾，在每個資料夾中執行 pt_shell < pt_px.tcl 即可執行 power analysis