Chapter 5

1. 아래의 회로를 보고 문제를 풀어라.



a. 최대 지연을 구하라.

i. 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

ii. 비보수의 입력만 가능하고 각 입력을 보수화하기 위해서는 게이트를 추가하여야 한다.

b. 입력 X 부터 출력까지의 최대 지연을 구하라. 단, 모든 입력은 보수와 비보수 모두 가능하다고 가정한다.

3. 어떤 n비트의 이진수 데이터가 네트워크를 통해 들어왔다. 이 데이터 안에는 여러가지 1이 섞여 있을 수 있다. 우리는 시스템의 자원할당을 위해, 가장 오른쪽(최하위 비트, LSB)부터 스캔하여 가장 처음으로 등장하는 '1'의 위치만 남기고, 그보다 왼쪽에 있는 상위 비트의 '1'들은 모조리 '0'으로 차단해 버리는 회로를 설계하고자 한다. (예시: 입력 10110 → 출력 00010)
이 회로를 동일한 모듈을 직렬로 연결하여 구현하려고 한다. 각 모듈은 현재 비트 a_i의 값을 검사하고, 이전 단계에서 넘어온 "탐색 유효 토큰(V_{i-1})을 받는다. ($V_0=1$)



a. NAND 와 NOT 게이트를 사용하여 각 상자의 블록도를 보여라(특별히, 오른쪽에 있는 첫 번째 상자를 설계하여라).

b. NOT 게이트와 NAND 게이트가 각각 1Δ의 지연 시간을 가진다고 가정할 때, 이 n비트 회로의 최대 지연을 구하라.

c. 한 번에 2비트를 설계하여 속도를 향상시켜라. NAND 와 NOT 게이트 회로를 보이고 총 지연도 계산하라.

뒷면에 이어서

*7. Active high 출력 디코더를 사용하는 다음 회로를 살펴보고 입력 a, b 로서 X와 Y에 대한 진리표를 그려라.



*12. 2갈래 멀티플렉서를 사용하여 다음 함수를 구현하라.

$F(A,B) = \sum m(0,3)$

1. a. 최대지연을 구하라.

i)

- X 또는 Y′에서 출발하는 경로: AND → NAND → NOR → F
- 총 3개의 게이트 통과
- 답: 3 (or 3Δ)

ii)

Y 출발 경로: Y → NOT → G1 → G3 → G4 → 출력F
(총 4지연)

답: 4 (or 4Δ)

b.

- X′ → G3 → G4 → 출력F
- 게이트 2개 거침
- 답: 2 (or 2Δ)

3. (a) 1. 일반상자 ($i>0$)



2. 첫번째 상자 ($i=0$)



(b) V를 추적.

- 첫모듈 (V_0) : NOT 하나이므로 1Δ
- $V_{i-1} \rightarrow V_i$: NAND + NOT 을 거쳐야하므로 2Δ
- $n-2$ 번째 상자까지 V가 도착하는 시간 $= 1 + 2(n-2) = 2n-3\Delta$
- 최종 최대 지연 : 마지막 상자에 V 도착 후 NAND + NOT을 거쳐 출력되므로 2Δ 추가 소요.

$\therefore (2n-3)+2 = 2n-1\Delta$

(C) 2비트 V 전달 식 만들기

- $V_{i+1} = a'_{i+1} \cdot V_i$ 인데, V_i에 이전 식을 대입.
- $V_{i+1} = a'_{i+1} \cdot a'_i \cdot V_{i-1}$

미리 a'_{i+1} 과 a'_i 를 AND 연산해 둔 값을 X라 하면

$V_{i+1} = X \cdot V_{i-1}$ 이 된다.

원래 $2\Delta + 2\Delta = 4\Delta$가 걸리던 두 칸 이동이

2Δ로 절반이 됐다.

이를 n비트 전체 수식으로 재계산하면 $2n$에 비례하던

지연 시간이 대략 $n+1\Delta$ 수준으로 줄어들어 속도가 두 배

향상됨을 증명할 수 있다.

7.

입력 a	입력 b	X	Y
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1

8.

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1