# 디지털 논리회로 과제3 및 풀이

25012965 김대원

1. 아래의 논리회로를 보고 물음에 답하시오.
(모든 게이트의 전파 지연 시간은 1로 가정한다)




(a) 입력에서 출력 F까지의 최대 지연시간을 구하시오.
i) 모든 입력(A, B, C, D, E)은 보수와 비보수 형태가 모두 제공된다고 가정한다.
ii) 모든 입력은 비보수 형태만 제공되며, 보수를 얻기 위해서는
NOT 게이트를 추가해야 한다고 가정한다.

(b) 입력 C에서 출력 F까지의 지연시간을 구하시오.

2. 다음은 n비트 이진수의 2의 보수(2's complement)를 계산하기 위한
1비트 블록 회로이다.




각 블록은 입력 $x_i$를 반전한 후 이전 단계에서 전달된 캐리(carry) $c_i$를 더하여
출력 $d_i$와 다음 단계 캐리 $c_i$+1를 생성한다.
초기 캐리는 $c_0$=1이다.

(a) 위 블록을 NAND 게이트만을 사용하여 구현하라.

(b) n비트 전체 회로를 구성할 때,
출력까지의 최대 지연 시간을 구하라.

(c)한 번에 2비트를 처리하는 구조로 회로를 개선하고,
개선된 회로의 최대 지연시간을 구하라.

3. 다음은 3개의 입력 a,b,ca, b, ca,b,c를 가지는
3-to-8 디코더와 조합논리 회로이다.




디코더의 출력은 $D_0 \sim D_7$이며,
각 출력은 입력 a,b,c의 minterm을 나타낸다.
또한, 그림과 같이 일부 출력들이 OR 게이트를 통해 결합되어
출력 X, Y를 생성한다.

(a) 출력 X, Y에 대한 진리표를 작성하라.

(b) X, Y를 각각 최소 SOP 형태로 표현하라.

(c) X ⊕ Y를 구하고, 이를 논리식으로 표현하라.

4. 2:1 멀티플렉서를 사용하여 다음 함수를 구현하라
f(w,x,y,z) = Σm(0,2,5,7,8,10,13,15)

a. 2:1 멀티플렉서만 사용하여 회로를 설계하라
(선택선 자유롭게 지정 가능)

b. 최소 개수의 멀티플렉서로 구현하라

c. 동일 함수를 4:1 멀티플렉서 1개 + 최소 게이트로 구현하라

# 디지털 논리회로 과제3

25012965 김대원

1. 아래의 논리회로를 보고 물음에 답하시오.
(모든 게이트의 전파 지연 시간은 1로 가정한다)




(a) 입력에서 출력 F까지의 최대 지연시간을 구하시오.
i) 모든 입력(A, B, C, D, E)은 보수와 비보수 형태가 모두 제공된다고 가정한다.
ii) 모든 입력은 비보수 형태만 제공되며, 보수를 얻기 위해서는
NOT 게이트를 추가해야 한다고 가정한다.

$G_1a = A \cdot B$ → 지연시간 : 1  $G_2a = (+1)$ → 지연시간 : 1

$G1 = \overline{G1a \cdot E}$ : 2  $G2 = \overline{G1a + G2a}$ → 2  $F = \overline{G3 + G4}$  3+1 = 4

$G3 = \overline{G1 \cdot G2 \cdot E}$ → G1(2), G2(2), E(0) 중 최댓값 2+1 = 3

$G4 = \overline{G1 + G2 + E}$ → G1(2), G2(2), E(0) 중 최댓값 2+1 = 3

(b) 입력 C에서 출력 F까지의 지연시간을 구하시오.

C → G2a

G2a → G2

G2 → G3 or G4  G3, G4 → F

∴ 지연시간 : 4

2. 다음은 n비트 이진수의 2의 보수(2's complement)를 계산하기 위한
1비트 블록 회로이다.




각 블록은 입력 $x_i$를 반전한 후 이전 단계에서 전달된 캐리(carry) $c_i$를 더하여
출력 $d_i$와 다음 단계 캐리 $c_i$+1를 생성한다.
초기 캐리는 $c_0$=1이다.

(a) 위 블록을 NAND 게이트만을 사용하여 구현하라.

$C_i$ 구현: $\overline{x_i} \cdot C_i = \overline{\overline{\overline{x_i} \cdot C_i}}$ NAND 3개 필요

$d_i$ 구현: $d_i = \overline{\overline{x_i C_i} \cdot \overline{\overline{x_i} C_i}}$ NAND 9개 필요

(b) n비트 전체 회로를 구성할 때,
출력까지의 최대 지연 시간을 구하라.

Ripple Carry 구조.

캐리전달 걸리는 시간 : $\frac{n-1}{t_{carry}}$

$C_i$ 입력되고 $C_{i+1}$ 이 출력되기까지 시간: $t_{carry}$ 최종출력 $d_{n-1}$ → 2n×$t_{pd}$ (한 게이트 지연시간의 배수) 형태가 된다.

(c)한 번에 2비트를 처리하는 구조로 회로를 개선하고,
개선된 회로의 최대 지연시간을 구하라.

$$C_{i+1} = \overline{x_i C_i}$$

$$C_{i+2} = \overline{x_{i+1} C_{i+1}} = \overline{x_{i+1}} \left( \overline{x_i C_i} \right) = \left( \overline{x_{i+1}} \cdot \overline{x_i} \right) C_i$$

⇒ 전송단계 절반으로 줄어들어 최대지연 시간이 절반 줄어들어 $\frac{n}{2} \times t_{pd}$ 가 된다.

3. 다음은 3개의 입력 a,b,ca, b, ca,b,c를 가지는
3-to-8 디코더와 조합논리 회로이다.




디코더의 출력은 $D_0 \sim D_7$이며,
각 출력은 입력 a,b,c의 minterm을 나타낸다.
또한, 그림과 같이 일부 출력들이 OR 게이트를 통해 결합되어
출력 X, Y를 생성한다.

(a) 출력 X, Y에 대한 진리표를 작성하라.

| a b c | 활성출력 | X | Y |
|---|---|---|---|
| 0 0 0 | $D_1$ | 0 | 1 |
| 0 0 1 | $D_2$ | 0 | 1 |
| 0 1 0 | $D_3$ | 0 | 1 |
| 0 1 1 | $D_4$ | 1 | 0 |
| 1 0 0 | $D_5$ | 1 | 0 |
| 1 0 1 | $D_6$ | 1 | 0 |
| 1 1 0 | $D_7$ | 1 | 0 |
| 1 1 1 | $D_8$ | 1 | 0 |

(b) X, Y를 각각 최소 SOP 형태로 표현하라.

X: a=1 일때 항상 1 → $X=a$

Y: a=0 일때 항상 1 → $Y=\bar{a}$

(c) X ⊕ Y를 구하고, 이를 논리식으로 표현하라.

$X \oplus Y = a \oplus \bar{a}$

a가 0이면 $0 \oplus 1 = 1$, a가 1이면 $1 \oplus 0 = 1$

∴ $X \oplus Y = 1$ 이다.

4. 2:1 멀티플렉서를 사용하여 다음 함수를 구현하라
f(w,x,y,z) = Σm(0,2,5,7,8,10,13,15)

a. 2:1 멀티플렉서만 사용하여 회로를 설계하라
(선택선 자유롭게 지정 가능)

$x=0$ : $z=0 \rightarrow f=1$ $I_0=\bar{z}$

$x=1$ : $z=1 \rightarrow f=1$ $I_1=z$

첫번째 MUX : $S=z$, $I_0=1$ $I_1=0$ → 출력 $\bar{z}$

두번째 MUX : $S=x$, $I_0=\bar{z}$, $I_1=z$

b. 최소 개수의 멀티플렉서로 구현하라

$f=x \odot z$

최적설계 : 2:1 MUX 2개

MUX1: $\bar{z}$ 생성

MUX2: 선택선 x에 따라 $I_0=\bar{z}$, $I_1=z$ 선택

1개의 MUX ($S=x$, $I_0=\bar{z}$, $I_1=z$) 만으로 구현가능

c. 동일 함수를 4:1 멀티플렉서 1개 + 최소 게이트로 구현하라

| x | z | f | MUX |
|---|---|---|---|
| 0 | 0 | 1 | $I_0=1$ |
| 0 | 1 | 0 | $I_1=0$ |
| 1 | 0 | 0 | $I_2=0$ |
| 1 | 1 | 1 | $I_3=1$ |

결과 : $I_0=1$, $I_1=0$, $I_2=0$, $I_3=1$