- @Author: Yangzhiyuan
- @Date: 2024-08-22 23:5:1
- @Category:
- @Filename:
- @Summary:

- PADS-LOGIC材料清单输出
 - 。 输出
 - 。 汇总
- PADS-LOGIC转换及层定义
 - PADS转Altium Designer
 - o Altium Designer转PADS
 - PADS层定义
 - 标准四层板结构
 - 叠层配置
- PADS-LOGIC设计规则
 - 。 设计规则
 - PADS对象管理
 - PCB板上的对象
 - PADS是如何管理对象
 - 设计规则优先级
 - o PADS规则分类
 - 默认规则
 - 类规则
 - 网络规则
 - 组规则
 - 管脚对规则
 - 封装规则
 - 元器件规则
 - 条件规则
 - 差分规则
 - 电气网络规则
 - 。 PADS默认规则

- 安全间距
- 布线规则
- 扇出规则
- PADS-LOGIC 网表输出
 - 。 网表概念
 - PADS网表的概念
 - Logic 网表输出
 - 。 网表错误报告
 - <u>Layout 网表导入</u>
 - <u>Layout链接</u>
 - 设计
 - 文档
 - 首选项
 - ECO名称
 - 选择

PADS-LOGIC材料清单输出

输出

设计完原理图之后,通过

文件->报告->设置



勾选包含标题->全选->复制

即可粘贴到excel表格中

检查表格是否有属性信息缺失,缺失的话,要对属性信息补充,同时对元件信息重新编号,再重新生成BOOM表单

可以使用任务栏"自动重新编号元件"对所有元件自动重新编号

汇总


对价格进行求和,同时排版

PADS-LOGIC转换及层定义

PADS转Altium Designer

文件->导出->ASCII文件(*.txt)

然后在弹出的对话框中->全选->输出版本: 2005->确定



使用2005版本,兼容性好 直接使用AD"文件->导入向导"就可以生成.SchDoc

Altium Designer转PADS

• 导入转换

文件->导入

缺点就是元件属性和PCB需要重新完善

转换器

打开PADS Schematic Translator VX..


选择Protel 99SE/DXP

添加要转换的原理图->选择已转换文件的放置位置->转换veyh

使用转换器转换会生成schcvt.log日志文件

PADS层定义

标准四层板结构



标准的四层PCB由上至下通常包括以下层:

0. 阻焊层

1. 顶层(Top Layer):包含元件焊盘和走线。

2. 内层1 (Inner Layer 1) : 通常用作电源层或地层。


3. 内层2(Inner Layer 2):用作另一种电源层或地层,与内层1不同。

4. 底层(Bottom Layer):包含焊接焊盘和走线。

这四层通过通孔 (vias) 连接, 以实现电路的多层互连。

叠层配置

设置->层定义



PADS-LOGIC设计规则

设计规则

PADS-LOGIC中设置->设计规则



PADS 自一开始就提出了"设计即正确"的的概念,它之所以能做到这一点,是因为它有一个实时监控器(设计规则约束驱动器)。PADS Layout预先设置了很多规则,实时监控用户的设计,在违反设计规则时,系统会禁止用户继续操作或是给出警告等。

PADS对象管理


PCB板上的对象

PCB板上有封装、走线、引脚、过孔、钻孔、丝印、铜皮、板框等很多对象。



PADS是如何管理对象

PADS-LAYOUT中设置->设计规则



PADS对象管理将PCB中涉及到的对象全面归类,分为默认、类、网络、组、管脚对、封装、元器件、条件规则、 差分对 9种,每一个对象层均管理属性相同的一类对象

设计规则优先级

PADS 将对象组织为一个层次结构,不同层所在的对象表示不同的优先级,上一层设计规则将被下一层设计规则覆盖(即越往下优先级越高),如网络层层与类层对同一个网络设置分别设计不同的设计规则,则PADS系统会按照网络层设置的规则对PCB进行检查。

默认规则<类<网络<组<管脚对<封装<元器件<条件规则<差分对<电气属性网络


PADS规则分类

默认规则



默认设计规则具有整体性,如果其他没有进行设置,则当前设计中所有对象的设计规则都是以默认设计规则为准,这是优先级最低的规则设置,一旦其它任何项进行了相同的设置,该规则就会被新的规则覆盖。

类规则



所谓的类,是指一组具有相同电气特性,可以使用相同设计规则的网络。在实际设计中,电源网络和信号网络的设置规则不同,时钟信号网络与一般信号网络不同,通过将这些网络分为不同的类来统一设置

网络规则




类规则设置的对象是一组具有相同设计规则的网络,而网络规则设置的对象是每个单独的网络,就像放大镜一样,网络规则更仔细地对类规则中的每个网络分别进行设置,因此,网络规则的优先级比类规则的优先级高。

组规则



对网络连接的元器件管脚进行定位。任何一个网络都会连接一个或多个元器件,那么相应的在一个网络内就会有多个管脚对。所谓管脚对是指两个元件的连接,它可以是某一网络,也可以是某网络的一部分。

管脚对规则




管脚对规则的对象是某一管脚对,而组是一组具有相同设计规则的管脚对集合,可见管脚对规则具有比组设计规则更高的优先级。

封装规则



封装规则是针对元件的封装而言的,在一个PCB中,不同封装之间的差异可能很大,因此需要针对不同的封装进行不同的规则设置。如果在封装规则中对某一封装进行了设置,则整个设计中具有相同封装的元件都使用该规则。

元器件规则




元件规则的设置对象是每一个元件,用户可以设置与一个元件相关的安全间距、布线规则、扇出规则、走线与焊盘关系。

条件规则

| ∬ 条件规则设置 | | × |
|---|------------------------------|----------------|
| 定义条件对象 源规则对象 ● 所有(A) ○ 类(S) ○ 网络(N) | 针对规则对象 ● 层 ● 类(E) ● 网络(T) | 关闭(C) 帮助(H) |
| ○组(G) ○管脚对(P) | ○组(U) ○管脚对(I) | |
| 应用到层(Y): | (所有层) ~ | |
| - 现有网络集 | 当前规则集 | 创建(R) |
| | ● 安全间距 | |
| | 对象到对象(B): 矩阵(M) | 删除(D) |
| | 〇高速 | |
| | 长度(L): 间隙: 平行 | |
| | 纵向平 二 | |

差分规则



MUYE AVAIL TENANTAL

电气网络规则



PADS默认规则

安全间距




图中单位mil

安全间距一般规定5mil

布线规则



扇出规则



PADS-LOGIC网表输出

网表概念


PADS网表的概念

PADS网表 (Netlist) 是连接电子原理图和印刷电路板 (PCB) 布局的文件,它包含了原理图中所有元件的连接信息。在PADS软件中,网表用于同步原理图和PCB布局设计,确保电路的电气连接在两个设计阶段中保持一致。网表通常包含元件的网络名称、引脚编号、连接关系等信息,是电子设计自动化 (EDA) 中不可或缺的一部分。

有了网表在Layout中才会生成PCB

Logic网表输出

工具->Layout网表




网表错误报告


会进行:设计与库元件的一致性检查、单个/零个管脚网络警告、原理图连接性错误检查

按照报错或者警告信息去排查


LM1117电源芯片, PCB封装有四个引脚, 而CAE封装是三个引脚



PIN CONFIGURATION



其第四引脚就是VOUT,也就是和2号引脚相通



2号引脚接到+3.3V, 因此只需要将4脚改成连接+3.3V就正常了



Layout 网表导入

打开PADS->LAYOUT


文件->导入->选择生成的*.asc文件

Layout链接

Logic->工具->PADS Layout

设计

PADS Layout 链接




在Logic中"工具->PADS Layout->设计"中勾选"在网表中包含设计规则",点击发送网表,就可以同步到Layout中

如果勾选:"对比->对比设计规则", Logic中的设计规则会覆盖Layout中的设计规则

对比PCB选项:如果修改了元件的PCB封装,就可以同步到Layout里

默认勾选"显示网表错误报告",可以查看网表导出错误

文档



Logic与Layout所关联的PCB文件,确保一致

首选项




勾选"对比PCB封装分配", Logic中更新的元件属性才会同步到Layout中

ECO名称

修改网络名称后会用到

选择



在Logic原理图中选中的元件会在Layout中高亮

