



МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИМЕНИ М. В. ЛОМОНОСОВА
ФАКУЛЬТЕТ ВЫЧИСЛИТЕЛЬНОЙ МАТЕМАТИКИ И КИБЕРНЕТИКИ
КАФЕДРА МАТЕМАТИЧЕСКОЙ КИБЕРНЕТИКИ

Выпускная квалификационная работа

«Исследование методов восстановления частично заданных схем из функциональных элементов»

студента 418 группы

Трубицына Юрия Алексеевича

Научный руководитель:

доцент, к. ф. - м. н.

ШУПЛЕЦОВ МИХАИЛ СЕРГЕЕВИЧ

Москва, 2016

Содержание

1	Введение	3
2	Основные определения	5
3	Постановка задачи	7
4	Основная часть	8
4.1	Выделение набора признаков СФЭ, которые будут использоваться для машинного обучения	8
4.2	Реализация способа представления СФЭ на ЭВМ	9
4.3	Реализация алгоритмов вычисления признаков схемы . . .	10
4.4	Реализация алгоритма построения случайных СФЭ	11
5	Полученные результаты	12

1 Введение

Основной темой является задача восстановления функциональности для частично заданных СФЭ, которая возникает при попытках скрыть или защитить схему от несанкционированного копирования. В атаках данного типа злоумышленник, получив доступ к описанию интегральной схемы или IP блока, производит его несанкционированное копирование. В дальнейшем, злоумышленник может внести небольшие изменения в украденное описание, чтобы производить и продавать его в качестве своего собственного.

Рассмотрим один из видов атак подобного рода - обратное проектирование. Обратное проектирование интегральной схемы предполагает выполнение некоторых из следующих действий:

1. определение технологии, по которой была произведена интегральная схема [1];
2. извлечение из готовой интегральной схемы ее описания на уровне логических элементов [2];
3. определение функциональности, реализуемой интегральной схемой [3];

Существует несколько подходов к защите от атак подобного рода:

1. схемная обфускация;
2. маскировка интегральных схем (camouflaging);
3. раздельное производство.

В данной работе рассматривается третий способ защиты - раздельное производство.

Раздельное производство интегральных схем — набор методологий производства интегральных схем, отличительной особенностью которых является производство интегральной схемы, когда схема изготавливается на нескольких различных фабриках [6]. В основном, в литературе выделяют два основных подхода к раздельному производству интегральных схем:

1. раздельное производство различных слоев интегральной схемы [4];
2. подходы, основанные на 2.5D и 3D интеграции [5].

Современная интегральная схема состоит из множества слоев, которые последовательно изготавливаются на поверхности кремниевой пластины при помощи фотолитографического процесса. При этом нижние слои используются для производства транзисторов, то есть основных логических элементов схемы, а верхние уровни задействованы для расположения слоев металлизации, которые используются для соединения логических элементов интегральной схемы. На современном уровне технологий типичная интегральная схема может содержать от 10 до 12 слоев металлизации. При этом минимальное расстояние между проводниками и их линейные размеры на разных слоях отличается. В связи с технологическими ограничениями на верхних слоях расстояние между проводниками и

их ширина и высота больше, чем на нижних слоях. При раздельном производстве производство интегральной микросхемы разделяется на два этапа, которые могут быть выполнены на разных фабриках. На первом этапе на кремниевой пластине создаются транзисторы и создаются нижние слои металлизации (например, до уровня М4 включительно). На втором этапе недостающие слои металлизации наносятся на заготовку, полученную на первом этапе. Выбор уровня металлизации на котором происходит разделение производства является произвольным и зависит от целей и требований заказчика. Подходы, основанные на 2.5D и 3D интеграции, предполагают интеграцию нескольких кремниевых пластин внутри одного корпуса. При этом пластины располагаются одна над другой и соединяются при помощи специальных прорезов в кремнии, так называемых, TSV (through silicon vias). Чаще всего эти прорезы располагают в узлах регулярной сетки с некоторым фиксированным шагом. 2.5D интеграция предполагает соединение нескольких интегральных схем на специальной коммутирующей пластине, так называемом интерпозере, который состоит только из слоев металлизации, то есть держит только проводники и не содержит логических элементов. Раздельное производство имеет ряд технологических сложностей. Так, например, после первого этапа требуется транспортировка кремниевых пластин на другую фабрику. Из-за своей хрупкости пластины могут деформироваться и даже трескаться, а также могут возникать повреждения верхнего слоя, что может привести к невозможности нанесения последующих слоев на другой фабрике. Кроме того, в начале второго этапа производства требуется очень аккуратная настройка оборудования и выравнивание кремниевых пластин или отдельных интегральных схем, для обеспечения высокого уровня выхода годных. Раздельное проектирование существенно затрудняет успешность обратного проектирования, так как злоумышленник, который работает на производстве, может получить только часть интегральной схемы, которая не будет корректно работать, пока она не будет соединена с другой частью, произведенной на другой фабрике.

В данной работе производится попытка моделирования процесса раздельного проектирования. За логическое описание схемы используется представление в виде схемы из функциональных элементов (СФЭ) и следующий метод - удаляются отдельные связи (провода) между функциональными элементами. Таким образом можно получить неполную СФЭ, представляющую часть от полной схемы.

В данной работе предлагаются алгоритмы и библиотеки, которые способны провести идентификацию класса исходной схемы по замаскированной исходной схеме при помощи алгоритмов машинного обучения. Для идентифицируемого класса взят класс схем, реализующих мультиплексорные функции. Также написан ряд утилит, позволяющих получить реализации мультиплексорных функций в классе СФЭ, на базе которых происходит обучение.

2 Основные определения

Введем ряд основных определений необходимых для формальной постановки задачи идентификации классов исходной схемы по замаскированной исходной схеме.

Определение 2.1. $\mathbb{B}^n = \{\tilde{\alpha}^n = (\alpha_1, \dots, \alpha_n) \mid \alpha_i \in \{0, 1\} \forall i = \overline{1, n}\}$.

Определение 2.2. Булевой функцией от переменных x_1, \dots, x_n будем называть отображение $f : \mathbb{B}^n \rightarrow \mathbb{B}^1$.

Определение 2.3. Схемой из функциональных элементов (СФЭ) будем называть ориентированный помеченный ациклический граф, обладающий следующими свойствами:

1. в нем существует непустое множество вершин, помеченных как входные вершины;
2. в нем существует непустое множество вершин, помеченных как выходные вершины;
3. множества входных и выходных вершин не пересекаются;
4. вершины, не входящие в множество входных вершин, помечены символом некоторой БФ.

Каждая метка вершины из множества входных вершин связана с соответствующей булевой переменной. Пусть теперь символы, которыми могут быть помечены вершины, могут соответствовать только следующим БФ : NOT, AND, OR, XOR, NAND, NOR, XNOR.

Определение 2.4. Булеву функцию, реализуемую в вершине СФЭ определим по индукции:

1. если вершина входит во множество входных вершин и помечена как x_i , то БФ, реализуемая в этой вершине есть: $f = x_i$;
2. если вершина не является входом и помечена символом некоторой БФ $F(p_1, \dots, p_k)$, то в данной вершине реализуется БФ: $f = F(f_{i_1}, \dots, f_{i_k})$, где f_{i_1}, \dots, f_{i_k} есть функции, реализуемые в вершинах, из которых исходят входящие в данную вершину ребра;

Определение 2.5. Частично заданной СФЭ (замаскированной СФЭ) Σ будем называть такую схему Σ' , которая получается путем удаления одного или нескольких ребер из исходной схемы Σ . При этом вершины, инцидентные удаленным ребрам помечаются особым образом.

Определение 2.6. Одновыходной СФЭ будем называть такую СФЭ, у которой множество выходных вершин содержит всего одну вершину графа.

Далее будем рассматривать только одновыходные схемы, т. е. схемы с единственной выходной вершиной.

Определение 2.7. Классом БФ будем называть подмножество множества всех БФ, удовлетворяющих некоторому условию.

Определим понятие вхождения СФЭ в класс.

Определение 2.8. Одновыходная СФЭ Σ входит в класс $G \in P_2$ тогда и только тогда, когда в этот класс входит функция, реализуемая на выходе СФЭ.

3 Постановка задачи

1. Выделить набор признаков СФЭ, которые будут использоваться для решения задачи распознавания;
2. Реализовать и протестировать алгоритмы вычисления признаков СФЭ;
3. Реализовать алгоритм построения случайных СФЭ, реализующих мультиплексоры, с фиксированным значением выделенных признаков;
4. Провести машинное обучение на базе выборки из построенных мультиплексоров;
5. Реализовать алгоритм случайного удаления контакта;
6. Провести контрольную классификацию СФЭ с удаленными контактами.

4 Основная часть

4.1 Выделение набора признаков СФЭ, которые будут использоваться для машинного обучения

Были выделены следующие признаки:

1. доля каждого возможного функционального элемента из множества NOT, AND, OR, XOR, NAND, NOR, XNOR;
2. максимальная полустепень исхода/захода вершин;
3. минимальная полустепень исхода/захода вершин;
4. средняя полустепень исхода/захода вершин;
5. средняя глубина, нормированная на максимальную глубину;
6. среднее количество значащих переменных, нормированное на общее количество переменных;

Рассчитывать первые три пункта достаточно просто: доля возможного функционального элемента из множества NOT, AND, OR, XOR, NAND, NOR, XNOR это есть число вершин, помеченных этим функциональным элементом деленное на общее число вершин; максимальная/минимальная полустепень исхода/захода вершин - очевидно. Приведем расчетные формулы для остальных пунктов. Введем ряд обозначений:

1. $d^+(v)$ - полустепень захода вершины v , равна количеству входных ребер;
2. $d^-(v)$ - полустепень исхода вершины v , равна количеству выходных ребер;
3. I - множество всех входных вершин СФЭ;
4. O - множество всех выходных вершин СФЭ;
5. V - множество всех вершин СФЭ;
6. $D(v)$ - глубина вершины v ;
7. $D(\Sigma)$ - глубина СФЭ Σ ;
8. $CS(v)$ - существенные переменные вершины v ;

Расчет средней полустепени захода: $\frac{\sum_{v \in V} d^+(v)}{|V|}$. Исхода аналогично.

Расчет средней глубины, нормированной на максимальную глубину: $\frac{\sum_{v \in V} D(v)}{D(\Sigma)}$.

Вычисление среднего количества значащих переменных, нормированного на общее количество переменных: $\frac{\sum_{v \in V \setminus I} CS(v)}{|I|}$.

4.2 Реализация способа представления СФЭ на ЭВМ

Для вычисления выбранных характеристик СФЭ был реализован следующий набор классов: класс Vertex и унаследованный от него класс Gate. Vertex предназначен для хранения входных вершин. Gate хранит данные о вершинах, не являющихся входными. Vertex - имеет поля имени, выходной степени и глубины. Унаследованный от него Gate еще имеет поле для хранения входных ребер и типа(OR,XOR и т. д.).

Реализован синтаксический анализатор СФЭ, заданных при помощи языка Verilog. Анализатор представлен в виде класса Parser, в котором реализован метод, возвращающий только значащие лексемы.

СФЭ реализована на ЭВМ как отдельный класс SFE с контейнером указателей на входные вершины(inputs), контейнером указателей на выходные вершины(outputs) и контейнером указателей на вершины, которые не являются ни входными, ни выходными(gates). Схема задается в файле на языке Verilog. Также реализован ряд методов для работы с данным классом.

4.3 Реализация алгоритмов вычисления признаков схемы

В классе SFE реализованы следующие методы для расчетов признаков СФЭ:

1. SFE::getPercentageTypeGate(typeGate t) - процент каждого возможного функционального элемента из множества NOT, AND, OR, XOR, NAND, NOR, XNOR, который подается на вход методу;
2. SFE::getMaxInputDegree() / SFE::getMaxOutputDegree() - максимальная полустепень исхода/захода вершин - проходим по всем вершинам, считаем полустепень исхода/захода, храним максимальную;
3. SFE::getMinInputDegree() / SFE::getMinOutputDegree() - минимальная полустепень исхода/захода вершин - проходим по всем вершинам, считаем полустепень исхода/захода, храним минимальную;
4. SFE::getMiddleInputDegree() / SFE::getMiddleOutputDegree() - средняя полустепень исхода/захода вершин - проходим по всем вершинам, считаем сумму полустепеней исхода/захода, делим на количество вершин, умноженное на максимальную полустепень исхода/захода;
5. SFE::getPercentageMiddleDepth() - средняя глубина, нормированная на максимальную глубину - проходим по всем вершинам, считаем сумму глубин, делим на количество вершин, умноженное на глубину СФЭ;
6. SFE::getPercentageMiddleSignVar() - среднее количество существенных переменных, нормированное на общее количество переменных - проходим по всем вершинам, считаем сумму количества существенных переменных для каждой вершины, делим на количество вершин, умноженное на количество переменных.

4.4 Реализация алгоритма построения случайных СФЭ

Для тестирования полученных алгоритмов, а также для генерации обучающих выборок СФЭ для машинного обучения, был реализован отдельный алгоритм, генерирующий случайную СФЭ, представленную в виде файла-описания на Verilog и реализующую мультиплексор.

5 Полученные результаты

Разработана реализация на языке C++ СФЭ на ЭВМ с возможность вычисления описанных выше признаков и считывания описания с файла-описания. Разработан генератор случайных СФЭ, реализующих мультиплексоры. Написан ряд утилит, для работы с Verilog-представлением схем. Весь исходный код доступен по ссылке:
<https://github.com/yura03101995/Diplom>

Список литературы

- [1] Chipworks: *"IntelCs 22-nm Tri-gate Transistors Exposed"*, <http://www.chipworks.com/blog/technologyblog/2012/04/23/intels-22-nm-tri-gate-transistors-exposed/>, 2012
- [2] R. Torrance and D. James: *"The state-of-the-art in semiconductor reverse engineering"*, IEEE/ACM Design Automation Conference, pp. 333-338, 2011
- [3] DARPA: *"Integrity and Reliability of Integrated Circuits (IRIS)"*, [http://www.darpa.mil/Our_Work/MTO/Programs/Integrity_and_Reliability_of_Integrated_Circuits_\(IRIS\).aspx](http://www.darpa.mil/Our_Work/MTO/Programs/Integrity_and_Reliability_of_Integrated_Circuits_(IRIS).aspx), 2012
- [4] Jeyavijayan (Jv) Rajendran, Ozgur Sinanoglu, and Ramesh Karri: *"Is split manufacturing secure?". In Proceedings of the Conference on Design, Automation and Test in Europe (DATE '13)"*, EDA Consortium, San Jose, CA, USA, 1259-1264, 2013
- [5] Frank Imeson, Ariq Emtenan, Siddharth Garg, and Mahesh V. Tripunitara: *"Securing computer hardware using 3D integrated circuit (IC) technology and split manufacturing for obfuscation. In Proceedings of the 22nd USENIX conference on Security (SEC'13)."* , USENIX Association, Berkeley, CA, USA, 495-510, 2013
- [6] R.W Jarvis and M. G. McIntyre: *"Split manufacturing method for advanced semiconductor circuits."*, US Patent no. 7195931, 2004