

1. Simulation Waveform, show

1.1 首先 state = ap idle(2'b00),開始的輸入 taps,並存在 RAM。




1.2 testbench 開始的檢查輸出的 taps。



1.3 當接收到 testbench 的 ap_start 訊號,ap_start_sig = 1,state = ap_start(2'b01)。



1.4 state = ap_start(2'b01)後,會將 ss_tdata 寫入至 RAM,並且 ctrl_tap_ready = 1, ctrl 模組開始輸出 對應的 tap_addr 與 data_addr,之後從 RAM 讀出數值做相乘累加,輸出結果,且 sm_tvalid = 1。



1.5 當 ss_tlast = 1 與 sm_tlast = 1 後, state = ap_done(2'b10)。

