P5 Verilog 流水线处理器

一、模块定义

使用架构 F-IFID-D-IDEXE-E-EXEMEM-M-MEMWB-W(D), 按阶段标记为 0-01-1-12-2-23-3-34-4, 对每个阶段端口进行阶段标示性命名。

主模块: mips. v

文件	模块接口定义
mips.v	input clk; //clock
	input reset; //reset

1. PC. v

表 1-1 PC. v 文件信号定义

文件	模块接口定义
PC.v	input clk; //clock
	input reset; //reset
	input [31:0] npc_0;
	output [31:0] pc_0;

2. IM. v

表 2-1 IM. v 文件信号定义

文件	模块接口定义
IM.v	input [31:0] imaddr;
	output [31:0] instr 0;

3. ADD4. v

表 3-1 IM. v 文件信号定义

文件	模块接口定义
IM.v	input [31:0] pc_0;
	output [31:0] pc4_0;

4. D. v

表 4-1 D. v 文件信号定义

文件	模块接口定义
	input clk;
	input [31:0] IR_0;
D.v	input [31:0] pc4_0;
	input [31:0] pc_0;
	output [31:0] IR_01;

output [31:0] pc4_01;
output [31:0] pc_01;

5. GRF. v

表 5-1 GRF. v 文件接口定义

文件	模块接口定义
	input [31:0] WPC;
	input clk; //clock
	input reset; //reset
GRF.v	input [4:0] A1_1;
	input [4:0] A2_1;
	input [4:0] A3_4;//write back stage
	input RegWr_4;
	input [31:0] WD_4;//write back stage
	output [31:0] RD1_1;
	output [31:0] RD2_1;

6. EXT. v

表 6-1 EXT. v 文件接口定义

文件	模块接口定义
	input ExtOp_1;
EXT.v	input [15:0] Imm_1;
	output [31:0] E32_1;

7. NPC. v

表 7-1 NPC. v 文件信号定义

文件	模块接口定义
NPC.v	input [31:0] pc_1;
	input [31:0] pc4_1; //already+4
	input zero; //for beq judgement
	input [2:0] npc_sel;
	input [25:0] Imm26_1;
	output [31:0] npc_1;

8. CMP. v

表 8-1 CMP. v 文件接口定义

文件	模块接口定义
	input [31:0] D1_1;
CMP.v	input [31]:0] D2_1;
	output zero; //for beq

9. E. v

文件	模块接口定义
	input clk;
	input [31:0] V1_1;
	input [31:0] V2_1;
	input [5:0] A1_1;
	input [5:0] A2_1;
	input [5:0] A3_1;
	input [31:0] E32_1;
	input [31:0] pc4_1;
E.v	input [31:0] pc_1;
	output [31:0] V1_12;
	output [31:0] V2_12;
	output [5:0] A1_12;
	output [5:0] A2_12;
	output [5:0] A3_12;
	output [31:0] E32_12;
	output [31:0] pc4_12;
	output [31:0] pc_12;

10. ALU. v

表 10-1 ALU. v 文件接口定义

文件	模块接口定义
ALU.v	input [2:0] ALUctr_2;
	input [31:0] A_2;
	input [31:0] B_2;
	output [31:0] C_2;

11. M. v

表 11-1 M. v 文件接口定义

文件	模块接口定义
	input clk;
	input [31:0] V2_2;
	input [5:0] A2_2;
	input [5:0] A3_2;
	input [31:0] AO_2;
	input [31:0] pc4_2;
M.v	input [31:0] pc_2;
	output [31:0] V2_23;
	output [5:0] A2_23;
	output [5:0] A3_23;
	output [31:0]AO_23;
	output [31:0] pc4_23;
	output [31:0] pc_23;

表 12-1 DM. v 文件接口定义

文件	模块接口定义
	input [31:0] DPC;
	input clk;
	input reset;
DM.v	input MemWr_3;
	input [31:0] dmAd_3;
	input [31:0] Din_3;
	output [31:0] DO_3;

13. W. v

表 13-1 W. v 文件接口定义

文件	模块接口定义
	input clk;
	input [5:0] A3_3;
	input [31:0] AO_3;
	input [31:0] DR_3;
	input [31:0] pc4_3;
W.v	input [31:0] pc_3;
	output [5:0] A3_34;
	output [31:0] AO_34;
	output [31:0] DR_34;
	output [31:0] pc4_34;
	output [31:0] pc_34;

14. Ctr_D. v

表 14-1 Ctr_D. v 文件接口定义

文件	模块接口定义
	input clk;
	input [5:0] op_01;
	input [5:0] func_01;
	output [1:0] MA3E;//choose the right value
Ctr_D.v	output [1:0] MPCF; //
	output ExtOp_1;
	output [2:0] npc_sel;
	output [5:0] op_12;
	output [5:0] func_12;

16. Ctr_E. v

文件	模块接口定义
	input clk;
	input [5:0] op_12;
	input [5:0] func_12;
Ctr_E.v	output MALUBE;
	output [2:0] ALUctr;
	output [5:0] op_23;
	output [5:0] func_23;

17. Ctr_M. v

表 17-1 Ctr_M. v 文件接口定义

文件	模块接口定义
	input clk;
	input [5:0] op_23;
	input [5:0] func_23;
Ctr_M.v	output MemWr_3;
	output [1:0] MRFWDW;
	output [5:0] op_34;
	output [5:0] func_34;

18. Ctr_W. v

表 18-1 Ctr_W. v 文件接口定义

文件	模块接口定义
	input clk;
	input [5:0] op_34;
Ctr_W.v	input [5:0] func_34;
	output [1:0] MRFWDW;
	output RegWr_4;

19. decoder. v

表 19-1 decoder. v 文件接口定义

文件	模块接口定义
	input [5:0] op,
	input [5:0] func,
	output addu,
da a a danse	output subu,
decoder.v	output ori,
	output lui,
	output lw,
	output sw,

output beq,
output j,
output jal,
output jr;

20. STALL. v

文件	模块接口定义
	module STALL(
	input [31:0] instr_D,
	input [4:0] A3_E,
	input [4:0] A3_M,
	input RegWr_E,
STALL.v	input RegWr_M,
	input [1:0] Tnew_E,
	input [1:0] Tnew_M,
	input [1:0] Tnew_W,
	output stall
);

21. ForwardUnit. v

文件	模块接口定义
	module ForwardUnit(
	input [31:0] instr_D,
	input [4:0] A3_E,
	input [4:0] A3_M,
	input [4:0] A3_W,
	input [4:0] A1_E,
	input [4:0] A2_E,
	input [4:0] A2_M,
	input MemWr_D,//没用
ForwardUnit.v	input RegWr_E,
roiwardOint.v	input RegWr_M,
	input RegWr_W,
	input [1:0] Tnew_E,
	input [1:0] Tnew_M,
	output [1:0] FRD1D,
	output [1:0] FRD2D,
	output [1:0] FALUAE,
	output [1:0] FALUBE,
	output FWDM
);

22. MUX. v

I	÷#	掛か位口 中ツ
	又1年	模块接口定义

```
将所有 MUX 归结到一个文件中调用
              module MUX_Four2one(sel, option_0, option_1, option_2,
                                    option 3, result);
                                  parameter WIDTH = 32;
                                      input [1:0] sel;
                                input [WIDTH:1] option 0;
                                input [WIDTH:1] option_1;
                                input [WIDTH:1] option_2;
                                input [WIDTH:1] option 3;
                               output reg [WIDTH:1] result;
           module MUX Three2one(sel, option 0, option 1, option 2,
                   result);
MUX.v
                    parameter WIDTH = 32;
                    input [1:0] sel;
                    input [WIDTH:1] option 0;
                    input [WIDTH:1] option_1;
                    input [WIDTH:1] option 2;
                    output reg [WIDTH:1] result;
           module MUX Two2one (sel, option 0, option 1, result);
                   parameter WIDTH = 32;
                   input sel;
                   input [WIDTH:1] option 0;
                   input [WIDTH:1] option 1;
                   output reg [WIDTH:1] result;
```

二、数据通路参数定义

1. 功能 MUX 信号

信号	定义
	PC 值选择
PC_sel	0: ADD4
	1: NPC
	RF 回写地址选择
A 2 gal[1,0]	00: rd (IR[rd]@D)
A3_sel[1:0]	01: rt (IR[rt]@D)
	10: 0x1f
	ALU 操作数选择
ALUBE	0: RF.RD2 (V2@E)
	1: Ext (E32@E)
RFWDW_sel	RF 回写数据选择

[1:0]	00: ALU (AO@W)					
	01: DM.DO (DR@W)					
	10: pc4 (PC4@W)					
E+O	0: 零扩展					
ExtOp	1: 符号扩展					
	000: 非跳转					
	001: BEQ					
npc_sel [2:0]	010: JAL					
	011: JR					
	100: J					
	000: ADDU					
AT Hota [2,0]	001: SUBU					
ALUctr [2:0]	010: OR					
	011: LUI					

2. 功能信号真值表

信号名称	指令1	指令2	指令3	指令4	指令5	指令6	指令7	指令 8	指令9	指令 10	指令11
(func)	10 0001	10 0011								00 1000	
(op)	00 0000	00 0000	00 1101	10 0011	10 1011	00 0100	00 1111	00 0000	00 0011	00 0000	00 0010
	ADDU	SUBU	ORI	LW	SW	BEQ	LUI	NOP	JAL	JR	J
PC_sel	0	0	0	0	0	х	0	Х	1	1	1
A3_sel[1:0]	01	01	00	00	Х	х	00	Х	10	Х	х
ALUBE_sel	0	0	1	1	1	0	1	х	х	Х	X
RFWDW_se	00	00	00	01	х	х	00	х	10	х	х
1											
[1:0]											
RegWr	1	1	1	1	0	0	1	0	1	0	0
MemWr	0	0	0	0	1	0	0	0	0	0	0
nPC_sel[2:0]	000	000	000	000	000	001	000	000	010	011	100
ExtOp	х	Х	0	1	1	х	0	Х	Х	Х	х
ALUctr[2:0]	ADD	SUB	OR	ADD	ADD	х	LUI	х	х	х	х
	000	001	010	000	000		011				

三、策略矩阵

	Tuse								Tnew		
指令	rs	rt				省令	3	部件	Е	M	W
addu	1	1			8	ıddu					
subu	1	1			5	subu		ALU	1	0	0
ori	1					ori	1	ALU	1	U	U
lui		1				lui					
lw	1					lw		DM	2	1	0
sw	1	2				sw					
beq						beq					
jr						jr		PC	0	0	0
jal						jal		PC	· ·	U	U
j						j					
			E			M				W	
	Tuse Tnew	ALU	DM	PC	ALU	DN	1	PC	ALU	DM	PC
RS		1	2	0	0	1		0	0	0	0
	0	S	S	F	F	S		F	F	F	F
	1	F	S	F	F	F		F	F	F	F

			Е			M				W	T
	Tuse Tnew	ALU	DM	PC	ALU	DN	1	PC	ALU	DM	PC
RT		1	2	0	0	1		0	0	0	0
	0	S	S	F	F	S		F	F	F	F
	1	F	S	F	F	F		F	F	F	F
	2	F	F	F	F	F		F	F	F	F

四、转发构造

1. 需求

D级对rs,rt寄存器的需求,E级对rs,rt寄存器的需求,以及M级对rt寄存器的需求。在需求点添加转发MUX,每个需求点后的各级流水线寄存器均向其转发数据。注意跳转指令在D级的转发。

2. 供给

一般为 M 级的 ALU 结果, W 级的 dm 输出结果以及还未写入 RF 的结果。

信号名	控制信号	D	Е	M	W	需求
MFRD1D	FRD1D	RF.RD1	V1@E	AOM_PC8@M	WD@W	CMP.D1@D
MITKDID	FKDID	0	3	2	1	V1@E
MEDD2D	EDD2D	RF.RD2	V2@E	AOM_PC8@M	WD@W	CMP.D2@D
MFRD2D	FRD2D	0	3	2	1	V2@E
MEALIJAE	EALIJAE		V1@E	AOM_PC8@M	WD@W	ALLI A ØE
MFALUAE	FALUAE		0	2	1	ALU.A@E
MEALLIDE	EALLIDE		V2@E	AOM_PC8@M	WD@W	MALUB.0@E
MFALUBE	FALUBE		0	2	1	V2@M

MFWDM	FWDM	V2@M	WD@W	WD@M
		0	1	

3. 转发条件

读写寄存器编号相同,数据为最新生成。

注意不对写入地址为\$0的指令转发。

4. 优先级

端口数字越大优先级越高,越是新产生的数据。

五、暂停构造

1. 暂停条件

在 D 级进行判断, Tnew>Tuse, 新数据将写入 RF, 写入寄存器编号与读取寄存器编号相同。

2. 暂停处理

冻结 PC 值。

冻结D级流水寄存器。

清零E级流水寄存器。

六、测试程序

1. 暂停

类型	测试类型	前序指令	冲突位置	冲突寄存器	测试序列
R 型	LD-E-RS	1w	D	RS	1w \$4,0(\$5) addu \$4,\$4,\$5
	LD-E-RT	1w	D	RT	1w \$4,0(\$5) addu \$4,\$5,\$4
I型	LD-E-RS	1w	D	RS	lw \$4,0(\$5) ori \$5,\$4,0xffff
LD 型	LD-E-RS	1w	D	RS	1w \$4,0(\$5) 1w \$3,4(\$4)
ST 型	LD-E-RS	1w	D	RS	1w \$4,0(\$5) sw \$3,4(\$4)
JR	R-E-RS	addu	D	RS	addu \$4 , \$4 , \$5 jr \$4
	I-E-RS	ori	D	RS	ori \$4,0xffff jr \$4
	LD-E-RS	1w	D	RS	lw \$4,0(\$5) jr \$4
	LD-M-RS	1w	D	RS	lw \$4,0(\$5) nop jr \$4
B型	R-E-RS	addu	D	RS	addu \$4, \$4, \$5 beq \$4, \$5, loop
	I-E-RS	ori	D	RS	ori \$4,0xffff beq \$4,\$5,loop
	LD-E-RS	1w	D	RS	lw \$4,0(\$5) beq \$4,\$5,loop
	LD-M-RS	1w	D	RS	1w \$4,0(\$5) nop beq \$4,\$5,100p
	R-E-RT	addu	D	RT	addu \$4 , \$4 , \$5 beq \$5 , \$4 , loop
	I-E-RT	ori	D	RT	ori \$4,0xffff beq \$5,\$4,loop
	LD-E-RT	1w	D	RT	lw \$4,0(\$5) beq \$5,\$4,loop
	LD-M-RT	1w	D	RT	1w \$4,0(\$5) nop beq \$5,\$4,loop

2. 暂停测试代码

3. 转发

类型	测试类型	前序指令	冲突位置	冲突寄存器	测试序列

R 型					addu \$4, \$4, \$5
(以					nop
addu	R-W-RS	addu	D	RS	
为例)					nop
737917					addu \$4, \$4, \$5
					ori \$4,\$5,0xffff
	I-W-RS	ori	D	RS	nop
					nop
					addu \$4, \$4, \$5
					1w \$4,0(\$5)
	LD-W-RS	1w	D	RS	nop
	22 113				nop
					addu \$4, \$4, \$5
					jal loop
	JAL-W-RS	io1	D	RS	nop
	JAL W NO	jal	D	CAI	nop
					addu \$1,\$31,\$1
					addu \$4, \$4, \$5
	D W DT	1.1	D	DT	nop
	R-W-RT	addu	D	RT	nop
					addu \$4, \$5,\$4
					ori \$4,\$5,0xffff
		_	_	RT	nop
	I-W-RT	ori	D		nop
					addu \$4, \$5, \$4
					1w \$4,0(\$5)
					nop
	LD-W-RT	1w	D	RT	nop
					addu \$4, \$5, \$4
					jal loop
					nop
	JAL-W-RT	jal	D	RT	nop
					addu \$1, \$1, \$31
					addu \$4, \$4, \$5
					nop
	R-W-RS	addu	Е	RS	addu \$4, \$4, \$5
					nop ori \$4,\$5,0xffff
	I-W-RS	ori	Е	RS	nop
					addu \$4, \$4, \$5
					nop
					1w \$4,0(\$5)
	LD-W-RS	1w	Е	RS	nop
					addu \$4, \$4, \$5
					nop

			F		T
					jal loop
	JAL-W-RS	jal	Е	RS	nop
	JIL WILL	Jul	2	11.5	addu \$1, \$31, \$1
					nop
					addu \$4, \$4, \$5
	R-M-RS	addu	Е	RS	addu \$4, \$4, \$5
					nop
					ori \$4,\$5,0xffff
	I-M-RS	ori	Е	RS	addu \$4, \$4, \$5
	1 m KS	011	Б	No	nop
	TAL W DG		D.	D.C.	jal loop
	JAL-M-RS	jal	E	RS	addu \$1, \$31, \$1
					nop
					addu \$4, \$4, \$5
	R-W-RT	addu	Е	RT	nop
	IX W IXI	auuu	E	IVI	addu \$4, \$5,\$4
					nop
					ori \$4,\$5,0xffff
					nop
	I-W-RT	ori	Е	RT	addu \$4, \$5, \$4
					nop
					1w \$4,0(\$5)
	LD-W-RT	1w	Е	RT	nop
					addu \$4, \$5, \$4
					nop
					jal loop
	JAL-W-RT	io1	E	RT	nop
	JAL W KI	jal	E	ΝI	addu \$1,\$1,\$31
					nop
					addu \$4, \$4, \$5
	R-M-RT	addu	Е	RT	addu \$4, \$5, \$4
					nop
					ori \$4,\$5,0xffff
	т_м рт	0.70.7	E	рт	addu \$4, \$5, \$4
	I-M-RT	ori	L.	RT	
					nop
					jal loop
	JAL-M-RT	jal	E	RT	addu \$1, \$1, \$31
					nop
I型					addu \$4, \$4, \$5
(以	D W DC	ما الم	D	DC	nop
ori 为	R-W-RS	addu	D	RS	nop
例)					ori \$4,\$4,0xffff
					ori \$4,\$5,0xffff
	I-W-RS	ori	D	RS	nop
			<u> </u>		nop

					nop
					ori \$4, \$4, 0x0000
					1w \$4,0(\$5)
	LD-W-RS	1w	D	RS	nop
			D		nop
					ori \$4,\$4,0xffff
					jal loop
	TAI W DC	io1	D	RS	nop
	JAL-W-RS	jal	D	СЛ	nop
					ori \$1,\$31,0xffff
					addu \$4, \$4, \$5
					nop
	R-W-RS	addu	Е	RS	ori \$4, \$4, 0xffff
					nop
					ori \$4,\$5,0xffff
					nop
	I-W-RS	ori	Е	RS	ori \$4,\$4,0x0f0f
					nop
					1w \$4,0(\$5)
	LD-W-RS	1w	Е	RS	nop
					ori \$4,\$4,0xffff
					nop
					jal loop
	JAL-W-RS	jal	Е	RS	nop
	JIL WINE	Jai	L	, and	ori \$1,\$31,0xfffff
					nop
					addu \$4, \$4, \$5
	R-M-RS	addu	Е	RS	ori \$4,\$4,0xffff
					nop
					ori \$4,\$5,0xffff
	I-M-RS	ori	Е	RS	ori \$4,\$4,0xf0f0
					nop
					jal loop
	JAL-M-RS	jal	Е	RS	ori \$1,\$31,0xfff0
	J xx	J	_		nop
					addu \$4, \$4, \$5
					nop
LD 型	R-W-RS	addu	D	RS	nop
					lw \$5,0(\$4)
					ori \$4,\$5,0xffff
	I-W-RS	ori	D	RS	nop
					nop
			_		lw \$5,0(\$4)
	LD-W-RS	1w	D	RS	1w \$4,0(\$5)

	T T		1	1	
					nop
					nop
					1w \$5,0(\$4)
					jal loop
	JAL-W-RS	jal	D	RS	nop
	JAL W RO	Jui	D	No	nop
					1w \$5,0(\$31)
					addu \$4, \$4, \$5
	D W D0		D.	D.C.	nop
	R-W-RS	addu	Е	RS	1w \$5,0(\$4)
					nop
					ori \$4,\$5,0xffff
					nop
	I-W-RS	ori	Е	RS	lw \$5,0(\$4)
					nop
					1w \$4,0(\$5)
	LD-W-RS	1w	Е	RS	nop
					1w \$5,0(\$4)
					nop
					jal loop
	JAL-W-RS	jal	Е	RS	nop
	0	Ü			lw \$5,0(\$31)
					nop
					addu \$4, \$4, \$5
	R-M-RS	addu	Е	RS	1w \$5,0(\$4)
					nop
					ori \$4,\$5,0xffff
	I-M-RS	ori	Е	RS	1w \$5,0(\$4)
					nop
					jal loop
	JAL-M-RS	jal	Е	RS	1w \$5,0(\$31)
					nop
					addu \$4, \$4, \$5
					nop
ST 型	R-W-RS	addu	D	RS	nop
					sw \$5,0(\$4)
					ori \$4,\$5,0xffff
					nop
	I-W-RS	ori	D	RS	nop
					sw \$5,0(\$4)
					1w \$4,0(\$5)
	LD-W-RS	1w	D	RS	nop
					nop
					sw \$5,0(\$4)

JAL-W-RS jal D RS nop nop sw \$5,0(\$31) DEFINITION OF NOP NOP SW \$4,\$4,\$5	
JAL-W-RS ja1 D RS nop sw \$5,0(\$31) addu \$4,\$4,\$5	
nop sw \$5,0(\$31) addu \$4,\$4,\$5	
addu \$4, \$4, \$5	
non	
nop	
R-W-RT addu D RT	
R-W-RT addu D RT nop	
sw \$4,0(\$5)	
ori \$4,\$5,0xffff	
nop	
I-W-RT ori D RT nop	
sw \$4,0(\$5)	
1w \$4,0(\$5)	
non	
LD-W-RT 1w D RT nop	
sw \$4,0(\$6)	
jal loop	
JAL-W-RT jal D RT nop	
nop	
sw \$31,0(\$5)	
addu \$4, \$4, \$5	
R-M-RS addu E RS sw \$5,0(\$4)	
nop	
ori \$4,\$4,\$5	
I-M-RS ori E RS sw \$5,0(\$4)	
nop	
jal loop	
JAL-M-RS ja1 E RS sw \$5,0(\$31)	
nop	
addu \$4, \$4, \$5	
non	
R-W-RS addu E RS sw \$5,0(\$4)	
nop	
ori \$4,\$5,0xffff	
nop	
I-W-RS ori E RS sw \$5,0(\$4)	
nop	
1w \$4, 0 (\$5)	
LD-W-RS 1w E RS nop	
sw \$5, 0 (\$4)	
nop	
jal loop	
JAL-W-RS jal E RS nop	
sw \$5,0(\$31)	

					nop
					addu \$4, \$4, \$5
					nop
	R-W-RT	addu	Е	RT	sw \$4,0(\$5)
					nop ori \$4,\$5,0xffff
		ori	E	RT	
	I-W-RT				nop sw \$4,0(\$5)
					nop 1w \$4,0(\$5)
		1w	Е	RT	
	LD-W-RT				nop sw \$4,0(\$6)
					nop
					jal loop
	JAL-W-RT	jal	Е	RT	nop
					sw \$31,0(\$5)
					nop
					addu \$4, \$4, \$5
	R-W-RT	addu	M	RT	sw \$4,0(\$5)
					nop
					nop
					ori \$4, \$5, 0xffff
	I-W-RT	ori	M	RT	sw \$4,0(\$5)
					nop
					nop
	LD-W-RT	1w	M	RT	1w \$4,0(\$5)
					sw \$4,0(\$6)
					nop
					nop
					jal loop
	JAL-W-RT	jal	M	RT	sw \$31,0(\$5)
					nop
					nop
JR	R-W-RS	addu	D	RS	addu \$4, \$4, \$5
					nop
					nop
					jr \$4
		-RS ori	D	RS	ori \$4,\$5,0xffff
	I-W-RS				nop
					nop
					jr \$4
	LD-W-RS	1w	D	RS	1w \$4,0(\$5)
					nop
					nop

					jr \$4
					jal loop
					nop
	JAL-W-RS	jal	D	RS	nop
					jr \$31
					addu \$4, \$4, \$5
	R-M-RS	addu	D	RS	nop
	To have a date	_		jr \$4	
					ori \$4,\$5,0xffff
	I-M-RS	ori	D	RS	nop
			~		jr \$4
					jal loop
	JAL-M-RS	jal	D	RS	nop
					jr \$31
	TAL D DC		F.	200	jal loop
	JAL-E-RS	jal	D	RS	jr \$31
					addu \$4, \$4, \$5
D #il	D W DC	1.1	D	RS	nop
B 型	R-W-RS	addu	D		nop
					beq \$4, \$3, loop
					ori \$4,\$5,0xffff
	T W DC		D	DC	nop
	I-W-RS	ori	D	RS	nop
					beq \$4, \$3, loop
					1w \$4,0(\$5)
	LD-W-RS	1w	D	RS	nop
	LD W KS	I W	D	Ko	nop
					beq \$4, \$3, loop
					jal loop
	JAL-W-RS	jal	D	RS	nop
	JIII " Ke	Jai	D D	KO	nop
					beq \$31, \$3, loop
		addu	D	RS	addu \$4, \$4, \$5
	R-M-RS				nop
					beq \$4, \$3, 100p
		ori	D	RS	ori \$4,\$5,0xffff
	I-M-RS				nop
					beq \$4, \$3, 100p
		jal	D	RS	jal loop
	JAL-M-RS				nop
					beq \$31, \$3, loop
	JAL-E-RS	jal	jal D	RS	jal loop
			_		beq \$31, \$3, loop
	R-W-RT	addu	D	RT	addu \$4, \$4, \$5

	1		ı	ı	
					nop
					nop
					beq \$3, \$4, loop
	I-W-RT		D	RT	ori \$4,\$5,0xffff
		ori			nop
					nop
					beq \$3, \$4, loop
		-		D.M.	1w \$4,0(\$5)
	ID W DT				nop
	LD-W-RT	1w	D	RT	nop
					beq \$3, \$4, loop
	JAL-W-RT	jal	D	RT	jal loop
					nop
					nop
					beq \$3,\$31,100p
	R-M-RT	addu	D	RT	addu \$4, \$4, \$5
					nop
					beq \$3, \$4, loop
	I-M-RT	ori	D	RT	ori \$4,\$5,0xffff
					nop
					beq \$3, \$4, loop
	JAL-M-RT	jal	D	RT	jal loop
					nop
					beq \$3, \$31, loop
	JAL-E-RT	RT jal	D	RT	jal loop
					beq \$3,\$31,100p
			l	l	

4. 指令集全覆盖测试代码

4.1 测试代码

ori \$1, \$0, 0x1234

ori \$2, \$1, 0x1

ori \$3, \$2, 0x0

addu \$4, \$4, \$1

subu \$5, \$4, \$4

addu \$6, \$5, \$4

subu \$7, \$6, \$1

lui \$7, 0x1

lui \$6, 0x2

ori \$10, \$0, 0x24

```
sw $6, 0($0)
sw $7, 0($10)
lw $7, 0($10)
lw $6, 0($0)
j jump
addu $10, $6, $6
subu $10, $10, $10
jump:
ori $15, $0, 0
beq $15, $0, out
addu $20, $15, $6
nop
lui $20, 0x20
nop
nop
out:
jal target
sw $31, 0($0)
nop
ori $15, 0x307c
jr $15
nop
target:
jr $31
addu $31, $31, $1
nop
nop
nop
subu $31, $31, $31
```

4.2 测试结果

45@00003000: \$ 1 <= 00001234

55@00003004: \$ 2 <= 00001235

65@00003008: \$ 3 <= 00001235

75@0000300c: \$ 4 <= 00001234

85@00003010: \$ 5 <= 00000000

95@00003014: \$ 6 <= 00001234

105@00003018: \$ 7 <= 00000000

115@0000301c: \$ 7 <= 00010000

125@00003020: \$ 6 <= 00020000

135@00003024: \$10 <= 00000024

135@00003028: *00000000 <= 00020000

145@0000302c: *00000024 <= 00010000

165@00003030: \$ 7 <= 00010000

175@00003034: \$ 6 <= 00020000

195@0000303c: \$10 <= 00040000

205@00003044: \$15 <= 00000000

235@0000304c: \$20 <= 00020000

245@00003060: \$31 <= 00003068

245@00003064: *00000000 <= 00003068

275@0000307c: \$31 <= 0000429c

295@0000306c: \$15 <= 0000307c

335@0000307c: \$31 <= 000054d0

375@0000308c: \$31 <= 00000000

5. 覆盖转发暂停指令测试块

内容如上表, 进行覆盖全指令测试后, 基本正确。

七、思考题

在本实验中你遇到了哪些不同指令组合产生的冲突?你又是如何解决的?相应的测试样例是什么样的?请有条理的罗列出来。

遇到了数据冲突,使用暂停和转发解决,详细列表如第六大点。