

基準発振器を使用しない全デジタル位相雑音計測法の提案

今池 健* (日本大学)

A Proposal for All Digital Phase Noise Measurement Method without Use of Reference Oscillator
Takeshi Imaiike*, (Nihon University)

In this paper, we propose a new method to reduce the cost of the all-digital phase noise measurement method, which directly samples the output of the oscillator under test with an AD converter and calculates the phase noise of the oscillator by digital calculation. In the past, a reference oscillator was required to perform high-precision phase noise measurement, and it was necessary to compare and measure the phase difference with the oscillator under test. It was shown that the scale of the system can be reduced to about 50% compared to the conventional method by not using the oscillator under test in this method.

キーワード：位相雑音計測，ダイレクトコンバージョン，デジタルダウンコンバータ
(Phase noise measurement, direct conversion, digital down converter)

1. はじめに

2020 年に商用サービスを開始した 5G（第 5 世代移動通信システム）⁽¹⁾の更なる用途拡大，や Society 5.0⁽²⁾で計画されているサイバー空間への情報アクセスなど，無線通信機能を搭載する電子機器は現在より遙かに増加することが予想される。これに伴い，無線通信のキャリア周波数を発生する発振器の位相雑音を多数測定する需要拡大が予想される。位相雑音測定器は非常に高価であるだけでなく，精密な位相雑音計測を行うためには数千秒以上の時間を要するため，低コスト化や 1 度に多数の測定が可能であることが望ましい。

位相雑音すなわち周期信号の位相の揺らぎを測定するためには位相の基準が必要となる。このため精密位相雑音計測では，被測定発振器（DUT）のほかに基準発振器（REF）を用意し比較計測を行っている。

本稿では位相雑音計測で必要とされていた基準発振器を不要とし，回路規模を従来の半分に削減した全デジタル位相雑音計測法を提案する。

2. 位相雑音測定法の原理

精密位相雑音計測に用いられる測定手法は PLL 型と全デジタル型に大別さる。本章では従来主流であった位相雑音測定法であるアナログ PLL を用いた形式と，PLL を使用しない全デジタル形式について原理と特質を述べる。

〈2・1〉 アナログ PLL によるダウンコンバージョンを利用した位相雑音計測 Fig. 1 にアナログ PLL を利用した

位相雑音測定法のブロック図を示す⁽³⁾。本方式では，周波数可変機能を有する REF を用いて PLL を構成することで，DUT の発振周波数近傍の位相雑音をベースバンドにダウンコンバージョンした後，位相雑音 $\phi(t)$ に比例した微小な電圧信号を低雑音増幅器（LNA）によって増幅，スペクトル解析を行う。この方式では，得られた位相雑音スペクトルに DUT の位相雑音だけでなく PLL 回路と LNA で付加される位相雑音も含まれるため，同一仕様の PLL およびその後段回路を 2 つ用意し，相関処理を行うことで DUT の位相雑音のみを得ている。両経路に存在する位相雑音の間に相関が無い場合，相関処理の回数を M とすれば無相関な位相雑音は $10 \log \sqrt{M}$ で減少する⁽⁴⁾。





図1 アナログ PLL を使用した位相雑音計測系

Fig. 1 Block diagram of analog phase noise measurement system using phase locked loop⁽³⁾.



ϕ : Phase noise in time-domain $S_{\phi 1}: S_{\phi DUT} + S_{\phi REF1} + S_{\phi ADC1} + S_{\phi ADC2}$
 S_{ϕ} : Phase noise spectrum $S_{\phi 2}: S_{\phi DUT} + S_{\phi REF2} + S_{\phi ADC3} + S_{\phi ADC4}$

図2 全デジタル型位相雑音測定系の構成

Fig. 2 Block diagram of all digital phase noise measurement system using two reference oscillators⁽⁴⁾.

アナログ PLL 形式では周波数ダウンコンバージョンのために PLL 回路が必要なだけでなく低雑音増幅器も必要で、DUT の周波数や信号電力によって変わるミキサの位相検出感度を測定の度にキャリブレーションする必要がある。また、種々の周波数に対応するため、REF には広範囲な周波数可変機能が求められ、複雑な PLL を構成する必要があることから高度な回路技術と高コストとなるのが欠点となる。

〈2・2〉 全デジタル型位相雑音計測 Fig. 2 に全デジタル方式の位相雑音測定法のブロック図を示す⁽⁵⁾。本方式では DUT と REF の出力を直接 AD コンバータ (ADC) でサンプリングし、位相の算出を DDC (Digital Down Converter) 部で演算によって行う。このため、PLL 回路や、低雑音増幅器などのアナログ回路が不要となる。全デジタル方式で位相雑音測定のダイナミックレンジを制限する要因は、ADC の量子化雑音によって付加される位相雑音 ϕ_{ADC} と、ADC を駆動するクロックの位相雑音 ϕ_{CLK} である。ADC の位相雑音に関しては PLL 形式と同様、2 つの経路から得られた FFT 出力の相関処理によって低減する。また、クロックの位相雑音は DDC 後に減算処理を行うことで低減している。全デジタル方式の利点として、PLL 方式とは異なり REF には周波数可変機能や DUT と同一の周波数であることを必要としない。これは、時間波形を位相に変換する DDC 部で数値制御発振器 (NCO) を使って任意の周波数を発生できるためである。Fig. 3 に DDC 部のブロック図を示す。DDC 部では ADC でサンプリングした離散時間波形に対し、 90° 位相が異なる同一周波数の正弦波を乗算し、同相 (Inphase) 成分と直交 (Quadrature) 成分から $\tan^{-1}(Q/I)$ 演算によって位相を算出する。このため、全デ





図3 デジタルダウンコンバータの構成

Fig. 3 Block diagram of digital down converter⁽⁵⁾.



ϕ : Phase noise in time-domain
 S_{ϕ} : Phase noise spectrum

図4 基準発振器を使用しない全デジタル位相雑音測定系の構成

Fig. 4 Block diagram of all digital phase noise measurement system without use of reference oscillator.

ジタル方式の場合、アナログ PLL 形式とは異なり REF の周波数に制約はない。しかし DUT と REF の周波数が異なる場合にはその周波数差とサンプリング周波数の比に応じて ϕ_{CLK} が残留する⁽⁵⁾ことから可能な限り両者の周波数は同一であることが望ましい。

3. 基準発振器を使用しない全デジタル位相雑音計測法

前節でアナログ PLL 方式と全デジタル方式による位相雑音測定について述べた。全デジタル方式は従来のアナログ PLL 方式の信号入力部であるミキサの入力を ADC に置き換えた構成を基本としているために、REF が 2 つ必要だけでなく、ADC および信号処理系も 4 チャンネル必要とする。ここで、Fig. 2 のチャンネル 2, 3 の経路に着目すると、両チャンネルは共通位相雑音成分として ϕ_{DUT} を有しており、それ以外の ϕ_{ADC} と ϕ_{CLK} は独立位相雑音成分であることがわかる。以上のことから、チャンネル 1, 4 を除外した構成でも相関処理によって ϕ_{DUT} のみを測定可能であると考えられる。本章では、従来の全デジタル型位相雑音測定系で必

要とされていた基準発振器を使用しない計測法を提案し、どの程度の位相雑音が測定可能であるか検証を行う。

〈3・1〉 基準発振器を使用しない全デジタル位相雑音測定系の構成 Fig. 4 に基準発振器を使用しない位相雑音測定系のブロック図を示す。同図は Fig. 2 の構成から REF, ADC, DDC, 減算器をそれぞれ 2 つずつ取り除いた構成である。ADC1 側の経路と ADC2 側の経路では ϕ_{DUT} のみが共通の位相雑音成分、それ以外は独立した位相雑音成分であるため、相関処理によって $S_{\phi_{DUT}}$ のみが測定される。従来の全デジタル型と比較して回路規模と DDC での演算量を半減できることがわかる。特に DDC 部では高次のデジタルフィルタや $\tan^{-1}$ 演算を行うために乗算器や LUT を多く搭載した大規模な FPGA が必要となるためコスト削減の効果が大きいほか、従来と同じ回路規模の場合には同時に 2 つの DUT を測定することも可能となる。

〈3・2〉 クロックの位相雑音除去に対する検証 全デジタル位相雑音計測において、相関処理による ADC の位相雑音減少量については既に明らかにしている⁽⁴⁾ ことから、本稿では相関処理による ϕ_{CLK} の残留量について検討する。

今回使用したディジタル化ボードは水晶発振器等の安定な周波数源の信号を基に、オンボードの PLL IC を使ってサンプリングクロックを生成している。サンプリングクロックをボード外に取り出して ϕ_{CLK} を直接測定することは困難であったことから、Fig. 5 に示す構成で間接的に ϕ_{CLK} を測定した。共通のクロックで駆動する 2 つの ADC に独立な発振器信号を入力することで、チャンネル 1, 2 の共通位相雑音成分は ϕ_{CLK} のみとなりクロックの位相雑音のみが測定される。また、ADC を駆動するクロックの供給方法を Fig. 6 に示す構成とすることで相関処理によって低減した残留クロック位相雑音 $S_{\phi_{residual}}$ を測定することができる。今回、ADC にはフルスケールレンジ:3.8 V, ビット数:16 bit (ENOB: 12.1 bit) を使用し、サンプリング周波数は 160 MHz とした。また、OSC とクロックの源振には 10 MHz の水晶発振器を使用した。

Fig. 7 にクロックの位相雑音および、残留位相雑音の DSB 位相雑音測定結果を示す。図中の黒線は Fig. 5 の構成で測定したサンプリングクロックの位相雑音特性で、色つきの特性は Fig. 6 の構成で測定された結果である。青い線は 300 kHz から 1 MHz の領域で $M = 10^4$ 、赤い線は 10^5 、黄色い線は 10^6 となっている。 M が 10 倍になる毎に $10\log\sqrt{M}$ 、すなわち 5 dB ずつ位相雑音が減少していることが確認できる。さらに、クロススペクトルの振幅が収束していないことから、 M を増やすことでさらに位相雑音を低減できることがわかる。




図 5 クロック源の位相雑音を測定する構成
Fig. 5 Block diagram for measuring phase noise of clock source.




図 6 相関処理によるクロック源の位相雑音残留量を測定する構成

Fig. 6 Block diagram for measuring the amount of residual phase noise of the clock source by cross-correlation processing.




図 7 クロック源の位相雑音および相関処理を用いた場合の残留クロック位相雑音特性

Fig. 7 Phase noise characteristics of the clock source.

4. 提案手法と従来法の位相雑音測定結果比較

〈4・1〉 提案手法と従来法の測定結果を同時に得るための測定系構成 Fig. 8 に従来型と提案手法である基準発振器を使用しない全デジタル位相雑音測定結果を比較するための構成を示す。この構成は、従来法と提案手法の位相雑音を別々に測定すること無く、完全に同一タイミングの DUT 信号について位相雑音特性を比較することができる。DUT には 10 MHz の DDS 周波数シンセサイザを使用した。

〈4・2〉 位相雑音特性の比較 Fig. 9 に従来型と提案手法による位相雑音の測定結果を示す。同図には、Fig. 7 で測定したクロックの位相雑音も灰色の線で併せて示してある。この結果より、従来法と提案手法共に同等の位相雑音特性が得られていることがわかる。離調周波数 100 Hz 近傍のスペクトルのばらつきに差が生じているが、DUT の位相雑音に比べクロックの位相雑音が 10 dB 程度大きいことが原因である。このため M をさらに増加することで最終的には両者の測定結果は一致すると考えられる。

まとめ

本稿では従来の全デジタル位相雑音計測に変わる新たな手法として、基準発振器を使用しない全デジタル位相雑音測定系を提案し、従来の半分の回路規模で位相雑音の測定が可能なことを明らかにした。

文 献

- (1) 総務省：「平成 27 年度における電波資源拡大のための研究開発の基本計画書（案）に対する意見募集の結果及び提案の公募」
https://www.soumu.go.jp/menu_news/s-news/01kiban09_02000158.html (2015)
- (2) 内閣府：「Society 5.0 科学技術イノベーションが拓く新たな社会」
https://www8.cao.go.jp/cstp/society5_0/society5_0.pdf (2021)
- (3) Takeshi Imai, and Nozomi Sasaki: "Fully Digital Phase Noise Measurement System using Two Reference Oscillators", IEEJ A Transactions on Fundamentals and Materials, Vol.138, No.5 pp.192-197 (2018)
 今池健・佐々木希：「2つの基準発振器を用いたフルデジタル位相雑音計測」, 電学論A, Vol.138, No.5 pp.192-197 (2018)
- (4) Takeshi Imai, and Yukinori Sakuta: "Full Digital Phase Noise Measurement System based on Under Sampling Technique", IEEJ A Transactions on Fundamentals and Materials, Vol.137, No.1 pp.71-77 (2017)
 今池健・作田幸憲：「アンダーサンプリングを用いたフルデジタル位相雑音計測におけるノイズフロアの推定とその特性」, 電学論A, Vol.137, No.1 pp.71-77 (2017)
- (5) Takeshi Imai, and Yuki Umezumi: "Study on Residual Phase Noise Effect of Sampling Clock in Fully Digital Phase Noise", IEEJ A Transactions on Fundamentals and Materials, Vol.139, No.11 pp.625-631 (2019)
 今池健・梅津友紀：「フルデジタル位相雑音計測におけるサンプリングクロックの位相雑音残留量に関する検討」, 電学論A, Vol.139, No.11 pp.625-631 (2019)




図 8 従来の全デジタル位相雑音計測と提案手法の位相雑音を比較する回路構成

Fig. 8 Circuit configuration to compare the phase noise of the conventional all-digital phase noise measurement and the proposed method




図 9 従来の全デジタル位相雑音計測結果（2 REFs）と提案手法による測定結果（Zero REF）の比較

Fig. 9 Comparison of conventional all-digital phase noise measurement results and measurement results by the proposed method