

日本語論文の翻訳課題

論文の日本語のブロックごとに英語に翻訳、添削、評価を行っている。

基本的方針

- ・ 講義中に聞いた様々な翻訳方法と添削方法をいろいろ使ってやってみた。AI の出力を別の AI で添削させたり、複数 AI の結果を AI で学術的に優れているほうを先手くさせたり、AI の結果をみて不自然と感じる部分を自分で直したりした。
- ・ 基本のプロンプト「この英文を日本語に翻訳してください」

1 はじめに

2020 年に商用サービスを開始した 5G(第 5 世代移動通信システム)の更なる用途拡大,や Society5.0 で計画されているサイバー空間への情報アクセスなど,無線通信機能を搭載する電子機器は現在より遙かに増加することが予想される。これに伴い,無線通信のキャリア周波数を発生する発振器の位相雑音を多数測定する需要拡大が予想される。位相雑音測定器は非常に高価であるだけでなく,精密な位相雑音計測を行うためには数千秒以上の時間を要するため,低コスト化や 1 度に多数の測定が可能であることが望ましい。位相雑音すなわち周期信号の位相の揺らぎを測定するためには位相の基準が必要となる。このため精密位相雑音計測では,被測定発振器(DUT)のほかに基準発振器(REF)を用意し比較計測を行っている。本稿では位相雑音計測で必要とされていた基準発振器を不要とし,回路規模を従来の半分に削減した全デジタル位相雑音計測法を提案する。

↓↓↓最小化↓↓↓

2020 年に商用サービスを開始した 5G(第 5 世代移動通信システム)の更なる用途拡大,や Society 5.0 で計画されているサイバー空間への情報アクセスなど,無線通信機能を搭載する電子機器は現在より増加することが予想される。これに伴い,無線通信のキャリア周波数を発生する発振器の位相雑音を多数測定する需要拡大が予想される。位相雑音測定器は高価であるだけでなく,精密な位相雑音計測を行うためには千秒以上の時間を要する。したがって,低コスト化や 1 度に多数の測定が可能であることが望まれる。位相雑音すなわち周期信号の位相の揺らぎを測定するためには位相の基準が必要である。このため精密位相雑音計測では,被測定発振器(DUT)のほかに基準発振器(REF)を用意し比較計測する。本稿では位相雑音計測で必要である基準発振器を不要とし,回路規模を従来の半分に削減した全デジタル位相雑音計測法を提案する。

[Gemini Pro]

The proliferation of electronic devices equipped with wireless communication functions is expected to increase significantly. This growth is driven by the expanding applications of 5G (5th Generation Mobile Communication System), which commenced commercial service in 2020, and by planned information access to cyberspace as envisioned in Society 5.0. Consequently, demand for measuring the phase noise of numerous oscillators that generate wireless communication

carrier frequencies is anticipated to increase. Phase noise analyzers are costly, and precise phase noise measurements require a thousand seconds or more. Therefore, cost reduction and the capability for simultaneous multiple measurements are desirable. Measuring phase noise—the phase fluctuations in a periodic signal—requires a phase reference. For this reason, precise phase noise measurement conventionally employs a reference oscillator (REF) in addition to the device under test (DUT) for comparative measurement. This paper proposes an all-digital phase noise measurement method that eliminates the reference oscillator required for phase noise measurement, thereby reducing the circuit scale by half compared to traditional approaches.

[claude]

The 5G (fifth-generation mobile communication system) that began commercial service in 2020 is expected to expand in applications, and electronic devices equipped with wireless communication functions are predicted to increase from current levels due to information access to cyberspace as planned in Society 5.0. Consequently, demand for measuring phase noise in oscillators that generate carrier frequencies for wireless communication is expected to grow. Phase noise measurement instruments are not only expensive, but precise phase noise measurements require more than a thousand seconds to complete. Therefore, lower costs and the ability to perform multiple measurements simultaneously are desirable. Measuring phase noise—the fluctuation in the phase of a periodic signal—requires a phase reference. For this reason, precise phase noise measurements typically use a reference oscillator (REF) in addition to the device under test (DUT) for comparative measurement. This paper proposes an all-digital phase noise measurement method that eliminates the need for a reference oscillator required in conventional phase noise measurements, thereby reducing circuit scale by half.

最小化では「遥かに」「非常に」「数千秒」「望ましい」等のあいまいな表現が多かったためそれをできるだけ具体的に表現するようにした。二つの翻訳結果を比べてみると、Gemini のほうが基本的な技術英語の原則にのっとっているためそちらを選択する。

2 位相雑音計測の原理

精密位相雑音計測に用いられる測定手法は PLL 型と全デジタル型に大別される.本章では従来主流であった位相雑音測定法であるアナログ PLL を用いた形式と,PLL を使用しない全デジタル形式について原理と特質を述べる.

↓↓↓最小化↓↓↓

精密位相雑音計測は PLL 型と全デジタル型に分けられる.本章では従来主流であった位相雑音測定法であるアナログ PLL を用いた形式と,PLL を使用しない全デジタル形式について原理と特質を述べる.

[google ai studio]

Precise phase noise measurement is categorized into PLL-based and all-digital types. This chapter describes the principles and characteristics of methods using analog PLLs, the conventional mainstream approach for phase noise measurement, and all-digital methods that do not employ PLLs.

[claude]

Precise phase noise measurement methods are categorized into PLL-based and all-digital types. This chapter describes the principles and characteristics of both the analog PLL-based format, which has been the conventional mainstream approach for phase noise measurement, and the all-digital format that operates without using a PLL.

「～られる」⇒受動態であるためそこを修正

ふたつの結果を見比べると、最初の文がどちらも受動態で翻訳されたため修正した。また、どちらの英文も、従来法はアナログ PLL 法のみのようなニュアンスを感じたため、そこを自分で修正した。この修正をするにあたって、どの文章がどの文章を修飾しているかをしっかり意識した。(without や using)

[修正]

We can categorize precise phase noise measurements into PLL-based and all-digital types. This chapter describes the principles and characteristics of conventional mainstream methods, using analog PLLs and all-digital methods, without using PLLs.

2.1 アナログ PLL によるダウンコンバージョンを利用した位相雑音計測

Fig. 1 にアナログ PLL を利用した位相雑音測定法のブロック図を示す。本方式では、周波数可変機能を有する REF を用いて PLL を構成することで、DUT の発振周波数近傍の位相雑音をベースバンドにダウンコンバージョンした後、位相雑音 $\phi(t)$ に比例した微小な電圧信号を低雑音増幅器(LNA)によって増幅、スペクトル解析を行う。この方式では、得られた位相雑音スペクトルに DUT の位相雑音だけでなく PLL 回路と LNA で付加される位相雑音も含まれるため、同一仕様の PLL およびその後段回路を 2 つ用意し、相関処理を行うことで DUT の位相雑音のみを得ている。両経路に存在する位相雑音の間に相関が無い場合、相関処理の回数を M とすれば無相関な位相雑音は $10\log M$ で減少する。アナログ PLL 形式では周波数ダウンコンバージョンのために PLL 回路が必要なだけでなく低雑音増幅器も必要で、DUT の周波数や信号電力によって変わるミキサの位相検出感度を測定の度にキャリブレーションする必要がある。また、種々の周波数に対応するため、REF には広範囲な周波数可変機能が求められ、複雑な PLL を構成する必要があることから高度な回路技術と高コストとなることが欠点となる。

[最小化]

Fig. 1 にアナログ PLL を利用した位相雑音測定法のブロック図を示す。本方式では、周波数可変機能を有する REF を用いて PLL を構成することで、DUT の発振周波数近傍の位相雑音をベースバンドにダウンコンバージョンした後、位相雑音 $\phi(t)$ に比例した微小な電圧信号を低雑音増幅器(LNA)によって増幅、スペクトル解析を行う。この方式では、得られた位相雑音スペクトルに DUT の位相雑音だけでなく PLL 回路と LNA で付加される位相雑音も含まれるため、同一仕様の PLL およびその後段回路を 2 つ用意し、相関処理を行うことで DUT の位相雑音のみを得ている。両経路に存在する位相雑音の間に相関が無い場合、相関処理の回数を M とすれば無相関な位相雑音は $10\log M$ で減少する。アナログ PLL 形式では周波数ダウンコンバージョンのために PLL 回路が必要なだけでなく低雑音増幅器も必要で、DUT の周波数や信号電力によって変わるミキサの位相検出感度を測定の度にキャリブレーションする必要がある。また、種々の周波数に対応するため、REF には広範囲な周波数可変機能が求められ、複雑な PLL を構成する回路技術と、それを構成する部品のコストが欠点となる。

[gemini]

Fig. 1 shows a block diagram of the phase noise measurement method using an analog PLL. In this method, the phase noise near the oscillation frequency of the DUT is down-converted to the baseband by configuring a PLL using a REF with a frequency tuning function, and then a small voltage signal proportional to the phase noise $\phi(t)$ is amplified by a low-noise amplifier (LNA) and analyzed as a spectrum analysis. In this method, the obtained phase noise spectrum includes not only the DUT's phase noise but also phase noise added by the PLL circuit and the LNA. Therefore, two identical PLLs and their subsequent circuits are prepared, and correlation processing is performed to extract only the DUT's phase noise. If there is no correlation between the phase noise in both paths, and M is the number of correlation averages (or operations), the

uncorrelated noise is reduced by $10 \log M$ dB. The analog PLL method requires not only a PLL circuit for frequency down-conversion but also an LNA. Furthermore, the mixer's phase detection sensitivity, which varies depending on the DUT's frequency and signal power, must be calibrated for each measurement. Additionally, to accommodate various frequencies, the REF needs a wide tuning range, and the necessity of configuring a complex PLL leads to drawbacks such as requiring advanced circuit technology and incurring high costs.

[claude]

Figure 1 shows a block diagram of the phase noise measurement method using an analog PLL. In this method, a PLL is configured using a REF with frequency variable function to down-convert the phase noise near the oscillation frequency of the DUT to baseband, after which a minute voltage signal proportional to the phase noise $\phi(t)$ is amplified by a low-noise amplifier (LNA) and subjected to spectrum analysis. In this method, the obtained phase noise spectrum includes not only the phase noise of the DUT but also the phase noise added by the PLL circuit and LNA. Therefore, two PLL circuits and their subsequent circuits with identical specifications are prepared, and correlation processing is performed to obtain only the phase noise of the DUT. When there is no correlation between the phase noise existing in both paths, if the number of correlation processing iterations is M , the uncorrelated phase noise decreases by $10 \log M$. In the analog PLL format, not only is a PLL circuit required for frequency down-conversion, but a low-noise amplifier is also necessary, and the phase detection sensitivity of the mixer, which varies depending on the frequency and signal power of the DUT, needs to be calibrated for each measurement. Furthermore, to support various frequencies, the REF requires a wide-range frequency variable function, and the circuit technology for constructing complex PLLs and the cost of the components constituting them become disadvantages.

[添削]

Fig. 1 shows a block diagram of the phase noise measurement method using analog PLLs. In this method, the phase noise near the oscillation frequency of the DUT is down-converted to the baseband by configuring a PLL using a REF with a frequency variable function, and then low-noise amplifier(LNA) amplifies a small voltage signal proportional to the phase noise $\phi(t)$. after that we analyze it as spectrum analysis. In this method, the obtained phase noise spectrum includes the phase noise from DUT's, the PLL-circuit's and the LNA's. Therefore, we need to prepare two identical PLLs and their subsequent circuits and extract only the DUT's phase noise by performing correlation processing. If there is no correlation between the phase noise in both paths, the uncorrelated noise is reduced by $10 \log M$ dB(M is the number of correlation averages or operations). The analog PLL method requires PLL circuits for frequency down-conversion and LNAs. Furthermore, we need to calibrate for each measurement because the mixer's phase detection sensitivity varies depending on the DUT's frequency and signal power. Additionally, to

accommodate various frequencies, REFs need a wide variable frequency range. Consequently, the circuit design techniques that configuring complex PLLs and the cost of the components are drawbacks.

chatgpt にどちらの英文がが学術的に適しているかを判断させた⇒google のほうを絶賛⇒これをベースに改良 not only but also 長い消した 受動態を能動態に(we,it)

drawback??⇒手法や技術の面で不利なことを示すのに適している表現(google ai studio いわく)

冗長なところを簡潔に あまり見ない表現をよく使われる表現に

2.2 全デジタル型位相雑音計測

Fig.2 に全デジタル方式の位相雑音測定法のブロック図を示す.本方式では DUT と REF の出力を直接 AD コンバータ(ADC)でサンプリングし,位相の算出を DDC(DigitalDownConverter)部で演算によって行う.このため,PLL 回路や,低雑音増幅器などのアナログ回路が不要となる.全デジタル方式で位相雑音測定のダイナミックレンジを制限する要因は,ADC の量子化雑音によって付加される位相雑音 ϕ_{ADC} と,ADC を駆動するクロックの位相雑音 ϕ_{CLK} である.ADC の位相雑音に関しては PLL 形式と同様,2 つの経路から得られた FFT 出力の相関処理によって低減する.また,クロックの位相雑音は DDC 後に減算処理を行うことで低減している.全デジタル方式の利点として,PLL 方式とは異なり REF には周波数可変機能や DUT と同一の周波数であることを必要としない.これは,時間波形を位相に変換する DDC 部で数値制御発振器(NCO)を使って任意の周波数を発生できるためである.Fig.3 に DDC 部のブロック図を示す.DDC 部では ADC でサンプリングした離散時間波形に対し,90° 位相が異なる同一周波数の正弦波を乗算し,同相(Inphase)成分と直交(Quadrature)成分から $\tan^{-1}(Q/I)$ 演算によって位相を算出する.このため,全デジタル方式の場合,アナログ PLL 形式とは異なり REF の周波数に制約はない.しかし DUT と REF の周波数が異なる場合にはその周波数差とサンプリング周波数の比に応じて ϕ_{CLK} が残留することから可能な限り両者の周波数は同一であることが望ましい.

[最小化]

Fig.2 に全デジタル方式の位相雑音測定法のブロック図を示す.本方式では DUT と REF の出力を直接 AD コンバータ(ADC)でサンプリングし,位相の算出を DDC(DigitalDownConverter)部で演算によって行う.このため,PLL 回路や,低雑音増幅器などのアナログ回路が不要となる.ADC の量子化雑音と ADC を駆動する C L K の位相雑音によって測定のダイナミックレンジが制限される.ADC の位相雑音に関しては PLL 形式と同様,2 つの経路から得られた FFT 出力の相関処理によって低減する.また,クロックの位相雑音は DDC 後に減算処理を行うことで低減している.全デジタル方式の利点として,PLL 方式とは異なり REF には周波数可変機能や DUT と同一の周波数であることを必要としない.これは,時間波形を位相に変換する DDC 部で数値制御発振器(NCO)を使って任意の周波数を発生できるためである.Fig.3 に DDC 部のブロック図を示す.DDC 部では ADC でサンプリングした離散時間波形に対し,90° 位相が異なる同一周波数の正弦波を乗算し,同相(Inphase)成分と直交(Quadrature)成分から $\tan^{-1}(Q/I)$ 演算によって位相を算出する.このため,全デジタル方式の場合,アナログ PLL 形式とは異なり REF の周波数に制約はない.しかし DUT と REF の周波数が異なる場合にはその周波数差とサンプリング周波数の比に応じて ϕ_{CLK} が残留するため両者の周波数は同一であることが望ましい.

[gogle ai studio]

Fig. 2 shows a block diagram of an all-digital phase noise measurement method. In this method, an Analog-to-Digital Converter (ADC) directly samples the outputs of the Device Under Test (DUT) and the Reference (REF). A Digital Down Converter (DDC) unit then calculates the

phase through digital operations. This approach eliminates the need for analog circuits such as Phase-Locked Loop (PLL) circuits and low-noise amplifiers (LNAs). The measurement's dynamic range is limited by the ADC's quantization noise and the phase noise of the clock (CLK) driving the ADC. Similar to PLL-based systems, the ADC's phase noise is reduced through correlation processing of Fast Fourier Transform (FFT) outputs obtained from two paths. Furthermore, clock phase noise is reduced by performing a subtraction process after the DDC stage. An advantage of the all-digital method, unlike PLL-based methods, is that the REF does not require a variable frequency capability or to operate at the same frequency as the DUT. This is because the DDC unit, which converts the time waveform to phase, can generate arbitrary frequencies using a Numerically Controlled Oscillator (NCO). Fig. 3 shows a block diagram of the DDC unit. In the DDC unit, the discrete-time waveform sampled by the ADC is multiplied by sine waves of the same frequency but with a 90° phase difference (quadrature signals). The phase is then calculated from the resulting In-phase (I) and Quadrature (Q) components using a $\tan^{-1}(Q/I)$ operation. Therefore, in the all-digital method, unlike analog PLL-based systems, there are no restrictions on the REF frequency. However, if the DUT and REF frequencies differ, residual clock phase noise (ϕ_{CLK}) remains, proportional to the ratio of their frequency difference to the sampling frequency. Therefore, it is desirable for both frequencies to be identical.

[claude]

Figure 2 shows a block diagram of an all-digital phase noise measurement method. This system directly samples the outputs of the DUT (Device Under Test) and REF (Reference) using analog-to-digital converters (ADCs), and performs phase calculations computationally in the DDC (Digital Down Converter) section. This eliminates the need for analog circuits such as PLL circuits and low-noise amplifiers. The measurement dynamic range is limited by the ADC quantization noise and the phase noise of the CLK that drives the ADC. Regarding ADC phase noise, the system reduces it through correlation processing of FFT outputs obtained from two paths, similar to the PLL method. The system also reduces clock phase noise by performing subtraction processing after DDC. [The all-digital method offers advantages over the PLL method: the REF does not require frequency tuning capability or the same frequency as the DUT. This is because the DDC section, which converts time waveforms to phase, can generate arbitrary frequencies using a numerically controlled oscillator (NCO). Figure 3 shows a block diagram of the DDC section. The DDC section multiplies the discrete-time waveforms sampled by the ADC with sine waves of the same frequency that differ by 90° in phase, then calculates phase from the in-phase (I) and quadrature (Q) components using $\tan^{-1}(Q/I)$ operations. Therefore, unlike the analog PLL method, the all-digital method places no constraints on the REF frequency. However, when the DUT and REF frequencies differ, ϕ_{CLK} remains according

to the ratio of their frequency difference to the sampling frequency, making it desirable for both frequencies to be identical.

[添削]

最小化では受動態を能動態に、あいまいな表現を無くした

周波数は同一であることが望ましい⇒完全に同じ周波数は不可能であるため、「同一の周波数でなければならない」は不適

したがって、「望ましい」は通常あいまいな表現であるが、今回はこれが最適な表現であると考えた。

chatgpt にて、どちらが学術的により優れた文章かを聞いた

また、直すべき文章や言い回しを聞いた

⇒google のほうが優れているが、直すべき文章を何個か挙げてもらい、自分で判断

[添削]

Fig. 2 shows a block diagram of an all-digital phase noise measurement method. In this method, an Analog-to-Digital Converter (ADC) directly samples the outputs of the Device Under Test (DUT) and the Reference (REF). A Digital Down Converter (DDC) unit then calculates the phase through digital operations. This approach eliminates the need for analog circuits such as Phase-Locked Loop (PLL) circuits and low-noise amplifiers (LNAs). The measurement's dynamic range is limited by the ADC's quantization noise and the phase noise of the clock (CLK) driving the ADC. Like PLL-based systems, the ADC's phase noise is reduced through correlation processing of Fast Fourier Transform (FFT) outputs obtained from two paths. Furthermore, clock phase noise is reduced by subtracting the REF signal phase from the DUT signal phase after the DDC stage. An advantage of the all-digital method, unlike PLL-based methods, is that the REF does not require a variable frequency capability or to operate at the same frequency as the DUT. This is because the DDC unit, which converts the time waveform to phase, can generate arbitrary frequencies using a Numerically Controlled Oscillator (NCO). Fig. 3 shows a block diagram of the DDC unit. In the DDC unit, the discrete-time waveform sampled by the ADC is multiplied by sine waves of the same frequency but with a 90° phase difference (quadrature signals). The phase is then calculated from the resulting In-phase (I) and Quadrature (Q) components using a $\tan^{-1}(Q/I)$ operation. Therefore, in the all-digital method, unlike analog PLL-based systems, there are no restrictions on the REF frequency. However, if the DUT and REF frequencies differ, residual clock phase noise (ϕ_{CLK}) remains, proportional to the ratio of their frequency difference to the sampling frequency. Therefore, it is desirable for both frequencies to be identical.

3 基準発振器を使用しない全デジタル位相雑音計測法

前節でアナログ PLL 方式と全デジタル方式による位相雑音測定について述べた。全デジタル方式は従来のアナログ PLL 方式の信号入力部であるミキサの入力を ADC に置き換えた構成を基本としているために、REF が 2 つ必要なだけでなく、ADC および信号処理系も 4 チャンネル必要とする。ここで、Fig.2 のチャンネル 2,3 の経路に着目すると、両チャンネルは共通位相雑音成分として ϕ_{DUT} を有しており、それ以外の ϕ_{ADC} と ϕ_{CLK} は独立位相雑音成分であることがわかる。以上のことから、チャンネル 1,4 を除外した構成でも相関処理によって ϕ_{DUT} のみを測定可能であると考えられる。本章では、従来の全デジタル型位相雑音測定系で必要とされていた基準発振器を使用しない計測法を提案し、どの程度の位相雑音が測定可能であるか検証を行う。

[gemini]

The previous section described phase noise measurement using analog PLL and all-digital methods. The all-digital method is fundamentally based on the conventional analog PLL architecture, replacing the mixer at the signal input with an Analog-to-Digital Converter (ADC). Consequently, this system requires not only two reference signals (REFs) but also four channels for the ADCs and signal processing system. Here, focusing on the paths of channels 2 and 3 in Fig. 2, we observe that both channels share ϕ_{DUT} as a common phase noise component, whereas the other noise sources, ϕ_{ADC} and ϕ_{CLK} , are independent components. This suggests that it is possible to measure ϕ_{DUT} exclusively through correlation processing, even in a configuration that excludes channels 1 and 4. In this chapter, we propose a measurement technique that eliminates the need for the reference oscillator required by conventional all-digital phase noise measurement systems. We will then verify the level of phase noise that can be measured with this new method.

最小化はするところがなかったため、原文をそのまま使用。

Chatgpt によると、ところどころ根拠がない部分があると指摘があったが、後の章で説明するところや、前の章ですでに説明した部分であるため割愛。

3.1 基準発振器を使用しない全デジタル位相雑音測定系の構成

Fig.4 に基準発振器を使用しない位相雑音測定系のブロック図を示す。同図は Fig.2 の構成から REF,ADC,DDC,減算器をそれぞれ 2 つずつ取り除いた構成である。ADC1 側の経路と ADC2 側の経路では ϕ DUT のみが共通の位相雑音成分,それ以外は独立した位相雑音成分であるため,相関処理によって $S\phi$ DUT のみが測定される。従来の全デジタル型と比較して回路規模と DDC での演算量を半減できることがわかる。特に DDC 部では高次のデジタルフィルタや $\tan^{-1}$ 演算を行うために乗算器や LUT を多く搭載した大規模な FPGA が必要となるためコスト削減の効果が大きいほか,従来と同じ回路規模の場合には同時に 2 つの DUT を測定することも可能となる。

[最小化]

Fig.4 に基準発振器を使用しない位相雑音測定系のブロック図を示す。同図は Fig.2 の構成から REF,ADC,DDC,減算器をそれぞれ 2 つずつ取り除いた構成である。ADC1 側の経路と ADC2 側の経路では ϕ DUT のみが共通の位相雑音成分,それ以外は独立した位相雑音成分であるため,相関処理によって $S\phi$ DUT のみが測定される。従来の全デジタル型と比較して回路規模と DDC での演算量を半減できる。特に DDC 部では高次のデジタルフィルタや $\tan^{-1}$ 演算を行うために乗算器や LUT を多く搭載した大規模な FPGA が必要となるためコスト削減の効果が大きいほか,従来と同じ回路規模の場合には同時に 2 つの DUT を測定可能となる。

[gemini]

Figure 4 presents a block diagram of the proposed phase noise measurement system, which operates without a reference oscillator. This configuration is derived from the architecture in Fig. 2 by removing two of each of the following components: REFs, ADCs, DDCs, and subtractors. In the signal paths of ADC1 and ADC2, ϕ DUT is the only common phase noise component, while all other noise sources are independent. Consequently, correlation processing measures only $S\phi$ DUT. Compared to the conventional all-digital method, this approach halves both the circuit size and the computational load in the DDC. The cost savings are particularly significant, as the DDC stage requires a large-scale FPGA with numerous multipliers and Look-Up Tables (LUTs) to implement high-order digital filters and $\tan^{-1}$ calculations. Furthermore, for a given level of hardware complexity, this architecture makes it possible to measure two DUTs simultaneously.

[chatgpt 添削]

Figure 4 presents a block diagram of the proposed phase noise measurement system, which operates without a reference oscillator. This configuration is derived from the architecture in Fig. 2 by removing two of each of the following components: REFs, ADCs, DDCs, and subtractors.

In the signal paths of ADC1 and ADC2, ϕ DUT is the only common phase noise component, while all other noise sources are independent. As a result, correlation processing isolates and measures only the power spectral density of ϕ DUT, denoted as $S_{\phi \text{ DUT}}$. Compared to the conventional all-digital method, this approach halves both the circuit size and the computational load in the DDC. The cost savings are particularly significant, as the DDC stage requires a large-scale FPGA with numerous multipliers and Look-Up Tables (LUTs) to implement high-order digital filters and $\tan^{-1}$ calculations. Furthermore, for a given level of hardware complexity, this architecture makes it possible to measure two DUTs simultaneously.

Gemini の結果では Consequently, correlation～の文章があるが、この文章だけだと $S_{\phi \text{ DUT}}$ のみが計れる理屈がわかりづらかったため、chatgpt の添削に自分で詳細を追加した (As a result, correlation～)

3.2 クロックの位相雑音除去に対する検証

全デジタル位相雑音計測において、相関処理による ADC の位相雑音減少量については既に明らかにしていることから、本稿では相関処理による ϕ CLK の残留量について検討する。

今回使用したディジタイザボードは水晶発振器等の安定な周波数源の信号を基に、オンボードの PLL IC を使ってサンプリングクロックを生成している。サンプリングクロックをボード外に取り出して ϕ CLK を直接測定することは困難であったことから、Fig. 5 に示す構成で間接的に ϕ CLK を測定した。共通のクロックで駆動する 2 つの ADC に独立な発振器信号を入力することで、チャンネル 1, 2 の共通位相雑音成分は ϕ CLK のみとなりクロックの位相雑音のみが測定される。また、ADC を駆動するクロックの供給方法を Fig. 6 に示す構成とすることで相関処理によって低減した残留クロック位相雑音 $S\phi$ DUTresidual を測定することができる。今回、ADC にはフルスケールレンジ:3.8 V、ビット数:16 bit (ENOB: 12.1bit)を使用し、サンプリング周波数は 160 MHz とした。また、OSC とクロックの源振には 10 MHz の水晶発振器を使用した。Fig. 7 にクロックの位相雑音および、残留位相雑音の DSB 位相雑音測定結果を示す。図中の黒線は Fig. 5 の構成で測定したサンプリングクロックの位相雑音特性で、色つきの特性は Fig. 6 の構成で測定された結果である。青い線は 300 kHz から 1 MHz の領域で $M = 10^4$ 、赤い線は 10^5 、黄色い線は 10^6 となっている。 M が 10 倍になる毎に $10\log M$ 、すなわち 5 dB ずつ位相雑音が減少していることが確認できる。さらに、クロススペクトルの振れ幅が収束していないことから、 M を増やすことでさらに位相雑音を低減できることがわかる。

とくに最小化すべきところは見つからなかった。

[claude]

Since the amount of ADC phase noise reduction through correlation processing in all-digital phase noise measurement has already been clarified, this paper examines the residual amount of ϕ CLK through correlation processing. The digitizer board used this time generates the sampling clock using an on-board PLL IC based on signals from stable frequency sources such as crystal oscillators. Since it was difficult to extract the sampling clock outside the board to directly measure ϕ CLK, ϕ CLK was measured indirectly using the configuration shown in Fig. 5. By inputting independent oscillator signals to two ADCs driven by a common clock, the common phase noise component of channels 1 and 2 becomes only ϕ CLK, allowing measurement of only the clock phase noise. Additionally, by configuring the clock supply method for driving the ADCs as shown in Fig. 6, it becomes possible to measure the residual clock phase noise

$S\phi$ DUTresidual reduced through correlation processing. In this study, ADCs with a full-scale range of 3.8 V and 16 bits (ENOB: 12.1 bits) were used, with a sampling frequency of 160 MHz. A 10 MHz crystal oscillator was used as the source for both the OSC and clock reference. Fig. 7 shows the DSB phase noise measurement results for both the clock phase noise and residual

phase noise. The black line in the figure represents the phase noise characteristics of the sampling clock measured with the configuration in Fig. 5, while the colored characteristics show results measured with the configuration in Fig. 6. The blue line corresponds to $M = 10^4$ in the frequency range from 300 kHz to 1 MHz, the red line to 10^5 , and the yellow line to 10^6 . It can be confirmed that the phase noise decreases by $10\log M$, i.e., 5 dB, each time M increases by a factor of 10. Furthermore, since the fluctuation range of the cross spectrum has not converged, it is understood that phase noise can be further reduced by increasing M .

[gemini]

In all-digital phase noise measurement, while the reduction of ADC phase noise through correlation processing has already been established, this paper investigates the residual amount of the sampling clock phase noise (ϕ CLK) after correlation processing. The digitizer board used in this study generates its sampling clock using an onboard PLL IC, based on a signal from a stable frequency source such as a crystal oscillator. As it was difficult to extract the sampling clock from the board to measure ϕ CLK directly, we measured it indirectly using the configuration shown in Fig. 5. By inputting independent oscillator signals into two ADCs driven by a common clock, the only common phase noise component between channels 1 and 2 is that of ϕ CLK, allowing only the clock's phase noise to be measured. Furthermore, by adopting the configuration shown in Fig. 6 to supply the clock to the ADCs, we can measure the residual clock phase noise ($S\phi$ DUTresidual) that has been reduced by correlation processing. For this measurement, we used an ADC with a full-scale range of 3.8 V and 16-bit resolution (ENOB: 12.1 bit), and the sampling frequency was set to 160 MHz. A 10 MHz crystal oscillator was used as the source for both the input signal (OSC) and the clock generation. Figure 7 shows the measured double-sideband (DSB) phase noise results for the sampling clock and the residual phase noise. The black line in the figure represents the phase noise characteristics of the sampling clock measured with the Fig. 5 configuration, while the colored curves show the results measured with the Fig. 6 configuration. The blue, red, and yellow lines correspond to $M = 10^4$, $M = 10^5$, and $M = 10^6$, respectively. In the 300 kHz to 1 MHz region, it can be confirmed that for every tenfold increase in M , the phase noise decreases by 5 dB. Moreover, since the fluctuations in the cross-spectrum have not yet converged, it is evident that the phase noise can be reduced further by increasing M .

Chatgpt にどちらの英文がより学術的に優れているかを聞いたら、やはり Gemini のほうを絶賛していた。具体的な評価としては、文法の正確さ、専門用語の使い方、構成、読者への明瞭性、図の明示という観点で圧倒的に優れているとのこと。英語への翻訳はやはり Gemini が強い。

4. 提案手法と従来法の位相雑音測定結果比較

4.1 提案手法と従来法の測定結果を同時に得るための測定系構成

Fig. 8 に従来型と提案手法である基準発振器を使用しない全デジタル位相雑音測定結果を比較するための構成を示す.この構成は,従来法と提案手法の位相雑音を別々に測定すること無く,完全に同一タイミングの DUT 信号について位相雑音特性を比較することができる.DUT には 10 MHz の DDS 周波数シンセサイザを使用した.

最小化なし

[Gemini]

Figure 8 shows the configuration for comparing the conventional method with the proposed all-digital phase noise measurement method, which does not use a reference oscillator. This setup makes it possible to compare the phase noise characteristics of the two methods on the exact same DUT signal instance, eliminating the need for separate measurements. A 10 MHz DDS frequency synthesizer was used as the DUT (Device Under Test).

[chatgpt]

Figure 8 shows the configuration used to compare the conventional method and the proposed all-digital phase noise measurement method, which does not require a reference oscillator. This configuration enables comparison of the phase noise characteristics of the DUT signal under exactly the same timing conditions, without separately measuring the phase noise for the conventional and proposed methods. A 10 MHz DDS frequency synthesizer was used as the DUT.

Gemini と chatgpt の翻訳を chatgpt でどちらがより学術的に優れているかを聞いた。Chatgpt は自分自身の回答を選ぶと思ったが、Gemini のほうが優れていると回答を出した。他の AI から見ても Gemini の翻訳はとても優れていることが分かった。

具体的な評価としては、chatgpt のほうはやや冗長な文章を使いがちであることと、Gemini に比べてあいまいな表現を使っていることが挙げられた。

4.2 位相雑音特性の比較

Fig. 9 に従来型と提案手法による位相雑音の測定結果を示す.同図には, Fig. 7 で測定したクロックの位相雑音も灰色の線で併せて示してある.この結果より,従来法と提案手法共に同等の位相雑音特性が得られていることがわかる.離調周波数 100 Hz 近傍のスペクトルのばらつきに差が生じているが,DUT の位相雑音に比べクロックの位相雑音が 10 dB 程度大きいことが原因である.このため M をさらに増加することで最終的には両者の測定結果は一致すると考えられる.

[gemini]

Figure 9 shows the phase noise measurement results from the conventional and proposed methods. In the same figure, the phase noise of the clock measured in Fig. 7 is also shown as a gray line. These results indicate that both the conventional and proposed methods yield comparable phase noise characteristics. Although a difference in the spectral variance is observed near the 100 Hz offset frequency, this is because the clock's phase noise is approximately 10 dB higher than that of the DUT. Therefore, it is considered that by further increasing M, the measurement results from the two methods will eventually converge.

[deepl]

Figure 9 shows the phase noise measurement results obtained using the conventional method and the proposed method. The figure also shows the phase noise of the clock measured in Figure 7 as a gray line. From these results, it can be seen that both the conventional method and the proposed method yield equivalent phase noise characteristics. Although there is a difference in the spectral variation near the detuning frequency of 100 Hz, this is due to the fact that the phase noise of the clock is approximately 10 dB larger than that of the DUT. Therefore, it is considered that by further increasing M, the measurement results of both methods will eventually match.

今回は AI と翻訳専用の DeepL を使用した。これを chatgpt でどちらが優れているかを聞いた。それでもやはり、Gemini のほうに軍配が上がった。具体的な評価としては、先程の文章と似た評価であったが、Gemini のほうがより論文に適している表現や構成をしていることが挙げられた。

まとめ

本稿では従来の全デジタル位相雑音計測に変わる新たな手法として,基準発振器を使用しない全デジタル位相雑音測定系を提案し,従来の半分の回路規模で位相雑音の測定が可能なことを明らかにした.

[Gemini]

In this work, we introduce a new method for all-digital phase noise measurement that eliminates the need for a reference oscillator, replacing the conventional technique. We have demonstrated that phase noise measurement is possible with a circuit half the size of the previous implementation.

[google 翻訳]

In this paper, we propose a new method for all-digital phase noise measurement that does not use a reference oscillator, as an alternative to conventional all-digital phase noise measurement techniques, and we clarify that it is possible to measure phase noise with a circuit size half that of traditional methods.

次は Google 翻訳と勝負させた。審判は chatgpt である。二つの翻訳のどちらが学術的に優れているかを聞いたら、やはり Gemini であった。

具体的な評価としては、Gemini は英語の繰り返し表現もきちんと検知し、同じような言い回しを避けるまたは使わない英語にしてくれるところが今回の勝因であると chatgpt が評価している。また、Google 翻訳のほうが、直訳的な英語であるという評価がされていた。個人的にとっても面白い評価であると感じた。