上野のresearchmapおよび個人HP (https://yuteno.github.io/)で資料公開より詳細な発表資料(英語): https://researchmap.jp/y-ueno/presentations/42717344

理化学研究所量子コンピュータ研究センター 超伝導量子計算システム研究ユニット 基礎科学特別研究員 上野 洋典


自己紹介

• 経歴

- 2015.4~2017.3: 東大工学部 計数工学科
- 。2017.4~2022.3: 東大情報理工 システム情報学専攻 中村研
 - 計算機アーキテクチャ、省電力計算
 - 博論: 超伝導古典回路を用いた量子誤り訂正
- 。2022.5~2023.2: ミュンヘン工科大学 訪問研究員
 - HPC、アーキテクチャ、量子-HPC連携
- 。 2023.4~現在: 理研RQC 田渕ユニット 基礎特研究員



- ○計算機アーキテクチャ、超伝導古典(SFQ)回路、 誤り耐性量子計算
- 物理の方々に囲まれつつ計算機アーキテクチャやってます



@Quantum week 2024

計算機アーキテクチャ

What is Computer architecture?

- "Computer Architecture is the science and art of selecting and interconnecting hardware components to create computers that meet <u>functional</u>, <u>performance</u> and <u>cost</u> goals."
- WWW Computer Architecture Page

建築(アーキテクチャ)とのアナロジー





計算機アーキテクチャ分野の研究対象

計算機全体の構成 計算機を取り巻く環境

システムアーキテクチャ

ノイマン型アーキテクチャ, キャッシュ, 分散システム


命令セットアーキテクチャ (ISA)


RISC, CISC, VLIW

計算機の中身

マイクロアーキテクチャ

CPU, パイプライン, 投機的実行











x86 (CISC) vs. RISC-V (RISC)





ベクトル演算器

高

計算機アーキテクチャの隣接分野

トップ国際学会 国内研究会 高レイヤ (情報処理学会・電子情報通信学会) AL (アルゴリズム) SC · ICPP スパコン・並列計算 HPC(スパコン設計/利用) PLDT プログラミング言語 PRO(プログラミング) SOSP OS OS (オペレーティングシステム) **ASPLOS** アーキ for OS, PL ARC・CPSY(システムアーキ) ISCA · HPCA アーキテクチャ RECONF・EMB (FPGA・組み込み) **MICRO** マイクロアーキ SLDM・ICD(LSI・設計自動化) FPL · FPGA FPGA · CGRA SDM(材料・デバイス) DAC 設計自動化・回路 低 ISSCC · VLSI 回路設計・実チップ


上は計算機と不可分なソフトウェアまで 下はビットまで

計算機アーキテクチャの役割


- 抽象化のレベルを適切に定めるプログラマが何を意識して何を意識しないか
- 上位、下位レイヤの変化に応じて コストを最小化しつつ計算機の設計を 更新
- 各コンポーネントを統合して 計算機全体としての性能見積もり、 フィードバック
 - 。どこに何を押し付けるか決める
- 計算能力の継続的な向上の展望を示す

アプリ アルゴリズム プログラミング言語 アセンブリ/機械語 命令セットアーキ マイクロアーキ ゲート/レジスタ デバイス

- 高速
- 低消費電力
- 冷凍機内でのみ動作
- メモリが高コスト




- 計算量的優位性
- 565
- ・ 冷凍機内でのみ動作




- ・多項式のコストで 誤りの指数的な低減
- 誤り推定=グラフ処理
- 冷凍機内外の通信増
 - ♂♂♂♂○づ○づ○づ○づ○づ○づ○づ○づ○づ○づ○づ○づづづ<
 - 70707

 - 70707
 - $\circ \nearrow \circ \nearrow \circ$

- 高速
- 低消費電力
- 冷凍機力での動作
- メモリが高コスト




- 計算量的優位性
- 冷凍機内でのみ動作




- ・多項式のコストで 誤りの指数的な低減
- 誤り推定=グラフ処理
- · 冷凍機片外 (5)通信增
 - 0 7 0 7 0
 - 70707

 - 07070



- 計算量的優位性
- 冷凍機内でのみ動作




- ・多項式のコストで 誤りの指数<u>的な低減</u>
- 誤り推定 = グラフ処理
- 冷凍機內外等運信增

 - 07070



脳型計算に着想を得た分散処理方式の量子誤り推定器を アルゴリズム・ハードウェア協調設計により実現




発表内容

- ●背景
 - ◦超伝導誤り耐性量子計算機
 - 。表面符号
- 実用的な量子誤り訂正機構の満たすべき性質
- QECOOL: SFQ回路を用いた表面符号の誤り推定器
- QECOOLの拡張および最近の関連トピック
- ・まとめ

超伝導量子ビット


- 量子ビットの有望な実現方法の1つ
 - ○極低温環境(希釈冷凍機内)で動作
- 通常の計算機に比べてエラー率が高い
 - ○1回の操作で0.1~1%程度
 - X (ビット反転) とZ (位相) の2種類のエラーが生じる
- 直接観測すると量子状態が破壊される
 - 。間接的な測定によるエラー検出・訂正必要



理研RQCの64量子ビットチップ(左)と希釈冷凍機(右)


Copyright; RIKEN Center for Quantum Computing

誤り耐性超伝導量子計算機の主な構成要素




- 「<u>いかにして効率的な誤り訂正プロセスを実現するか</u>」 が誤り耐性量子計算の実現性の決め手
- 表面符号の誤り推定(復号)がボトルネック

量子誤り訂正符号: 表面符号



- 複数の物理量子ビットを冗長に組み合わせて論理量子ビットを表現
- 表面符号の誤り推定はグラフマッチング問題に帰着される
- → 古典計算機のアシストにより量子計算機の誤り耐性を向上!

表面符号の誤り推定の概要、古典との対比




- データ量子ビット(論理状態)+補助量子ビット(パリティチェック)
- 誤り推定(復号) = エラーパリティ情報からエラーの種類・位置を推定


Cf. 古典計算機における パリティビットを使った誤り訂正

$$100 -> 00$$

? ? ? -> ? <u>?</u> ? 1 1


表面符号の機能





- 各補助量子ビットは隣接したデータ量子ビットの パリティチェックに使われる
 - 。エラー鎖の端点のみが奇パリティ(**ホットシンドローム**)になると期待される
- データ量子ビットのエラーを直接の観測なしに検出できる

表面符号の誤り推定(復号)




仮定

- XとZのエラーは独立に推定できる
- なるべく短いエラー鎖が生じる



Minimum Weight Perfect Matching (MWPM)




V: Hot syndromes

 W_e : Manhattan distance

Exact solution: **Blossom algorithm (** $O(n^3)$ **)**

表面符号の誤り推定(復号)




仮定

- XとZのエラーは独立に推定できる
- なるべく短いエラー鎖が生じる



Minimum Weight Perfect Matching (MWPM)




V: Hot syndromes

 W_e : Manhattan distance

Exact solution: **Blossom algorithm (** $O(n^3)$ **)**

補助量子ビットの観測エラー



• 補助量子ビットに観測エラーが生じる場合は 複数回観測を繰り返して3次元のシンドローム格子を構築

参考:Google Willow

ニュース

Googleの量子チップ「Willow」、閾値以下の量子エラー訂正 世界初

清宮信志 2024年12月10日 13:21






Googleは、新型量子チップ「Willow」を発表した。量子ビット数を増やしてスケールアップするにつれ、エラーを指数関数的に削減出来る画期的な技術を採用。30年にわたる課題を解決したとしており、最新のスーパーコンピュータで10の25乗と

出典: Impress watch

https://www.watch.impress.co.jp/docs/news/1646267.html



出典: Google


https://blog.google/technology/research/google-willow-quantum-chip/

- 超伝導量子ビット+表面符号で論理エラー率の低減を確認
- 誤り推定は事後的にソフトウェアで実行している


発表内容

- 背景
 - ◦超伝導誤り耐性量子計算機
 - 。表面符号
- 実用的な量子誤り訂正機構の満たすべき性質
- QECOOL: SFQ回路を用いた表面符号の誤り推定器
- QECOOLの拡張および最近の関連トピック
- ・まとめ


実用的な誤り推定器の満たすべき性質



極低温で動作するQECアーキテクチャ




超伝導古典回路による誤り推定




- 単一磁束量子(SFQ: Single Flux Quantum)回路
- 超伝導リング内の磁束量子の有無で0 or 1を表現
- 4K程度の極低温環境でのみ動作
- CMOSに比べて高速・低消費電力
- 大規模なメモリの構築は難しい
 - 。 MWPMをSFQで実行するのは現実的でない


誤り訂正レイテンシの影響

論理Clifford演算






MWPMが実用的でない理由




オンライン誤り推定



発表内容

- 背景
 - ◦超伝導誤り耐性量子計算機
 - 。表面符号
- 実用的な量子誤り訂正機構の満たすべき性質
- QECOOL: SFQ回路を用いた表面符号の誤り推定器
- QECOOLの拡張および最近の関連トピック
- ・まとめ


提案手法: QECOOL



QECOOLのアーキテクチャ


- Quantum Error COrrection by On-Line decoding algorithm
- 脳型計算に触発された**分散型のアーキテクチャ**
 - 。大規模RAMが不要
 - 。補助量子ビットに1対1に対応するUnitを導入
 - 。Unit同士の3種類の信号伝播によりマッチング問題を解く

QECOOLの処理の概要




MWPMの貪欲な近似アルゴリズム $O(n^2)$, 近似度 1/2


観測エラーへの対応



- 各Unitは複数のシンドロームを保持するO(K)のバッファを持つ
- バッファの読み出し順を工夫する以外は2次元の場合と同じ処理

QECOOLの誤り訂正性能






Experimental condition

- Measurement process is performed once every 1 μs
- Each QECOOL Unit has a **7-bit** buffer to store syndrome values
- If buffer entry size is greater than K=3, QECOOL is performed; otherwise, each Unit waits for measurement process
- MWPM operates with batch-QEC manner
- しきい値: QECOOL p=0.01, MWPM p=0.03

QECOOL誤り推定器のSFQ回路による実装



Base pointer and Reg State machine

Spike out

Architecture overview of QECOOL

SFQ design layout of QECOOL Unit

JJs: 3177

Area: 1.274 mm²

Latency: 215 ps

Power cons.: **2.78 μW**

Required power per logical qubit on 4-K environment

Suppose d = 9,

$$(9 \times 8 \times 2 \times 2.78_{[\mu W]}) = 400_{[\mu W]}$$

QECOOLまとめ

- 極低温環境でのオンライン処理はスケーラブルな超伝導 FTQCの実現のために必須
- SFQ回路で実装したQECOOL誤り推定器は レイテンシ制約を満たしつつ極低温環境で動作する
- QECOOLはデータ・観測エラーが生じる場合の 単一論理ビットを保護できる

誤り推定器の満たすべき性質

- ✓ 消費電力
- ✓ レイテンシ 機能性 精度

発表内容

- 背景
 - ◦超伝導誤り耐性量子計算機
 - 。表面符号
- 実用的な量子誤り訂正機構の満たすべき性質
- QECOOL: SFQ回路を用いた表面符号の誤り推定器
- QECOOLの拡張および最近の関連トピック
- ・まとめ


極低温環境での復号器の関連研究

Table 1. Comparison of Cryo-CMOS and SFQ decoders. The area, power consumption and throughput are per distance-9 logical qubit.


	NN [32]	AQEC [38]	QECOOL [39]	QULATIS [40]	NEO-QEC [84]	Clique [103]
Platform	CMOS	SFQ	SFQ	SFQ	SFQ	SFQ
Meas. errors			✓	\checkmark	✓	✓
Lattice surgery				✓	✓	
Area (mm ²)	10	369	183	16.4	N/A	14.4
Power consumpt. (μW)	20 000	3780	400.3	417.4	614.9	99
Throughput Max/Avg. (ns)	28	19.2/3.8	364/9.15	82/2.12	N/A	0.24
	TQE	ISCA	DAC	HPCA	<u> 2022.</u>	ASPLOS
		2020	<u> 2021</u>	<u> 2022</u>	<u>05758</u>	2023

Francesco Battistel, Christopher Chamberland, Kauser Johar, Ramon W. J. Overwater, Fabio Sebastiano, Luka Skoric, Yosuke Ueno, Muhammad Usman, "Real-Time Decoding for Fault-Tolerant Quantum Computing: Progress, Challenges and Outlook", Nano Futures, Vol. 7, Num. 3, pp. 032003.

QECOOLの格子手術向け拡張




with SC-based QEC



- Extension of QECOOL for decoding of lattice surgery
 - \circ Supporting logical operations of the universal quantum gate set $\{H, CNOT, T\}$
- SFQ circuit design of QULATIS decoder is suitable for <u>online decoding in a cryogenic environment</u>

2値化NNをQECOOLの精度向上



- A two-stage decoder with binarized CNN and QECOOL/QULATIS
 - Improve threshold values of QECOOL/QULATIS
- SFQ design of <u>Neural Processing Unit</u> for binarized CNN
 - Suitable for <u>online decoding in a cryogenic environment</u>
 [1] S. Gicev, L. C. Hollenberg, and M. Usman, A scalable and fast artificial neural network syndrome decoder for surface codes, arXiv preprint arXiv:2110.05854 (2021).

発表内容

- 背景
 - ◦超伝導誤り耐性量子計算機
 - 。表面符号
- 実用的な量子誤り訂正機構の満たすべき性質
- QECOOL: SFQ回路を用いた表面符号の誤り推定器
- QECOOLの拡張および最近の関連トピック
- ・まとめ

まとめ・今後の展望

- SFQ回路を用いた量子誤り訂正機構を提案
 - 。極低温環境での誤り訂正により量子計算機のスケーラビリティを向上
- 脳型計算に触発されたアルゴリズムとハードウェアの 協調設計により高効率な回路を実現