版本信息：

版本REV2025

时间26/05/2025

MLK-F3P-CZ02开发平台硬件使用手册

微信扫码注册米联客技术论坛www.uisrc.com免费享受更多资源

扫码关注微信公众平台“米联客(MILIANKE)”掌握更多信息动态

技术支持

客户可以通过以下链接获取米联客官方店铺的客服联系方式，加入米联客企业微信技术支持群，获得专业的技术支持和解答。感谢您的支持！

京东米联客旗舰店：https://milianke.jd.com
天猫米联客旗舰店：https://milianke.tmall.com
淘宝米联客生态店：https://milianke.taobao.com

售后

1：7天无理由退货(人为原因除外)
2：质保期限：本司产品自快递签收之日起，提供一年质保服务(主芯片，比如FPGA 或者CPU等除外)。
3：维修换货，需提供淘宝订单编号或合同编号，联系销售/技术支持安排退回事宜。
售后维修请登录工单系统：https://www.uisrc.com/plugin.php?id=x7ree_service
4：以下情形不属于质保范畴
A：由于用户使用不当造成板子的损坏:比如电压过高造成的开发板短路,自行焊接造成的焊盘脱落、铜线起皮等。
B：用户日常维护不当造成板子的损坏：比如放置不当导致线路板腐蚀、基板出现裂纹等
5：质保范畴外（上方第4条）及质保期限以外的产品，本司提供有偿维修服务。维修仅收取器件材料成本，往返运 费全部由客户承担。
6：寄回地址，登录网页获取最新的售后地址：https://www.uisrc.com/t-1982.html

常州米联客信息科技有限公司
版权所有
常州溧阳总部：常州溧阳市中关村吴潭渡路雅创高科制造谷 10-1幢楼
南京研发基地：南京市江宁区秣陵街道吉印大道3118号联东U谷·南京九龙湖智造创新港3号楼9楼

手册版本	核心板硬件版本	底板硬件版本	版本描述
V1.0	2024-09-27	2025-05-26	初版

目录

MLK-F3P-CZ02 开发板硬件使用手册 ..... 错误！未定义书签。
用户须知—使用必看 4
一、产品概述 5
二、硬件参数概述 6
三、核心模块 7
四、 功能底板 7
五、硬件详细描述 8
1:DR1 8
2:DDR 内存 8
3:FLASH 10
4:EMMC 11
5:PS 系统时钟 11
6:PL 时钟 12
7:上电复位 12
8:模式开关 13
9:核心板电源管理 13
10:核心板连接器信号定义 14
11:UART&JTAG 16
12:以太网 16
13:USB2.0 接口 17
14:SD 接口 18
15:HDMI 接口 19
16:EEPROM&RTC 20
17:LED&KEY 20
18:CAN&RS485 21
19:FEP 高速扩展接口 22
20:GPIO 23
21:AUDIO 23
22:底板电源管理 24
六、结构尺寸图 25

用户须知—使用必看

开发板使用人员：

您好！感谢您使用我公司产品，为避免在开发过程中遇到问题，请您在使用前阅读以下几点内容。

1、硬件手册对开发板参数说明来源于开发板原理图，如有疑问请查看原理图 或联系销售、技术支持。

2、请使用稳压电源供电，不要使用纹波较大的电源供电。

3、请不要对核心板上的元件进行改动，如有必要，请联系客服或技术支持。

4、未联系客服或技术支持，对开发板进行改动，造成开发板损坏，不在质保范围，需使用者自行承担。

常州米联客信息科技有限公司

技术服务部

一、产品概述

MLK-F3P-CZ02 是米联客电子 DR1 系列开发平台的一款全新高端产品。

主要特色是：

1) 高性价比：

核心板有多种选择，为客户提供不同需求，节约成本，DDR3 单片或双片、EMMC 都可选焊。设计紧凑：核心板 30(mm)x50(mm)x4.8(mm)，重量仅为 10g 左右，有利于设计更小的功能底板。

2) 资源丰富：

品名	PS 端可用 IO 数量	PL 端可用 IO 数量	总计可用 IO 数量
MLK-CZ02-DR1V90	38 个 MIO	125 个 IO/60 对差分对	163 个 IO/60 对差分对
MLK-CZ02-DR1M90	38 个 MIO	125 个 IO/60 对差分对	163 个 IO/60 对差分对

若客户不需要使用 EMMC（MIO0、9~15）和 FLASH（MIO1~8）可将核心板 FLASH（U4&R16）和 EMMC（U11&R6&R49）拆除后，在自行设计的底板中使用 BANK200 的 16 个 MIO。

MLK-CZ02 核心板将全部 IO 通过连接器引出。BANK32 和 BANK33 电压由底板提供，客户可根据自己的实际使用情况自行设计供电电压；BANK11 电压在核心板上，与 PS 端 BANK200 相连，电压 3.3V；PS BANK501 电压 1V8；所有 BANK 全部组内做 5mil 等长，BANK11 为 7020 独有。（BANK32=VCC_ADJ1，默认 3V3；BANK33=VCC_ADJ2 可调）

3) DEMO 丰富：图像采集处理、HLS 图像算法设计；Linux 开发；千兆网络通信等；


4) 贴心技术支持：为客户提供开发板相关的硬件和软件技术支持，加速产品化开发过程。

二、硬件参数概述


MLK-F3P-CZ02_DR1 硬件参数				
核心板型号			DR1M90GEG400	DR1V90GEG400
Processor Core			双核 ARM 处理器	单核 RISC-V 处理器
Maximum Frequency(MHz)			1000(-2)	800
TIMER			ARM 通用定时器， 2x 系统级 Triple-timer 计数器	RISC-V 定时器， 2x 系统级 Triple-timer 计数器
Cache/TCM			L1:32 KB Instruction,32 KB data per processor L2:512 KB	L1:32KB Instruction,32KB data per processor ITCM：256KB DTCM1：256KB
FPGA主要参数	LUTs		94,464	
	DFFs		104,960	
	ERAM	20K	280	
		Total(Kbits)	5600	
	DRAM (Kbits)		1340	
	DSP		240	
	PLL		8	
	ADC		1	
PS DDR			DDR3 1GB（两片）1333MHZ*32bits	
EMMC			8GB	
SD 卡			1 路 TF 卡接口，一路预留的 TF1 卡接口（不焊接 EMMC 时可使用）	
FLASH			256Mbit QSPI FLASH 1 片 速度 4bit*125Mbps	
PS 晶振			33.3333MHZ(核心模块上)	
PL 晶振			100MHZ(底板上)	
千兆以太网			PS 端 1 路千兆网 PL 端 1 路千兆网	
HDMI			1 路 HDMI 输出支持，最大输出 1080@60fps	
USB2.0			1 路 USB2.0 OTG 的 TYPE_C 接口	
WIFI			1 路 WIFI+BT 模组	
4G			1 路 4G 接口	
USB2.0x2			2 路 USB2.0 HOST 接口	
UART&JTAG			1 路 UART&JTAG 二合一的 TYPE_C 接口	
AUDIO			1 路输入 1 路输出	
GPIO			1 路 GPIO 接口	
CAN			1 路 CAN 接口	
RS485			1 路 RS485 接口	
EEPROM			1 路 24LC02	
RTC			1 路 DS1337	
按键			4 路按键	
LED			5 路 LED	
FEP 扩展 IO			FEP 高速扩展接口，HR BANK，48GPIO/24 对差分，修改底板跳线帽调整电压	
电源输入			核心模块	5V@3A
			功能底板	12V@3A
连接型号			核心模块	DF40C-60DP-0.4Vx1 DF40C-100DP-0.4Vx2
			底板	DF40HC(3.0)-60DS-0.4V(51)x1

		DF40HC(3.0)-100DS-0.4V(51)x2	
	FEP-底板	泰科 5177983	
	FEP-子卡	泰科 5177984	
核心板最大功耗	3W	5W	
整版最大功耗	5W	7W	
外形尺寸	核心模块	30mm*50mm	
	功能底板		125mm*80mm
	连接器合高		3mm

三、核心模块




MLK-CZ02-DR1V90



MLK-CZ02-DR1M90

四、功能底板

MLK-F3P-CZ02 开发板标注如下：



五、硬件详细描述

1:DR1



MLK-CZ02 核心板搭载了一颗 DR1 可编程 FPGA 芯片，核心板 FPGA 芯片资源如下表所示。

表 5-1 核心板 FPGA 芯片资源

MLK-F3P-CZ02_DR1 硬件参数				
核心板型号			MLK-CZ02-DR1M90	MLK-CZ02-DR1V90
主芯片型号			DR1M90GEG400	DR1V90GEG400
Processor Core			双核 ARM 处理器	单核 RISC-V 处理器
Maximum Frequency(MHz)			1000	800
TIMER			ARM 通用定时器， 2x 系统级 Triple-timer 计数器	RISC-V 定时器， 2x 系统级 Triple-timer 计数器
Cache/TCM			L1:32 KB Instruction,32 KB data per processor L2:512 KB	L1:32KB Instruction,32KB data per processor ITCM：256KB DTCM1：256KB
FPGA主要参数	LUTs		94,464	
	DFFs		104,960	
	ERAM	20K	280	
		Total(Kbits)	5600	
	DRAM (Kbits)		1340	
	DSP		240	
	PLL		8	
	ADC		1	

2:DDR 内存



MLK-CZ02 核心板搭载的 DDR3 内存。DDR 单片内存大小是 512MB 据接口 16bit，两片 1GB。DDR3 采用了 1.35V 电压标准，并且具备终端补偿电阻。PCB 布线的时候终端补偿电阻尽量靠近了 DDR3 内存，确保了最高速度可以达到 1333MHZ。

表 5-2-1 MLK-CZ02 系列使用 DDR 型号

核心板型号	DDR 型号	DDR 容量	厂家	位号
MLK-CZ02-DR1V90	GDP2BFLM-WB	单片 512MB，2 片共 1GB	GD	U2,U3
MLK-CZ02-DR1M90	GDP2BFLM-WB	单片 512MB，2 片共 1GB	GD	U2,U3



DR1 DDR 引脚分配表：

DDR DATA	DR1 PIN	IOSTANDARD	DDR ADDR	DR1 PIN	IOSTANDARD
ddr3_d[0]	C3	/	ddr3_addr[0]	N2	/
ddr3_d[1]	B3	/	ddr3_addr[1]	K2	/
ddr3_d[2]	A2	/	ddr3_addr[2]	M3	/
ddr3_d[3]	A4	/	ddr3_addr[3]	K3	/
ddr3_d[4]	D3	/	ddr3_addr[4]	M4	/
ddr3_d[5]	D1	/	ddr3_addr[5]	L1	/
ddr3_d[6]	C1	/	ddr3_addr[6]	L4	/
ddr3_d[7]	E1	/	ddr3_addr[7]	K4	/
ddr3_d[8]	E2	/	ddr3_addr[8]	K1	/
ddr3_d[9]	E3	/	ddr3_addr[9]	J4	/
ddr3_d[10]	G3	/	ddr3_addr[10]	F5	/
ddr3_d[11]	H3	/	ddr3_addr[11]	G4	/
ddr3_d[12]	J3	/	ddr3_addr[12]	E4	/
ddr3_d[13]	H2	/	ddr3_addr[13]	D4	/
ddr3_d[14]	H1	/	ddr3_addr[14]	F4	/
ddr3_d[15]	J1	/	ddr3_ba[0]	L5	/
ddr3_d[16]	P1	/	ddr3_ba[1]	R4	/
ddr3_d[17]	P3	/	ddr3_ba[2]	J5	/
ddr3_d[18]	R3	/	ddr3_s0	N1	/
ddr3_d[19]	R1	/	ddr3_ras	P4	/
ddr3_d[20]	T4	/	ddr3_cas	P5	/
ddr3_d[21]	U4	/	ddr3_we	M5	/
ddr3_d[22]	U2	/	ddr3_odt	N5	/
ddr3_d[23]	U3	/	ddr3_rst	B4	/
ddr3_d[24]	V1	/	ddr3_cke0	N3	/
ddr3_d[25]	Y3	/	ddr3_clkp[0]	L2	/
ddr3_d[26]	W1	/	ddr3_clkn[0]	M2	/
ddr3_d[27]	Y4	/	ddr3_dqsp[0]	C2	/
ddr3_d[28]	Y2	/	ddr3_dqsn[0]	B2	/
ddr3_d[29]	W3	/	ddr3_dqsp[1]	G2	/

ddr3_d[30]	V2	/	ddr3_dqsn[1]	F2	/
ddr3_d[31]	V3	/	ddr3_dqsp[2]	R2	/
ddr3_dm[0]	A1	/	ddr3_dqsn[2]	T2	/
ddr3_dm[1]	F1	/	ddr3_dqsp[3]	W5	/
ddr3_dm[2]	T1	/	ddr3_dqsn[3]	W4	/
ddr3_dm[3]	Y1	/			


3:FLASH



核心板具有一片 4bit SPI FLASH，型号是 GD25Q256DYIGR。FLASH 可用于保存数据和代码，初始化 PL 和 PS 部分子系统。

主要技术参数

- 256Mbit
- x1, x2, and x4 支持
- 工作于 3.3V



DR1 FLASH 引脚分配表：

FLASH PIN	DR1 PIN	IOSTANDARD	FLASH PIN	DR1 PIN	IOSTANDARD
SDI/DQ0	MIO2	/	SCK	MIO6	/
SDO/DQ1	MIO3	/	#CS	MIO1	/
#WP/DQ2	MIO4	/			
#HOLD/DQ3	MIO5	/			


4:EMMC



MLK-CZ02 核心板焊接了 8GB 大容量的 EMMC。EMMC 连接到了 DR1 的 SD1 接口，接口采用的是 SD 模式。EMMC 具备体积小，容量大，使用方便，速度快等有点，数据时钟可以达到 50MHZ。直接焊接在核心板上，可以使用在震动或者环境相对恶劣的场合。

表 5-4-1 MLK-CZ02 使用 EMMC 型号

EMMC 型号	容量/片	厂家	位号
IS21EF08GA-JCLI	8GB	ISSI	U11




DR1 EMMC 引脚分配表：

EMMC PIN	DR1 PIN	IOSTANDARD
EMMC_D0	MIO10	/
EMMC_D1	MIO13	/
EMMC_D2	MIO14	/
EMMC_D3	MIO15	/
EMMC_CMD	MIO11	/
EMMC_CLK	MIO12	/

5:PS 系统时钟

对于 PS 的系统输入时钟只需要在 DR1 IP 核中正确设置时钟频率，不需要进行 PIN 脚约束。



DR1 PS 端时钟引脚分配表：

时钟 PIN	方向	DR1 PIN	IOSTANDARD	描述
PS_CLK	输入	E7	/	时钟输入

6:PL 时钟

底板具备一颗 100MHZ 时钟输入到 DR1 芯片 PL 端的 BANK33 的 GC 管脚 P 端，供 PL 端的 IO 使用。




DR1 PS 端时钟引脚分配表：

时钟 PIN	方向	DR1 PIN	IOSTANDARD	描述
PL_CLK	输入	H16	LVCMOS33	时钟输入

7:上电复位

开发平台上电复位信号是 PS_POR_B，此复位信号接到上电复位芯片 TPS3106K33DNVR。底板将不再把 MR 引出，用户如有需要 DDR 复位的可将 MR 单独引出。

开发平台外部复位信号是 PS_SRST_B，此复位信号接到功能底板的按键输入。下拉复位全局功能。



8:模式开关



模式开关 SW1 在底板上，通过设置模式开关，可以实现 JTAG 模式、SD 卡模式、QSPI 模式的切换。

Pin-signal / Mode	MIO[8]	MIO[7]	MIO[6]	MIO[5]	MIO[4]	MIO[3]	MIO[2]
	VMODE[1]	VMODE[0]	BOOT_MODE[4]	BOOT_MODE[0]	BOOT_MODE[2]	BOOT_MODE[1]	BOOT_MODE[3]
Boot Devices							
JTAG Boot Mode; cascaded is most common(1)				0	0	0	**JTAG Chain Routing**(2) 0: Cascade mode 1: Independent mode
NOR Boot(3)				0	0	1	
NAND				0	1	0	
Quad-SPI(3)				1	0	0	
SD Card				1	1	0	
Mode for all 3 PLLs							
PLL Enabled			0	Hardware waits for PLL to lock, then executes BootROM.			
PLL Bypassed			1	Allows for a wide PS_CLK frequency range.			
MIO Bank Voltage(4)							
	Bank 1	**Bank 0**	Voltage Bank 0 includes MIO pins 0 thru 15. Voltage Bank 1 includes MIO pins 16 thru 53.				
2.5 V, 3.3 V	0	0					
1.8 V	1	1					

模式开关 SW1 在底板上，通过设置模式开关，可以实现 JTAG 模式、SD 卡模式、QSPI 模式以及 DR1 芯片 EMMC 模式的切换。

BOOT	SW1/MIO3	SW2/MIO4	SW3/MIO5
JTAG	ON/0	ON/0	ON/0
QSPI	ON/0	ON/0	OFF/1
SD_CARD	ON/0	OFF/1	OFF/1
EMMC	OFF/1	OFF/1	OFF/1
EMMC ONIY FOR DR1			

拨码开关拨 ON 为低电平信号 0，拨 OFF 为高电平信号 1。

9:核心板电源管理

核心板集成电源管理，核心板输入电压 5V。

1、核心板提供 0V95、1.8V、3.3V、1.35V、0V75 等电源。

2、核心板电源由底板供电，VCCO_32 由 VCC_ADJ1 供电，VCCO_33 由 VCC_ADJ2 供电。

核心板上电时序如下：



10:核心板连接器信号定义

在 MLK_CZ02_DR1 核心板搭配的 DR1V/M90GEG400 主芯片上，BANK33 的 IO 有部分为 ADC 管脚，此部分管脚不可用作高速 IO，详见芯片手册，下图为手册截图：

3.2.6 ADC 性能

表 3-22 ADC 性能

描述		最 小	典 型	最 大	单位
模块接口位宽		-	-	12	Bits
工作时钟		-	-	14	MHz
最高采样速率		-	-	1	MS/s
I/O 通道数量		-	-	17	对
ADC 输出数字位宽		-	-	12	bit
ADC 有效精度，专用通道		-	10	-	bit
ADC 有效精度，复用通道		-	10	-	bit
动态范围，专用通道	单端	0	-	V_{CCADC_VREFP}	V
	差分	$-V_{CCADC_VREFP}$		V_{CCADC_VREFP}	V
动态范围，复用通道	单端	0	-	1	V
	差分	-1	-	1	V
增益误差		-	±0.5	-	%FS
偏移误差		-	±1	-	%FS
Integral Non-Linearity(INL)，单端/差分		-	-	±2.2	LSB
Different Non-Linearity(DNL)，单端/差分		-0.95	-	1.7	LSB

注：

1. 如需要 ADC 高精度测量，需避免其他未进行采样的 ADC 复用通道作普通 I/O 使用，否则会影响以上指标。


2. 增益误差指 ADC 内核相对于其接收的基准电压。使用外部参考源时基准即为 VREFP 管脚上的电压。

绿色字体均为 ADC 管脚，自行设计底板时需避让这部分 IO 作为高速 IO 使用。


HT1				HT2				HT3			
连接器 PIN	DR1 PIN	连接器 PIN	DR1 PIN	连接器 PIN	DR1 PIN	连接器 PIN	DR1 PIN	连接器 PIN	DR1 PIN	连接器 PIN	DR1 PIN
A1	VCC_5V0	B1	VCC_5V0	A1	GND	B1	GND	A1	E17	B1	B19
A2	VCC_5V0	B2	VCC_5V0	A2	NC	B2	NC	A2	D18	B2	A20
A3	VCC_5V0	B3	VCC_5V0	A3	NC	B3	NC	A3	D19	B3	C20

A4	VCC_5V0	B4	VCC_5V0	A4	NC	B4	NC	A4	D20	B4	B20
A5	GND	B5	GND	A5	V5	B5	MR	A5	GND	B5	GND
A6	GND	B6	GND	A6	T5	B6	Y7	A6	E18	B6	F16
A7	GND	B7	GND	A7	U5	B7	Y6	A7	E19	B7	F17
A8	B8	B8	NC	A8	V6	B8	Y9	A8	F19	B8	G17
A9	NC	B9	NC	A9	W6	B9	Y8	A9	F20	B9	G18
A10	A5	B10	F9	A10	U7	B10	V8	A10	GND	B10	GND
A11	NC	B11	J6	A11	V7	B11	W8	A11	J18	B11	H15
A12	A6	B12	G6	A12	GND	B12	GND	A12	H18	B12	G15
A13	NC	B13	F6	A13	U9	B13	W10	A13	G19	B13	H16
A14	PG_1V35	B14	NC	A14	U8	B14	W9	A14	G20	B14	H17
A15	NC	B15	NC	A15	T9	B15	W11	A15	J15	B15	G14
A16	GND	B16	A7	A16	U10	B16	Y11	A16	GND	B16	GND
A17	E6	B17	D6	A17	V11	B17	Y12	A17	K19	B17	K14
A18	B5	B18	B7	A18	V10	B18	Y13	A18	J19	B18	J14
A19	E9	B19	NC	A19	GND	B19	GND	A19	J20	B19	K16
A20	C6	B20	NC	A20	T11	B20	V12	A20	H20	B20	J16
A21	D9	B21	NC	A21	T10	B21	W13	A21	GND	B21	GND
A22	E8	B22	D5	A22	P14	B22	W14	A22	K17	B22	L14
A23	C5	B23	D8	A23	R14	B23	Y14	A23	K18	B23	L15
A24	C8	B24	B10	A24	U13	B24	T12	A24	M17	B24	M14
A25	GND	B25	GND	A25	V13	B25	U12	A25	M18	B25	M15
A26	A19	B26	C16	A26	GND	B26	GND	A26	GND	B26	GND
A27	E14	B27	C13	A27	T14	B27	V15	A27	L19	B27	L16
A28	B18	B28	C15	A28	T15	B28	W15	A28	L20	B28	L17
A29	D10	B29	E16	A29	P15	B29	V16	A29	M19	B29	N15
A30	A17	B30	A14	A30	P16	B30	W16	A30	M20	B30	N16
A31	F14	B31	D15	A31	U18	B31	T16				
A32	GND	B32	GND	A32	U19	B32	U17				
A33	B17	B33	A12	A33	GND	B33	GND				
A34	D11	B34	F12	A34	N18	B34	U14				
A35	A16	B35	A11	A35	P19	B35	U15				
A36	F15	B36	A10	A36	R16	B36	V17				
A37	A15	B37	E13	A37	R17	B37	V18				
A38	D13	B38	C18	A38	T17	B38	W18				
A39	GND	B39	GND	A39	R18	B39	W19				
A40	D14	B40	B12	A40	GND	B40	GND				
A41	C17	B41	C12	A41	N17	B41	Y16				
A42	E12	B42	B13	A42	P18	B42	Y17				
A43	A9	B43	B9	A43	N20	B43	Y18				
A44	F13	B44	C10	A44	P20	B44	Y19				
A45	B15	B45	C11	A45	T20	B45	V20				
A46	D16	B46	NC	A46	U20	B46	W20				
A47	B14	B47	VCCBATT	A47	R19	B47	T19				
A48	GND	B48	GND	A48	GND	B48	GND				
A49	BK33_ADJ2	B49	BK33_ADJ2	A49	BK32_ADJ1	B49	BK32_ADJ1				
A50	BK33_ADJ2	B50	BK33_ADJ2	A50	BK32_ADJ1	B50	BK32_ADJ1				

11:UART&JTAG



F3P 使用 SL2.1S 芯片将 UART 和 JTAG 集成一个 TYPE_C 接口，UART 使用 CH342K 芯片将 PS 和 PL 端同时引出，JTAG 使用下载器模块集成，方便下载调试。



PS UART PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
PS_UART_TXD	输出	MIO48	/	DR1 UART 串口发送
PS_UART_RXD	输入	MIO49	/	DR1 UART 串口接收
PL UART PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
PL_UART_TX	输出	J16	LVCMOS33	DR1 UART 串口发送
PL_UART_RX	输入	K16	LVCMOS33	DR1 UART 串口接收

12:以太网



开发板底板具有 2 路千兆以太网口，用户进行千兆网络通信开发，收发总线与对应时钟严格等长。采用的 PHY 型号为国产 PHY 芯片 YT8531DH-CA。

DR1 PS 侧以太网芯片引脚分配表：

信号定义	DR1 PIN	IOSTANDARD
ETH_RXD0	MIO23	/
ETH_RXD1	MIO24	/
ETH_RXD2	MIO25	/
ETH_RXD3	MIO26	/
ETH_RXCTL	MIO27	/
ETH_RXCK	MIO22	/
ETH_TXD0	MIO17	/
ETH_TXD1	MIO18	/
ETH_TXD2	MIO19	/
ETH_TXD3	MIO20	/

ETH_TXCTL	MIO21	/
ETH_TXCK	MIO16	/
ETH_MDIO	MIO53	/
ETH_MDC	MIO52	/
PS_ETH_RST_B	MIO51	/

以太网芯片使用一颗单独的 25M 单端时钟，确保时钟的稳定性。




DR1 PL 侧以太网芯片引脚分配表：

信号定义	DR1 PIN	IOSTANDARD
ETHA_RXD0	G18	LVCMOS33
ETHA_RXD1	H15	LVCMOS33
ETHA_RXD2	G15	LVCMOS33
ETHA_RXD3	H17	LVCMOS33
ETHA_RXCTL	G17	LVCMOS33
ETHA_RXCK	L16	LVCMOS33
ETHA_TXD0	B19	LVCMOS33
ETHA_TXD1	A20	LVCMOS33
ETHA_TXD2	C20	LVCMOS33
ETHA_TXD3	B20	LVCMOS33
ETHA_TXCTL	D18	LVCMOS33
ETHA_TXCK	E17	LVCMOS33
ETHA_MDIO	K14	LVCMOS33
ETHA_MDC	J14	LVCMOS33
ETHA_RST_B	G14	LVCMOS33

13:USB2.0 接口



USB2.0 使用 USB3320 芯片，连接 FPGA 的 MIO29~39&MIO46，使用排针通过跳线帽切换 CH442Q 的 IN 高低电平来切换 USB 的 HOST&SLAVE。其中 SLAVE 接 TYPE_C 接口，HOST 通过 FE1.1S-BSOP28BCN 转换为 4 路信号，一路接 WIFI，一路接 4G，另外 2 路接 USB2.0HOST 接口。



DR1 PS 侧 USB2.0 引脚分配表：


USB PIN	DR1 PIN	IOSTANDARD
USB_RST_B	MIO46	/
USB_STP	MIO30	/
USB_DIR	MIO29	/
USB_CLK	MIO36	/
USB_NXT	MIO31	/
USB_DATA0	MIO32	/
USB_DATA1	MIO33	/
USB_DATA2	MIO34	/
USB_DATA3	MIO35	/
USB_DATA4	MIO28	/
USB_DATA5	MIO37	/
USB_DATA6	MIO38	/
USB_DATA7	MIO39	/

14:SD 接口



开发板 TF-CARD 与主芯片 PS 部分连接，支持 SDIO 模式。TF-CARD 可以用来保存数据和程序，如 LIUNX 操作系统。PS 部分相关的引脚是 MIO[40-47]，其中包含了 TF 卡检测信号。 TF 卡由于没有写保护功能，因此写保护不起作用。由于 TF 卡工作在 3.3V，而 MLK-F3P 的 MIO[40-47]工作于 1.8V，因此使用了 TXS02612 作为电平桥接芯片。

PS 部分的 SDIO IO 在 DR1 IP 中配置，通过阅读原理图，可以快速正确定位 TF 卡所在的 SDIO0 的 MIO 的位置。



DR1 TF 引脚分配表：


TF PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
TF_CD	输入	MIO47	/	TF 卡 CD 检查脚
TF_DAT0	双向	MIO42	/	TF 卡数据 0
TF_DAT1	双向	MIO43	/	TF 卡数据 1
TF_DAT2	双向	MIO44	/	TF 卡数据 2
TF_DAT3	双向	MIO45	/	TF 卡数据 3
TF_CLK	输出	MIO40	/	TF 卡时钟
TF_CMD	输出	MIO41	/	TF 卡命令

15:HDMI 接口



功能底板的 HDMI 输出接口直接由 FPGA 驱动，支持最大 1080@60fps 输出。

功能底板的原理图中，为了快速直观定位到 FPGA 的 PIN 脚，在定义的功能网络部分有具体的 FPGA PIN 脚号。



DR1 HDMIOUT 输出引脚分配表:

HDMI PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
D2+	输出	D19	LVCMOS33	HDMI 数据 3 差分对 P 端
D2-	输出	D20	LVCMOS33	HDMI 数据 3 差分对 N 端
D1+	输出	F16	LVCMOS33	HDMI 数据 2 差分对 P 端
D1-	输出	F17	LVCMOS33	HDMI 数据 2 差分对 N 端
D0+	输出	M14	LVCMOS33	HDMI 数据 1 差分对 P 端
D0-	输出	M15	LVCMOS33	HDMI 数据 1 差分对 N 端
CK+	输出	K17	LVCMOS33	HDMI 时钟差分对 P
CK-	输出	K18	LVCMOS33	HDMI 时钟差分对 N
CEC	双向	G19	LVCMOS33	消费电子控制通道
SCL	双向	E18	LVCMOS33	DDC 接口，用于发送配置信息
SDA	双向	E19	LVCMOS33	
FHP	输入	G20	LVCMOS33	热插拔信号

16:EEPROM&RTC

DS1337 是一款低功耗，具有 56 字节非失性 RAM 的全 BCD 码时钟日历实时时钟芯片。


M24C02 是基于 I2C 总线的存储器件，遵循二线制协议，它具有接口方便，体积小，数据掉电不丢失等特点。

DR1 I2C 引脚分配表：

I2C PIN	DR1 PIN	IOSTANDARD	描述
SCL	L15	LVCMOS33	
SDA	L14	LVCMOS33	

17:LED&KEY


开发板共有 5 路 LED，其中 1 路 PS 端 MIO 的 LED，4 路 PL 端 LED。



DR1 LED 输出引脚分配表：

LED PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
LED1	输出	T19	LVCMOS33	LED1 输出
LED2	输出	R19	LVCMOS33	LED2 输出
LED3	输出	J15	LVCMOS33	LED3 输出
LED4	输出	M20	LVCMOS33	LED4 输出
LED5	输出	MIO51	/	LED5 输出

4 个按键，其中 1 路复位按键，1 路 MIO 按键，2 路 PL 按键。




DR1 按键输入引脚分配表：

KEY PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
KEY1	输入	K14	LVCMOS33	按键 1 输入
KEY2	输入	J14	LVCMOS33	按键 2 输入
KEY3	输入	MIO50	/	按键 3 输入
KEY4	输入	/	/	系统复位

18:CAN&RS485

底板上有 1 路 CAN 通信接口，连接到 PL 端 BANK33 的 IO 上，CAN 收发芯片选用了 TI 公司的 SN65HVD232DR 芯片。工作在 3.3V。


底板上有 1 路 RS485 通信接口，连接到 PL 端 BANK33 的 IO 上。



DR1 CAN 引脚分配表：

CAN PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
CAN0_TXD	输出	F20	LVCMOS33	发送
CAN0_RXD	输入	F19	LVCMOS33	接收
RS485 PIN	DR1 IO 方向	DR1 PIN	IOSTANDARD	描述
RS485_TX0	输出	L17	LVCMOS33	FPGA RS485_0 发送
RS485_RX0	输入	N16	LVCMOS33	FPGA RS485_0 接收
RS485_DE0	输出	N15	LVCMOS33	FPGA RS485_0 方向控制:0 接收 1 发送

19:FEP 高速扩展接口



MLK-F3P 引出 48 个 IO/24 对差分与核心板直连，可接米联客各式 FEP 子卡。




管脚定义如下：

FEP											
连接器 PIN		FPGA PIN	连接器 PIN		FPGA PIN	连接器 PIN		FPGA PIN	连接器 PIN		FPGA PIN
A1		FEPA_5V0	B1		FEPA_5V0	C1		FEPA_5V0	D1		FEPA_5V0
A2		GND	B2		GND	C2		GND	D2		GND
A3		GND	B3		GND	C3		GND	D3		GND
A4	_P	V20	B4	_P	T20	C4	_P	NC	D4	_P	NC
A5	_N	W20	B5	_N	U20	C5	_N	NC	D5	_N	NC
A6	_P	Y18	B6	_P	N20	C6	_P	NC	D6	_P	NC
A7	_N	Y19	B7	_N	P20	C7	_N	NC	D7	_N	NC
A8	_P	Y16	B8	_P	N17	C8	_P	NC	D8	_P	NC
A9	_N	Y17	B9	_N	P18	C9	_N	NC	D9	_N	NC
A10	_P	W18	B10	_P	T17	C10	_P	NC	D10	_P	NC
A11	_N	W19	B11	_N	R18	C11	_N	NC	D11	_N	NC
A12	_P	GND	B12	_P	GND	C12	_P	GND	D12	_P	GND
A13	_N	V17	B13	_N	R16	C13	_N	NC	D13	_N	NC
A14	_P	V18	B14	_P	R17	C14	_P	NC	D14	_P	NC
A15	_N	U14	B15	_N	N18	C15	_N	NC	D15	_N	NC
A16	_P	U15	B16	_P	P19	C16	_P	NC	D16	_P	NC
A17	_N	T16	B17	_N	U18	C17	_N	NC	D17	_N	NC
A18	_P	U17	B18	_P	U19	C18	_P	NC	D18	_P	NC
A19	_N	V16	B19	_N	P15	C19	_N	NC	D19	_N	NC
A20	_P	W16	B20	_P	P16	C20	_P	NC	D20	_P	NC
A21	_N	GND	B21	_N	GND	C21	_N	GND	D21	_N	GND
A22	_P	V15	B22	_P	T14	C22	_P	NC	D22	_P	NC
A23	_N	W15	B23	_N	T15	C23	_N	NC	D23	_N	NC
A24	_P	T12	B24	_P	U13	C24	_P	NC	D24	_P	NC
A25	_N	U12	B25	_N	V13	C25	_N	NC	D25	_N	NC
A26	_P	W14	B26	_P	P14	C26	_P	NC	D26	_P	NC

A27	_N	Y14	B27	_N	R14	C27	_N	NC	D27	_N	NC
A28	_P	V12	B28	_P	T11	C28	_P	NC	D28	_P	NC
A29	_N	W13	B29	_N	T10	C29	_N	NC	D29	_N	NC
A30		GND	B30		GND	C30		GND	D30		GND


20:GPIO



CEP 为米联客自定义的普通 GPIO 接口，间距为 2.54 间距，具有单端 GPIO 250Mbps, LVDS 高速 IO 500Mbps 速度,焊接排针，通过杜邦线可以引出 IO，CEP 可以接米联客 DVP 接口摄像头。

_P 代表了当使用差分信号的时候代表了差分信号的 P;

_N 代表了当使用差分信号的时候代表了差分信号的 N;



CEP											
连接器 PIN		DR1 PIN	连接器 PIN		DR1 PIN	连接器 PIN		DR1 PIN	连接器 PIN		DR1 PIN
1		VCC_CEP1	2		GND	15	_P	V11	16	_N	V10
3	_P	Y12	4	_N	Y13	17	_P	Y7	18	_N	Y6
5	_P	T9	6	_N	U10	19	_P	Y9	20	_N	Y8
7	_P	T5	8	_N	U5	21	_P	V8	22	_N	W8
9	_P	V6	10	_N	W6	23	_P	W10	24	_N	W9
11	_P	U7	12	_N	V7	25	_P	W11	26	_N	Y11
13	_P	U9	14	_N	U8						

21:AUDIO



F3P 新增音频模块，支持一路音频输入一路音频输出，使用时下载完程序后需拔出 JTAG&UART 的 TYPE_C 线可实现无噪声，否则会有部分杂音存在。




音频管脚定义：

信号定义	DR1 PIN	IOSTANDARD
AUD_FCLK	J18	LVCMOS33
SCLK	M18	LVCMOS33
DSDIN	L19	LVCMOS33
LRCK	L20	LVCMOS33
ASDOUT	M19	LVCMOS33
CCLK	J20	LVCMOS33
CDATA	H20	LVCMOS33
ES8388_CE_R	H18	LVCMOS33
HP_DET_L	M17	LVCMOS33

22:底板电源管理


MLK-F3P 底板具有一个 12V 电源供电接口。此接口电源供电，可以用于实际开发和测试，请使用配套电源或稳压电源对开发板进行供电，板卡配套电源为 DC-12V/2A。为防止底板 3V3 电源先启动，从核心板引出 PG_1V35 接到底板电源的 EN 管脚。

客户通过底板的排针使用跳线帽即可改变 VADJ1 电压（BANK32 电压），BANK32 电压由底板提供。BANK33(ADJ2)电压由底板 3V3 提供，客户自行设计底板时可自由选择 BANK32 与 BANK33 电压。BANK11 电压为固定 3V3 由核心板提供。PS 端电压也是由核心板提供固定电压。



六、结构尺寸图

核心板结构尺寸图：30（mm）x50（mm） PCB：12 层



底板尺寸结构图：80（mm）x125（mm） PCB：6 层

