
場效電晶體（JFET · D-MOSFET · E-MOSFET）原理圖解與進階教學講義

適用對象：技術型高中（高職）資訊科 / 電子科 / 電機科 / 控制科《電子學》&《電子學實習》
課程定位：以 **108 課綱技術型高中《電子學》&《電子學實習》** 為核心主軸，向上延伸 **半導體載子物理、夾止高電場掃掠（瀑布模型）、通道長度調變效應（λ）、寄生體二極體（Body Diode）、基體效應（Body Effect）與實習三隻腳三用電表量測判斷（基底內部連接影響）**，並收錄 **高二學生視角試聽回饋與 7 大靈魂 Q&A**。
配套檔案：同資料夾內含離線互動動畫教材 `index.html`（10 大互動實驗單元）、PDF 講義 `FET_JFET_MOSFET_原理圖文講義.pdf` 與全語音動畫影片 `FET_JFET_MOSFET_原理動畫影片.mp4`。

第一章：從 BJT 到 FET 的控制革命與六大符號秒殺辨識



FET 家族樹與六大電路符號總覽

1.1 為什麼有了 BJT（9013 / 9012），還需要發明 FET？

在雙極性接面電晶體（**BJT**）中，想讓集極流過大電流 I_C，基極必須**持續灌入控制電流** I_B（$I_C = \beta I_B$）——就像一扇裝了強力彈簧的門，手必須一直出力推著門才不會關上，既消耗前級功率、輸入阻抗也偏低（約數 kΩ）。

場效電晶體（Field-Effect Transistor, FET） 徹底改變了控制邏輯：

- **電壓（電場）控制電流元件（VCCS）**：利用閘極對源極電壓 V_{GS} 產生的**電場（Electric Field）**，隔空改變半導體通道的寬度或載子濃度，進而控制汲極電流 I_D。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

- **輸入電流趨近於零（$I_G \approx 0$）**：
  - **JFET** 利用逆向偏壓的 PN 接面絕緣，輸入阻抗 $R_{in} \approx 10^8 \sim 10^9\ \Omega$。
  - **MOSFET** 直接墊上一層極薄的二氧化矽（SiO_2）玻璃絕緣層，直流閘極電流 $I_G = 0$，輸入阻抗高達 $10^{12} \sim 10^{14}\ \Omega$！拿三用電表歐姆檔量閘極 G 與源極 S，指針完全不動（近乎開路）。
- **單極性電晶體（Unipolar Transistor）**：導電過程只靠**單一種多數載子**（N 通道只靠自由電子 e^-；P 通道只靠電洞 h^+），沒有少數載子儲存時間延遲，高頻切換速度快、熱穩定性極佳（溫度升高時載子遷移率下降，不易熱失控），且製程面積極小，是現代 CPU、GPU 與記憶體（CMOS）的絕對主力。

比較項目	BJT（雙極性接面電晶體）	FET（場效電晶體）
控制方式	**電流控制電流**（$I_B \rightarrow I_C$）	**電壓（電場）控制電流**（$V_{GS} \rightarrow I_D$）
三端腳位對應	基極 B、集極 C、射極 E	**閘極 G（Gate）**、**汲極 D（Drain）**、**源極 S（Source）**（外加基體 B）
導電載子種類	雙極性（同時有電子與電洞參與）	**單極性**（N 通道僅電子 e^-；P 通道僅電洞 h^+）
輸入阻抗 R_{in}	低～中（約 $1\ k\Omega \sim$ 數十 $k\Omega$）	**極高**（JFET 約 $10^9\ \Omega$；MOSFET 高達 $10^{12} \sim 10^{14}\ \Omega$）
放大能力指標	電流增益 $\beta = \Delta I_C / \Delta I_B$（無單位）	**互導** $g_m = \Delta I_D / \Delta V_{GS}$（單位：**mA/V** 或 **mS**）

1.2「源極 S」與「汲極 D」名稱由來（破除電流方向混淆！）

> **學生最常問**：*「為什麼叫源極（Source），傳統電流 I_D 卻是從汲極 D 流向源極 S、從 S 流出去？」*
>
> - **真相**：半導體物理命名的主角是**「真正會跑的多數載子」**！在最常見的 **N 通道 FET** 中，真正移動的是帶負電的**自由電子 e^-**。
> - **源極 Source（S）**：自由電子 e^- 出發的「源頭」（電子由 $S \rightarrow D$ 往上衝）。
> - **汲極 Drain（D）**：把自由電子吸走排出的「排水口」。
> - 因為傳統電流定義與電子流**方向相反**，所以 N 通道的傳統電流 I_D 是由 $D \rightarrow S$！

1.3 統測必考：六大電路符號「三步秒殺法」與雙版本箭頭口訣


觀察上方圖解講義 01 右側的六個高職教科書標準符號（台科大 / 全華版，基體 B 內部接至源極 S）：

1. **第一步看「閘極 G 有沒有連在通道上」**：
   - 閘極線直接連在通道棒上 → **JFET（接面型）**。
   - 閘極線與通道之間**隔開一道縫隙**（代表 SiO_2 玻璃絕緣層）→ **MOSFET（金氧半型，又稱 IGFET 絕緣閘極型）**。
2. **第二步看「通道是實線還是三段虛線」**：
   - **連續實線** → 出廠天生就有通道（常開型 Normally ON）→ **JFET** 或 **D-MOSFET（空乏型）**。
   - **三段虛線** → 出廠通道斷開，要加電壓才連通（常閉型 Normally OFF）→ **E-MOSFET（增強型）**。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

3. **第三步看「箭頭方向」——破除四腳標準符號 vs 三腳簡化符號混淆**：
   - **高職課本標準符號（箭頭畫在中間基體 B 或 JFET 閘極 G 上）**：箭頭就是內部 **PN 接面的二極體方向（永遠由 $P \rightarrow N$）**！
   - **箭頭指向通道內（◀—）= N 通道**（P 基底指向 N 通道）
   - **箭頭指向通道外（—▶）= P 通道**（N 通道指向 P 基底）
   - **數位 IC 簡化三腳符號（省略基體 B，箭頭改畫在源極 S 腳上）**：此時箭頭改代表**傳統電流方向**（跟 BJT 的 `9013` NPN 箭頭朝外、`9012` PNP 箭頭朝內完全一樣）：**源極箭頭朝外 = N 通道**！
   - **黃金一句話口訣**：「**箭頭在中間看 PN（N 內 P 外）；箭頭在源極看電流（N 外 P 內）！**」

第二章：JFET（接面場效電晶體）空乏區擠壓物理



JFET 空乏區與夾止物理機制

2.1 軟水管比喻與逆向偏壓鐵律

以 **N 通道 JFET** 為例：本體是一根上下貫通的 **N 型矽通道**（軟水管），左右兩側夾著重摻雜的 P^+ **型閘極**，形成兩道 PN 接面。

1. **零偏壓全開（$V_{GS} = 0$V）**：天生通道暢通無阻，若加上足夠 V_{DS}，會流過 JFET 額定的**最大飽和電流 I_{DSS}**（Drain-to-Source Current with Gate Shorted）。因此 JFET 屬於**常開型（Normally ON）**元件。
2. **施加負偏壓擠壓水管（$V_{GS} < 0$V）**：PN 接面承受**逆向偏壓**，左右兩側沒有自由載子的**空乏區（Depletion Region）**向通道中央膨脹——就像兩隻手往內捏緊軟水管，通道截面積變窄、電阻變大，I_D 隨之減小。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

3. **夾止截止**（$V_{GS} \leq V_P$）：當負電壓負到等於**夾止電壓** V_P（或寫作 $V_{GS(off)}$，例如 -4V）時，左右空乏區完全貼合把整條通道封死，$I_D = 0$mA，進入**截止區**（Cutoff Region）。

> ⚠ **實習鐵律：JFET 的閘極 PN 接面絕對不能加順向偏壓（N 通道不可讓 $V_{GS} > +0.5$V）！**
> 一旦超過 $+0.7$V，PN 二極體直接順偏導通，產生巨大的閘極電流 I_G，立刻喪失高輸入阻抗特性甚至燒毀閘極！

第三章：楔形空乏區與「夾止（Pinch-off）瀑布模型」大解密

3.1 為什麼空乏區會變成「上厚下薄的楔形」？

固定 $V_{GS} = 0$V，把源極 S 接地（0V），慢慢調大汲極正電壓 V_{DS}（例如 $+3$V）。此時沿著 N 通道由下往上，電位呈現連續爬升：

- **下端靠近源極** S：通道電位 ≈ 0V → 閘-通逆偏壓差僅 0V，空乏區**最薄**。
- **中段通道**：通道電位 $\approx +1.5$V → 閘-通逆偏壓差 1.5V，空乏區**中等**。
- **上端靠近汲極** D：通道電位 $= +3$V → 閘-通逆偏壓差高達 3V，空乏區**最厚**！

因此，空乏區自然膨脹成**「上厚下薄的楔形（Wedge Shape）」**！

3.2 破除最大迷思：夾止（Pinch-off）後通道變超窄，為什麼電流沒歸零，反而維持最大定電流？


這是所有初學者最震撼的物理關鍵（請配合互動教材**單元 3**觀察）：

1. **歐姆區**（Ohmic / Triode Region，$V_{DS} < V_{GS} - V_P$）：上方通道尚未碰觸夾止，I_D 隨 V_{DS} 上升而增加，此時 FET 等效為一顆受 V_{GS} 控制的**壓控可變電阻** $R_{DS(on)}$。
2. **夾止點**（Pinch-off Point，$V_{DS(sat)} = V_{GS} - V_P$）：上方靠近汲極處的空乏區剛好碰觸，通道縮成極細窄口。
3. **飽和區 / 定電流區**（Saturation / Active Region，$V_{DS} \geq V_{GS} - V_P$）——**尼加拉瓜大瀑布效應**：
   - **千萬別把夾止點想成水泥牆**（單元 2 的截止區 $V_{GS} \leq V_P$ 才是整條水管從頭到尾被捏死，連入口都進不去）！
   - 在飽和區，下半段通道依然敞開，電子源源不絕流到上方夾止窄口；一旦抵達窄口邊緣，多出來的 V_{DS} 電壓全部跨在極短的夾止空乏層上，形成**極強的垂直加速電場（瀑布斷崖）**，瞬間將電子高速「掃掠（Sweep）」吸進汲極 D！
   - 就像瀑布的高度再增高 10 公尺（加大 V_{DS}），每秒流下瀑布的水量（I_D）依然只由上游河道寬度（V_{GS}）決定——因此 I_D **不再隨** V_{DS} **明顯增加，呈現水平定電流特性**，是放大器失真最小的線性放大工作區！

> 🚨 **統測頭號陷阱警告：FET 與 BJT 的「飽和區」名稱剛好顛倒！**
> - 當**電子開關 ON**（低壓降導通）：在 BJT 叫「飽和區」，在 **FET 叫【歐姆區】（左側斜坡低 V_{DS} 區）**！
> - 當**定電流線性放大器**：在 BJT 叫「主動 / 工作區」，在 **FET 叫【飽和區 / 夾止區】（右側水平定電流區）**！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

第四章：D-MOSFET（空乏型金氧半）——隔著玻璃雙向控制



D-MOSFET 與 E-MOSFET 橫截面工作原理

4.1 SiO_2 二氧化矽絕緣層的威力

D-MOSFET（Depletion-type MOSFET）在 P 型矽基底（P-Substrate）上方左右兩側植入重摻雜 N^+ **源極與汲極**，並在兩者之間**預先植入一條實體 N 型通道**，最關鍵的是在通道與金屬閘極之間墊了一層極薄的 SiO_2 **二氧化矽玻璃絕緣層**——就像**隔著玻璃桌面用磁鐵吸 / 推鐵粉**，不管閘極給正電壓還是負電壓，直流閘極電流永遠 $I_G = 0$！

4.2 獨一無二的「雙模式通吃」特性（共用肖克利方程式！）

以 N 通道 D-MOSFET 為例：

- **零偏壓（$V_{GS} = 0$V）**：預建通道自然導通，$I_D = I_{DSS}$。
- **空乏模式（Depletion Mode，$V_{GS} < 0$V）**：閘極負電場隔著玻璃**排斥**通道內的自由電子（把電子往下推走、吸上少量電洞複合），有效通道變窄，$I_D < I_{DSS}$；當 $V_{GS} = V_P$ 時完全夾止截止（$I_D = 0$）。
- **增強模式（Enhancement Mode，$V_{GS} > 0$V）**：因為有玻璃擋住**完全不怕順偏漏電**！閘極正電場隔著玻璃從基底與兩側**吸引更多自由電子**聚集在通道內，通道變厚、電子濃度暴增，使 $I_D > I_{DSS}$！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

第五章：E-MOSFET（增強型金氧半）——無中生有「反轉層造橋」

5.1 現代晶片與實習課（`BS170` / `2N7000` / `CD4007`）的絕對霸主

E-MOSFET（Enhancement-type MOSFET）在 N^+ 源極與 N^+ 汲極之間**完全沒有預先植入通道**，中間直接被 P 型矽基底隔開（相當於兩顆背對背的 PN 二極體）。因此：

- $V_{GS} = 0$V **時完全不導通**（$I_D = 0$）：屬於**常閉型**（Normally OFF）元件，待機零耗電、上電瞬間不會誤動作，成為數位邏輯 IC（CMOS）與功率開關的第一選擇！


5.2 感應「N 型反轉層（Inversion Layer）」造橋三部曲

慢慢把閘極正電壓 V_{GS} 從 0V 往上調（假設臨界電壓 $V_T = +2.0$V）：

1. $V_{GS} = 0$V（**斷路期**）：P 型基底表面充滿多數載子電洞 h^+，S 與 D 之間無路可通，$I_D = 0$。
2. $0 < V_{GS} < V_T$（**排空期**）：閘極正電場隔著 SiO_2 玻璃，先把正下方的帶正電電洞 h^+ 往下排斥推開，在玻璃下方清出一層沒有載子的空乏區，但電子還不夠多，I_D 仍為 0。
3. $V_{GS} \geq V_T$（**強反轉造橋成功！**）：當正電場跨過**臨界電壓**（Threshold Voltage, V_T，**亦寫作** $V_{GS(th)}$），強大吸力將左右兩側重摻雜 N^+ **源極與汲極內滿滿的自由電子大軍**（連同基底少數載子電子）吸過來緊貼在 SiO_2 玻璃正下方，憑空鋪出一條薄薄卻高濃度的 **N 型感應電子通道**！
   - 因為玻璃正下方的半導體表面，硬生生從原本的「P 型」被電場反轉成「N 型」，物理上稱為**反轉層**（Inversion Layer）！
   - **超驅動電壓**（Overdrive Voltage, $V_{OV} = V_{GS} - V_T$）越大，吸過來的電子橋樑越厚，I_D 以**平方倍**暴增！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

第六章：轉移曲線、輸出特性曲線與統測核心公式



轉移曲線與輸出特性曲線對照

6.1 JFET 與 D-MOSFET 數學模型（肖克利方程式 Shockley's Equation）

在**飽和區（定電流放大區，$V_{DS} \geq V_{GS} - V_P$）**：

$$I_D = I_{DSS}(1 - \frac{V_{GS}}{V_P})^2$$

- **統測速算錨點**（記熟這 4 點，畫圖與選擇題 3 秒鐘秒殺）：
  - 當 $V_{GS} = 0V \Rightarrow I_D = I_{DSS}$
  - 當 $V_{GS} = 0.3\ V_P \Rightarrow I_D = 0.49\ I_{DSS} \approx \frac{1}{2}\ I_{DSS}$
  - 當 $V_{GS} = 0.5\ V_P \Rightarrow I_D = 0.25\ I_{DSS} = \frac{1}{4}\ I_{DSS}$
  - 當 $V_{GS} = V_P \Rightarrow I_D = 0mA$
- **互導**（Transconductance, g_m）——代表轉移曲線在工作點 Q 的**切線斜率**（電壓控制電流的靈敏度）：

$$g_m = \frac{dI_D}{dV_{GS}} = g_{m0}(1 - \frac{V_{GS}}{V_P}), \quad \text{其中最大互導 } g_{m0} = \frac{2\ I_{DSS}}{|V_P|}$$

6.2 E-MOSFET 數學模型（平方律與歐姆區拋物線）

1. **截止區（$V_{GS} < V_T$）**：$I_D = 0$。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

2. **歐姆區 / 三極管區**（ $V_{GS} \geq V_T$ 且 $V_{DS} < V_{GS} - V_T$ ）：

$$I_D = K[2(V_{GS} - V_T)V_{DS} - V_{DS}^2]$$

當 V_{DS} 很小時（當電子開關使用），忽略 V_{DS}^2 項，等效為線性**導通電阻** $R_{DS(on)}$：


$$R_{DS(on)} \approx \frac{1}{2K(V_{GS} - V_T)}$$

（其中元件導電參數 $K = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}$ ，單位 mA/V²；注意部分教科書定義 $k_n = 2K$，做題時先代一組已知 (V_{GS}, I_D) 求 K 最穩當！）

1. **飽和區 / 定電流區**（ $V_{GS} \geq V_T$ 且 $V_{DS} \geq V_{GS} - V_T$ ）：

$$I_D = K(V_{GS} - V_T)^2, \qquad \text{互導 } g_m = 2K(V_{GS} - V_T) = 2\sqrt{(K \cdot I_D)}$$

第七章：【進階難度延伸】通道長度調變、寄生體二極體與 ESD



進階效應：通道調變與寄生體二極體

課本基礎章節常假設飽和區曲線是「完美水平線（輸出電阻 $r_o = \infty$ ）」且三隻腳可以隨便看待，但進入進階考題與麵包板實作時，以下 4 個真實物理效應至關重要：

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

7.1 通道長度調變效應（Channel-Length Modulation, λ）

- **物理機制**：進入飽和區（夾止）後繼續調高 V_{DS}，汲極端空乏區會進一步擴大，把**夾止點微微往源極 S 方向推退一段距離 ΔL**，使得實際有效通道長度縮短為 $L' = L - \Delta L$。
- **數學修正**：通道變短導致電阻微降，飽和區 I_D 隨 V_{DS} 呈現**微幅線性上揚**！

$$I_D = K(V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

- **Early 電壓與有限輸出電阻 r_o**：將各條飽和區斜線往左延伸，會交會於負實軸同一個點 $V_A = -1/\lambda$（對應 BJT 的 Early 效應）。小訊號輸出電阻不再無限大，而是：

$$r_o = (\frac{\partial I_D}{\partial V_{DS}})^{-1} \approx \frac{1}{\lambda I_D}$$

7.2 寄生體二極體（Parasitic Body Diode）——實習課插反必亮之謎！


- **為什麼會有二極體？** 觀察圖解講義 05 右圖：單體三腳功率 / 小訊號 MOSFET（如 `BS170`、`IRF540`）在封裝內部已將 **P 型基底（Body）直接與 N^+ 源極（Source）金屬短接**。這使得 **P 型基底（連在 S）** 與 **N^+ 汲極（D）** 之間，天然形成一顆**由源極 S 指向汲極 D 的 PN 二極體（體二極體 Body Diode）**！
- **正常接法（N-MOS：D 接高電位、S 接地）**：體二極體承受**逆向偏壓**不導通，完全由閘極 V_{GS} 控制開關。
- **接反災難（把 D、S 腳插反：S 接高電位、D 接地）**：體二極體變成**順向偏壓（壓降僅 ≈ 0.7V）直接導通**！就算你把閘極 V_{GS} 接地（0V），電流照樣從體二極體狂灌過去，LED 永遠關不掉！（在馬達 H 橋驅動電路中，這顆體二極體則被巧妙用來當作吸收感應反電動勢的續流二極體 Freewheeling Diode。）

7.3 基體效應（Body Effect）與靜電擊穿（ESD）

- **基體效應（Body Effect）**：在積體電路（IC）內部，多顆 NMOS 共用同一片接在最低電位（GND）的 P 型晶圓基底。若某顆 NMOS 的源極 S 沒有接地（$V_{SB} > 0$V），基底與通道間逆偏擴大，會把更多電子趕走，導致**臨界電壓 V_T 被墊高、更難導通**！
- **閘極靜電擊穿（ESD Breakdown）**：MOSFET 的 SiO_2 玻璃層厚度僅數奈米（nm），耐壓通常只有 20V $\sim$ 30V；冬天穿毛衣摩擦的人體靜電高達數千伏特，因為 $I_G = 0$ 電荷無處宣洩，手指一碰閘極就會像閃電劈穿玻璃造成**永久短路報廢**！實習拿取 `BS170` / `CD4007` 時務必先摸金屬接地放電，且絕不可讓閘極懸空（Floating，應加上 100 kΩ $\sim$ 1 MΩ 下拉電阻洩放雜訊）。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

第八章：《電子學實習》FET 三隻腳（G、D、S）三用電表量測判斷與「基底內部連接」關鍵影響



圖解講義 06：FET 三隻腳實習量測與基底連接影響

8.1 核心物理事實：為什麼「基底（Substrate）接去哪裡」直接決定三用電表量測結果？

在課本理想簡圖中，常把 FET 的汲極 D 與源極 S 畫成完全對稱；但在**真實三隻腳單體元件（TO-92 / TO-220 封裝）**中，晶圓內部的**基底（Substrate / Body）必須接到其中一隻腳**，而 JFET 與 MOSFET 的接法完全不同，直接決定了三用電表 6 次量測的導通特徵：

1. **平面型 JFET 實務製程 ——「閘極 G 與基底（Substrate）接在一起」**（如 `2SK30A`、`2SK117`、`2SJ74`）：
   - **內部構造**：在半導體平面製程中，N 型通道磊晶層長在整片 **P 型基底（底閘極）**上方，頂部再擴散一層 P^+ **上閘極**；原廠在晶片內部將**「上閘極」與「底部基底」直接連在一起成為閘極 G 腳**，上下包夾通道。
   - **對接腳量測的三大影響**：
   - **影響 ①（抓出 G 腳與通道型態）**：因為 G（連同大面積基底）對源極 S、對汲極 D 各形成一顆大面積的 **PN 接面二極體**，所以在三隻腳兩兩正反共 **6 次量測**中，會出現 **2 組同極性的二極體單向導通**（順偏壓降約 $0.6V \sim 0.9V$），**兩組導通共用的那隻腳必為閘極 G**！
   - 若 G **接測試電源正極 $(+)$** 對另兩腳皆導通 $\Rightarrow$ 閘極 / 基底為 P 型 $\Rightarrow$ **N 通道 JFET**（如 `2SK30A`）。
   - 若 G **接測試電源負極 $(-)$** 對另兩腳皆導通 $\Rightarrow$ 閘極 / 基底為 N 型 $\Rightarrow$ **P 通道 JFET**（如 `2SJ74`）。
   - **影響 ②（區分 JFET 與 BJT 的關鍵：$D \leftrightarrow S$ 歐姆雙向導通）**：D 與 S 之間是同一條連續通道、沒有基底 PN 接面阻擋，切到**歐姆檔（Ω）正反雙向量測皆呈現相同的通道電阻 R_{DS}**（數十 $\Omega \sim$ 數百 Ω），而 BJT 的 C

↔ E 則是雙向不通（`OL`）。

- ⚠ **實習課常見盲點**：像 `2SK30A` 這類 I_{DSS} 較小、通道電阻較高（約 $350 \sim 600\ \Omega$）的 JFET，使用數位電表「二極體檔」量 D-S 時，測試電流造成的壓降常超過二極體檔門檻而顯示 `OL`（**不通**）（對比高 I_{DSS} 的 `2SJ74` 在二極體檔會直接顯示 0.13V 雙向導通）。因此二極體檔量完後，**務必切到歐姆檔（Ω）確認 D-S 雙向等電阻導通**，才不會把 `2SK30A` 誤判成 BJT！
- **影響 ③（D、S 幾何與電容微不對稱）**：因為閘極連著大面積基底，晶圓佈局為降低高頻米勒反饋電容 C_{gd}，會使閘-源電容 $C_{gs} > C_{gd}$。靜態電阻檔雖量不出 D、S 差異，但在指針表 `R×10` 檔搭配手指或短線觸發閘極比較正反接指針偏轉變化量時，**偏轉變化（增益）較大的一端**即可區分出正確的 D 與 S（低頻實驗暫時互換仍能受控，不會像 MOSFET 直接短路失控）。

2. **單體三腳 MOSFET 封裝 —— 則是「源極 S 與基底（Body）接在一起」（閘極 G 完全絕緣）**（如 `BS170`、`2N7000`、`BS250`）：
   - **內部構造**：MOSFET 的閘極 G 被二氧化矽（SiO_2）玻璃層完全隔離（**絕不能與基底相連**，否則就失去絕緣閘極特性），原廠在封裝時是將 **「基底 B 與源極 S 短路相連」**。
   - **對接腳量測的三大影響**：
   - **影響 ①（G 腳完全開路 `OL`）**：閘極 G 對另外兩隻腳無論正反怎麼量，全部呈現 `OL` / ∞（**完全不通**）。
   - **影響 ②（全場僅唯一 1 組單向導通，一秒定位 S 與 D）**：因為基底連在源極 S，「基底 ↔ 汲極 D」的 PN 接面就變成並聯在 $S \leftrightarrow D$ 之間的**寄生體二極體（Body Diode）**！
   - **增強型 E-MOSFET**：在未充電靜態下，6 次量測中**全場只有唯一 1 組單向導通**（約 0.61V $\sim$ 0.65V）！
   - 以 **N 通道 E-MOS（如 `BS170`）** 為例：體二極體由 $S(+) \rightarrow D(-)$ 順偏導通，因此導通時**接正極 $(+)$ 的是源極 S、接負極 $(-)$ 的是汲極 D**（P 通道 E-MOS 如 `BS250` 則相反，由 $D(+) \rightarrow S(-)$ 導通）。**實習接線時 D、S 嚴禁反接**，一旦反接電流直接走體二極體後門恆亮失控！
   - **影響 ③（閘極電容 C_{gs} 充電「記憶效應」與假貨辨識）**：利用電表測試正極 $(+)$ 短暫觸碰 G 極（負極接 S）幫閘極電容 C_{gs} 充電後移開，因為 SiO_2 絕緣層把電荷鎖在閘極上，此時再量 $D \leftrightarrow S$ 會變成**正反雙向低電阻導通**且持續維持；直到用手指或導線將 G-S 短路放電後，D-S 才恢復單向截止！

8.2 考場與實習第一大陷阱：數位電表 vs. 指針式三用電表的紅黑探棒極性相反！

電表類型與檔位	紅探棒（插 `+ / VΩ` 孔）	黑探棒（插 `- / COM` 孔）	實習量測判讀提醒	
📟 **數位式三用電表**（二極體檔 `→`	–` / 歐姆檔 Ω）	**內部電源正極 $(+)$**	**內部電源負極 $(-)$**	探棒顏色與極性一致（**紅 $+$**、**黑 $-$**），螢幕直接顯示導通壓降（如 0.63V）或電阻值。
🕰 **指針式三用電表**（歐姆檔 `R×1` ~ `R×10k`）	**內部電池負極 $(-)$**（對應表頭 `LI-`）	**內部電池正極 $(+)$**（對應表頭 `LI+`）	**極性與數位表完全相反（黑 $+$、紅 $-$）！** 量 N-JFET 時須將**黑棒 $(+)$ 接** G、紅棒 $(-)$ 接 S/D 指針才會大幅偏轉！	

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

8.3 《電子學實習》TO-92 元件 6 次量測真實數據對照表（平面朝自己，由左至右 `1 - 2 - 3`）

以下為實習課以**數位電表二極體檔（紅 ＋、黑 -）**配合**歐姆檔（Ω）**實測五種代表元件的標準紀錄表：

待測元件編號與型號	`1-3` 紅-黑	`1-3` 黑-紅	`1-2` 紅-黑	`1-2` 黑-紅	`2-3` 紅-黑	`2-3` 黑-紅	Ω 檔量 `1-3` 與動態測試特徵	最終判別結論（`1 - 2 - 3`）
① `2SK30A`（N 通道 JFET）	×（`OL`）	×（`OL`）	×（`OL`）	✓ *0.76*V（`2+ → 1-`）	✓ *0.77*V（`2+ → 3-`）	×（`OL`）	**切 Ω 檔量 `1-3` 正反皆約 *480* Ω 導通！**	*G = 2*，N-JFET（`1=S, 2=G, 3=D`）
② `2SJ74`（P 通道 JFET）	✓ *0.13*V	✓ *0.13*V	✓ *0.75*V（`1+ → 2-`）	× （`OL`）	× （`OL`）	✓ *0.74*V（`3+ → 2-`）	高 I_{DSS} 通道僅約 *130* Ω，正反皆直接導通	*G = 2*，P-JFET（`1=D, 2=G, 3=S`）
③ `BS170`（N 通道 E-MOS）	✓ *0.63*V（`1+ → 3-`）	× （`OL`）	× （`OL`）	× （`OL`）	× （`OL`）	× （`OL`）	**全場僅 `1+ → 3-` 體二極體導通 1 次！** 正極短觸 `2(G)` 充電後，`1-3` 變雙向導通	*G = 2*，N-EMOS（`1=S, 2=G, 3=D`）
④ `BS250(706)`（正常 P-EMOS）	✓ *0.61*V（`1+ → 3-`）	× （`OL`）	× （`OL`）	× （`OL`）	× （`OL`）	× （`OL`）	全場僅 `1(D)+ → 3(S)-` 體二極體導通 1 次；負極短觸 `2(G)` 充電後雙向導通	*G = 2*，P-EMOS（`1=D, 2=G, 3=S`）
⑤ `BS250(603)`（異常假貨 PNP）	× （`OL`）	× （`OL`）	✓ *1.10*V（`1+ → 2-`）	× （`OL`）	× （`OL`）	✓ *1.43*V（`3+ → 2-`）	**切 Ω 檔 `1-3` 仍雙向 OL（非 JFET）！** 腳 2 不絕緣且無記憶效應（非 MOS）！	**抓獲 Remark 假貨！** 實為 PNP BJT（`1=E,2=B,3=C`）

第九章：高二電子科學生視角試聽報告與 7 大靈魂 Q&A

為了確保本教材不是「老師自己講得很爽、學生聽得霧煞煞」，我們特別以**技術型高中二年級學生「阿哲」**（剛學完 BJT `9013`/`9012`、會在麵包板上插錯腳的真實高職生視角）進行逐章試聽審閱，將原本容易卡關的盲點全部轉化為直覺動畫與問答：

9.1 學生試聽最有感的 5 個比喻升級

1. **BJT vs FET**：「BJT 像要一直出力推著的彈簧門（要吃 I_B）；FET 像免出力的電場水龍頭，而且 MOSFET 根本是**隔著玻璃桌用磁鐵吸鐵粉**，$I_G = 0$ 瞬間秒懂！」
2. **為什麼空乏區上厚下薄**：以前死背楔形，現在在互動教材**單元 3**直接標出通道下、中、上三點電位（*0V → +2V → +4V*），一眼看出上方逆偏壓最大所以捏最扁！
3. **夾止（Pinch-off）瀑布模型**：用「金色強電場瀑布斷崖 + 電子加速衝刺」取代死板的水泥封牆，徹底解開「通道夾止為什麼還有最大定電流」的千古疑惑！
4. **手賤破壞實驗室（單元 7）**：學生最愛問「插反會怎樣？靜電摸到會怎樣？」，直接在互動畫布做成按鈕讓你親手炸一次，印象深刻十倍！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

5. **三用電表三隻腳實習室（單元 8）**：親眼看到晶圓剖面裡「JFET 閘極連基底」vs.「MOSFET 源極連基底」，再切換數位表與指針表看紅黑棒極性反轉，連假貨 BJT 都能親手抓出來！

9.2 課堂學生最常舉手的 7 大靈魂問答（Q&A）

- **Q1：JFET 截止區也是空乏區碰在一起，飽和區夾止（Pinch-off）也是空乏區碰在一起，為什麼一個 $I_D = 0$、另一個卻有最大定電流？**
  答：看「哪裡被捏住」！**截止區（$V_{GS} \le V_P$）**是閘極負電壓太強，把整條通道**從源極入口到汲極出口整條封死**，電子連門都進不去，所以 $I_D = 0$；**飽和區夾止（$V_{DS} \ge V_{GS}-V_P$）**只有**最靠近汲極出口那一小點**變極窄，前段通道還是大開的！電子流到窄口邊緣就被汲極高壓強電場像瀑布一樣瞬間吸過去，所以維持穩定大電流。

- **Q2：E-MOSFET 原本 P 型基底裡面都是電洞，超過 V_T 時跑出來的「N 型反轉層電子」到底是從哪裡變出來的？**
  答：不是憑空變魔術喔！除了 P 基底原本極少數的熱激發自由電子外，最主要的大軍來自左右兩側早已重摻雜滿滿電子的 N^+ **源極（S）與 N^+ 汲極（D）**！當閘極正電場先把電洞往下趕跑、跨過 V_T 後，兩側 N^+ 區的電子立刻被吸到 SiO_2 玻璃正下方連成一線，造出電子橋樑！

- **Q3：為什麼課本畫四隻腳的 N-MOS 箭頭「朝內」，有些 IC 電路圖畫三隻腳的 N-MOS 箭頭卻「朝外」？**
  答：因為兩個箭頭畫在不同腳上！四腳標準符號的箭頭畫在**中間基體 B**，代表內部「P 基底 → N 通道」的 PN 二極體方向，所以 **N 通道朝內**；三腳簡化符號省略了 B，把箭頭改畫在**下方源極 S**，改代表「傳統電流從汲極流向源極流出」的方向（跟 BJT `9013` NPN 射極箭頭朝外同邏輯），所以**朝外**！

- **Q4：我想拿 MOSFET 控制一顆 12V LED 燈條或馬達開關，要讓它工作在哪一區？是飽和區嗎？**
  答：**千萬不是飽和區！要工作在【歐姆區】！**當開關導通時我們希望開關本身壓降 V_{DS} 越接近 0V 越好（不發燙、不浪費電），這在 FET 特性曲線左邊低電壓斜坡區叫做**歐姆區**（給超大 V_{GS} 讓 $R_{DS(on)}$ 降到幾毫歐姆）。如果你讓開關卡在 FET 的「飽和區」，它會同時承受高電壓又有大電流（$P = V_{DS} \times I_D$），幾秒鐘就燙到冒煙！

- **Q5：JFET 跟 D-MOSFET 轉移曲線公式一模一樣，為什麼 D-MOSFET 可以給正電壓，JFET 卻不行？**
  答：關鍵在有沒有那層 SiO_2 **玻璃絕緣層**！N-JFET 的閘極直接就是一顆 PN 二極體，給正電壓超過 $+0.7$V 二極體就順偏漏電短路了；而 D-MOSFET 中間墊了玻璃絕緣層，給正電壓電子吸不過玻璃（$I_G = 0$），反而能安全吸來更多通道電子進入「增強模式」讓 $I_D > I_{DSS}$！

- **Q6：麵包板實習接 `BS170`（N-E-MOS）點 LED，手還沒碰閘極 LED 就忽亮忽暗像鬧鬼，為什麼？**
  答：這是「閘極浮接（Floating Gate）」的經典現象！因為 MOSFET 閘極是一顆極小的玻璃電容且 $I_G = 0$，懸空沒接線時就像一根小天線，教室日光燈的 60Hz 交流電磁波或你手靠近的靜電場就會讓 V_{GS} 亂飄跨過 V_T！解決方法超簡單：在閘極 G 與源極 GND 之間並聯一顆 100 kΩ ～ 1 MΩ **下拉電阻**，把沒信號時的閘極穩穩鎖在 0V 就乖乖聽話了！

- **Q7：實習課量 FET 三隻腳，為什麼 JFET 的 G 對 S、G 對 D 都會單向導通，但 MOSFET 的 G 對誰都不通？指針表跟數位表的紅黑棒又要怎麼接？**
  答：關鍵就在**「基底（Substrate）接去哪裡」**！平面型 JFET 的**閘極 G 與基底在內部接在一起**，所以 G 對 S、G 對 D 各是一顆 PN 二極體，量起來會出現**兩組同極性單向導通，共用腳就是 G**，且 D-S 在 Ω 檔雙向皆通；單體三腳 MOSFET 則是**源極 S 與基底接在一起**，G 隔著 SiO_2 玻璃完全絕緣所以對誰都 `OL`，全場只剩基底到汲極的**寄生體二極體**單向導通 1 組！至於探棒極性：**數位表是紅 $(+)$ 黑 $(-)$；指針表歐姆檔則是黑 $(+)$ 紅 $(-)$（剛好相反）**！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

第十章：三大場效電晶體終極一頁總整理與統測 / 實習實戰例題

比較項目	N 通道 JFET	N 通道 D-MOSFET（空乏型）	N 通道 E-MOSFET（增強型）
閘極結構	逆偏 PN 接面	金屬 - SiO_2 玻璃 - 半導體	金屬 - SiO_2 玻璃 - 半導體
單體三腳基底連接	**閘極 G 與基底相連**	**源極 S 與基底相連**	**源極 S 與基底相連**
三用電表 6 次量測	**2 組單向導通**（共用腳 $=G$） $+1$ 組 D-S 雙向歐姆導通	G 全 **OL** D-S 內建通道雙向導通	G 全 **OL** **僅唯一 1 組體二極體單向導通**
出廠有無通道	**有**（常開 Normally ON）	**有**（常開 Normally ON）	**無**（常閉 Normally OFF）
符號通道線	連續實線（閘極連通道）	連續實線（閘極隔開）	**三段虛線**（閘極隔開）
$V_{GS}=0$V **時電流**	$I_D = I_{DSS}$（最大）	$I_D = I_{DSS}$	$I_D = 0$（**完全斷路**）
合法工作 V_{GS}	僅負偏壓（$V_P \le V_{GS} \le 0$V）	**可負（空乏）、可零、可正（增強）**	正偏壓且須 $V_{GS} \ge V_T$
關鍵門檻參數	夾止電壓 $V_P < 0$	夾止電壓 $V_P < 0$	臨界電壓 $V_T > 0$
飽和區電流公式	$I_{DSS}(1 - V_{GS}/V_P)^2$	$I_{DSS}(1 - V_{GS}/V_P)^2$	$K(V_{GS} - V_T)^2$
歐姆 / 飽和邊界	$V_{DS(sat)} = V_{GS} - V_P$	$V_{DS(sat)} = V_{GS} - V_P$	$V_{DS(sat)} = V_{GS} - V_T$
輸入阻抗 R_{in}	約 $10^8 \sim 10^9\ \Omega$	極高 $10^{12} \sim 10^{14}\ \Omega$	極高 $10^{12} \sim 10^{14}\ \Omega$
典型應用場景	低雜訊高阻抗前級放大、定電流源	雙極性訊號高頻放大、自動增益控制	**CMOS 數位晶片、功率開關（BS170/IRF540）**

> *(註：若為 **P 通道** 元件，只需將上述所有電壓極性 V_{GS}、V_{DS}、V_P、V_T 正負號全部對調，且中間基體箭頭改為指向通道外即可！)*

統測與實習經典三題型秒殺示範

1. **【例題 1 · JFET 與 D-MOSFET 計算】**
   某 N 通道 D-MOSFET 之 $I_{DSS} = 8$ mA、夾止電壓 $V_P = -4$ V。求：(1) $V_{GS} = -2$ V 時之飽和汲極電流 I_D 與互導 g_m；(2) $V_{GS} = +1$ V 時工作於何種模式？飽和 I_D 為何？
   - **解析**：
     (1) $I_D = 8 \times (1 - \frac{-2}{-4})^2 = 8 \times (0.5)^2 = 2$ mA。
     最大互導 $g_{m0} = \frac{2 \times 8}{|-4|} = 4$ mA/V，故 $g_m = 4 \times (1 - 0.5) = 2$ mA/V。
     (2) $V_{GS} = +1$ V > 0 V 屬於 **增強模式**！代入同一公式：$I_D = 8 \times (1 - \frac{+1}{-4})^2 = 8 \times (1.25)^2 = 12.5$ mA（突破 I_{DSS}！）。

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）

2. **【例題 2 · E-MOSFET 工作區判別與歐姆區陷阱】**
   某 N 通道 E-MOSFET 臨界電壓 $V_T = 2$ V，已知在 $V_{GS} = 4$ V 飽和時 $I_D = 4$ mA。若改接為 $V_{GS} = 5$ V、$V_{DS} = 2$ V，此時工作於何區？電流 I_D 為多少？（先忽略 λ）

   - **解析**：
     先求導電參數 K：$4 = K(4 - 2)^2 \Rightarrow K = 1$ mA/V^2。
     當 $V_{GS} = 5$ V 時，夾止邊界電壓 $V_{DS(sat)} = V_{GS} - V_T = 5 - 2 = 3$ V。
     題目給定 $V_{DS} = 2$ V < 3 V $\Rightarrow$ **注意！尚未夾止，工作於【歐姆區】！**（千萬不能直接代平方律！）
     代入歐姆區公式：$I_D = K[2(V_{GS}-V_T)V_{DS} - V_{DS}^2] = 1 \times [2(3)(2) - 2^2] = 12 - 4 = 8$ mA！

3. **【例題 3 · 電子學實習：指針表與數位表判別 FET 三隻腳】**
   (1) 使用**指針式三用電表** `R×1k` **檔**量測某顆 TO-92 封裝 FET（腳位 `1-2-3`），發現當**黑探棒固定接腳 2**、紅探棒接腳 1 或腳 3 時指針皆大幅偏轉；對調探棒則不偏轉；另切 `R×10` 檔量腳 1 與腳 3 正反皆為 $420\ \Omega$。請問此元件為何？
   (2) 改用**數位電表二極體檔**量測另一顆三腳 FET，6 次量測中 5 次顯示 `OL`，僅**紅棒接腳 1、黑棒接腳 3** 時顯示 0.63 V；若將紅棒短觸腳 2（黑棒接腳 1）後移開，腳 1 與腳 3 變成雙向導通。請問此元件類型與 `1-2-3` 腳位為何？

   - **解析**：
     (1) **指針表歐姆檔黑棒為內部電池正極 $(+)$**！腳 2 接黑棒 $(+)$ 對腳 1、3 呈兩組單向導通，且 `1-3` 為雙向等電阻通道，故為 **N 通道 JFET，腳 2 為閘極 G（與 P 型基底相連），腳 1、3 為 S、D**。
     (2) 數位表**紅棒為正極 $(+)$**。全場僅 1 組單向導通且具備閘極電容充電記憶效應，故為 **N 通道 E-MOSFET**；完全不通的 **腳 2 為閘極 G**，體二極體由 $S(+) \to D(-)$ 順偏導通，故接紅棒 $(+)$ 的 **腳 1 為源極 S（與 P 型基底相連）**、接黑棒 $(-)$ 的 **腳 3 為汲極 D**（即 `1-2-3 = S-G-D`）！

© 2026 yucs. 版權所有（YMHS Clear Admin 規範）