HW3 report


工科 109 黄郁雲 E94051136

1 • Design principle:

pix_data 一傳進來,即存入 buffer[count] (count 往上數),並將第一筆 data,也就是 buffer[0]設為 min 及 max,再跟下一筆 data 進行大小比較, 迨 64 筆資料都傳入後, min、max 確定。

threshold 在 count=0 時開始與 buffer 內的值比較大小,在下一個 clk 輸出 bin,但 threshold 卻也在 count=0 的下一個 clk 才輸出正確的值。

因此另外使用組合電路,設一個 reg. _temp_threshold, 在 count=0 時即 存取(min+max)/2 的值,使得 buffer 內的值可以與正確的 threshold 比較。



2 · flow summary result

```
Flow Summary
   Flow Status
                                                 Successful - Fri Nov 23 19:25:16 2018
    Ouartus II Version
                                                10.0 Build 262 08/18/2010 SP 1 SJ Full Version
    Revision Name
    Top-level Entity Name
    Family
                                                Cyclone II
                                                EP2C70F896C8
    Device
    Timing Models
                                                Final
    Met timing requirements
                                                Yes
                                                766 / 68,416 ( 1 % )
510 / 68,416 ( < 1 % )
549 / 68,416 ( < 1 % )
 Total logic elements
Total combinational functions
Dedicated logic registers
       Dedicated logic registers
    Total registers
                                                549
    Total pins
                                                19 / 622 ( 3 % )
    Total virtual pins
                                               0 / 1,152,000 ( 0 % )
0 / 300 ( 0 % )
    Total memory bits
Embedded Multiplier 9-bit elements
    Total PLLs
                                                0/4(0%)
```

3 · minimum CYCLE in post-sim : 24.5

```
1 `timescale 1ns/100ps
2
3 `define CYCLE 24.5 /*you can modify this value*/
4 `define LATENCY 1
```

4 · gate level Simulation

通過測資截圖如下: