HW2 report

工科 109 黄郁雲 E94051136

1 • Design principle:

先將除數(in2)擴充 5 個 bits,存入另一 reg (in2_),作為運算除數, 再將除數與被除數(in1)比較:

若除數較大,則商數 out[5]為 0,且被除數不變,存入另一 reg,當作下一級運算被除數。

若被除數較大,則商數 out[5]為 1,且被除數變為被除數減去除數,存入另一 reg,當作下一級運算被除數。

被除數再與"除數右移一位"做比較,依序類推。

2 · flow summary result

Flow Summary	
Flow Status Quartus II Version Revision Name Top-level Entity Name Family Device Timing Models Met timing requirements Total logic elements Total combinational functions Dedicated logic registers Total registers Total registers Total virtual pins Total memory bits Embedded Multiplier 9-bit elements Total PLLs	Successful - Fri Nov 02 15:49:59 2018 10.0 Build 262 08/18/2010 SP 1 SJ Full Version div div Cyclone II EP2C70F896C8 Final Yes 60 / 68,416 (< 1 %) 60 / 68,416 (< 1 %) 0 / 68,416 (0 %) 0 19 / 622 (3 %) 0 0 / 1,152,000 (0 %) 0 / 300 (0 %) 0 / 4 (0 %)

- 3 · minimum CYCLE in post-sim: 100
- 4 · gate level Simulation

通過測資截圖如下:

