

32 位微控制器

HC32F17x_L17x_F19x_L19x 系列

勘误表

Rev1.0 2023 年 02 月

适用对象

产品系列	产品型号	产品系列	产品型号	产品系列	产品型号
HC32F176	HC32F176PATA HC32F176JATA HC32F176MATA HC32F176KATA	HC32F170	HC32F170JATA HC32F170JATH HC32F170FAUA HC32F170LATA	HC32L176	HC32L176PATA HC32L176MATA HC32L176KATA HC32L176JATA
HC32L170	HC32L170JATA HC32L170FAUA	HC32F196	HC32F196PCTA HC32F196JCTA HC32F196MCTA HC32F196KCTA	HC32F190	HC32F190JCTA HC32F190FCUA
HC32L196	HC32L196PCTA HC32L196JCTA HC32L196MCTA HC32L196KCTA	HC32L190	HC32L190JCTA HC32L190FCUA		

声 明

- ★ 小华半导体有限公司（以下简称：“XHSC”）保留随时更改、更正、增强、修改小华半导体产品和/或本文档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- ★ 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- ★ XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ★ XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- ★ 任何带有“®”或“™”标识的图形或字样是 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- ★ 本通知中的信息取代并替换先前版本中的信息。

©2023 小华半导体有限公司 保留所有权利

目 录

适用对象	2
声 明	3
目 录	4
1 摘 要	5
2 HC32L17x/ HC32F17x/ HC32L19x/ HC32F19x 系列的勘误	6
2.1 烧录	7
2.1.1 在 1.8V 供电下, SWD 模式烧录需要降低速度	7
2.2 I2C	7
2.2.1 I2C 初始化之前需要复位该模块	7
2.2.2 I2C 的引脚配置	7
2.2.3 I2C 作为主机在发送数据阶段, 某些状态下收不到 NACK	7
2.3 SPI	8
2.3.1 从机 NCS 固定接地时, SPI 模块使能后就不要关闭	8
2.3.2 SPI 用作多从机时 MISO 引脚异常	8
2.4 GPIO	8
2.4.1 在 DeepSleep 模式下, 较高频率的 GPIO 唤醒会出现芯片复位	8
2.4.2 上电时部分 IO 带有一定驱动能力	8
2.4.3 未封装的 GPIO 端口初始化上拉处理	8
2.5 UART_LPUART	9
2.5.1 接收完成标志 RC 与奇偶校验错误标志 PE 置起不同步	9
2.5.2 接收完成标志 RC 与帧错误标志 FE 置起不同步	9
2.6 DAC	10
2.6.1 DAC 在高温下直接输出有偏差	10
2.6.2 DAC 通过 OPA 输出产生尖峰	10
版本修订记录	11

1 摘要

本文档主要介绍 HC32L17x/ HC32F17x/ HC32L19x/ HC32F19x 系列芯片的使用限制和变通措施。

2 HC32L17x/ HC32F17x/ HC32L19x/ HC32F19x 系列的勘误

表 2-1 勘误表条目统计

勘误类型	具体勘误事项
2.1 烧录	2.1.1 在 1.8V 供电下，SWD 模式烧录需要降低速度
2.2 I2C	2.2.1 I2C 初始化之前需要复位该模块
	2.2.2 I2C 的引脚配置
	2.2.3 I2C 作为主机在发送数据阶段，某些状态下收不到 NACK
2.3 SPI	2.3.1 从机 NCS 固定接地时，SPI 模块使能后就不要关闭
	2.3.2 SPI 用作多从机时 MISO 引脚异常
2.4 GPIO	2.4.1 在 DeepSleep 模式下，较高频率的 GPIO 唤醒会出现芯片复位
	2.4.2 上电时部分 IO 带有一定驱动能力
	2.4.3 未封装的 GPIO 端口初始化上拉处理
2.5 UART_LPUART	2.5.1 接收完成标志 RC 与奇偶校验错误标志 PE 置起不同步
	2.5.2 接收完成标志 RC 与帧错误标志 FE 置起不同步
2.6 DAC	2.6.1 DAC 在高温下直接输出有偏差
	2.6.2 DAC 通过 OPA 输出产生尖峰

2.1 烧录

2.1.1 在 1.8V 供电下，SWD 模式烧录需要降低速度

■ 问题描述

在 1.8V 供电情况下，GPIO 速度慢，使用离线编程器的 SWD 模式高速烧录可能会失败。

■ 变通措施

在 1.8V 供电情况下，如需使用离线编程器的 SWD 模式烧录，需要降低速度，使用低速模式才能烧录成功。

2.2 I2C

2.2.1 I2C 初始化之前需要复位该模块

■ 问题描述

上电或者复位后，I2C 模块一些寄存器内部没有被复位。

■ 变通措施

初始化之前，使能对应的 I2C 外设时钟之后，需要使用复位寄存器复位一下 I2C 模块，复位寄存器对应 bit 位先写 0 再写 1。

2.2.2 I2C 的引脚配置

■ 问题描述

如果先将 I/O 设置复用为 I2C 功能引脚，再使能 I2C 外设时钟，然后再使用复位寄存器复位 I2C 模块，在使能外设时钟到复位 I2C 模块的这段时间，I2C 的引脚可能会输出翻转脉冲信号。

■ 变通措施

需要先使能 I2C 的外设时钟，然后调用复位寄存器复位 I2C 的模块，再将该 GPIO 复用为 I2C 的引脚。

2.2.3 I2C 作为主机在发送数据阶段，某些状态下收不到 NACK

■ 问题描述

I2C 作为主机，在发送数据阶段，在状态代码 0x18 和 0x28 情况下发送完数据，不会释放 SDA 总线，而是拉低了 SDA 总线。

■ 变通措施

根据具体的应用在协议层做相应的措施或使用 IO 模拟 I2C。

2.3 SPI

2.3.1 从机 NCS 固定接地时，SPI 模块使能后就不要关闭

■ 问题描述

SPI 和没有 NCS 接口的设备通信时，如果 SCKO 和 CPOL 不同相，在 SPEN 使能和关闭的时候，SCK 会有脉冲输出，导致通信异常。

■ 变通措施

从机 NCS 固定接地时，SPI 模块使能后就不要关闭。

2.3.2 SPI 用作多从机时 MISO 引脚异常

■ 问题描述

SPI 作为多从机通信时，当发送最后一个 bit 位是 0 之后主机 CS 拉高，MISO 会保持低电平。

■ 变通措施

当最后一个字节发送完成，软件将 MISO 变为输入上拉状态，当从机遇到 CS 拉低后，再变为 MISO 引脚。

2.4 GPIO

2.4.1 在 DeepSleep 模式下，较高频率的 GPIO 唤醒会出现芯片复位

■ 问题描述

DeepSleep 时候，在 GPIO 输入大于 50KHz 的周期性唤醒信号时，芯片可能会发生复位。

■ 变通措施

DeepSleep 时候，输入的唤醒信号如果为周期性信号，不大于 50KHz。

2.4.2 上电时部分 IO 带有一定驱动能力

■ 问题描述

L17x/ L19x/ F17x/ F19x 系列 MCU 的 OPA 相关引脚和 XTH 引脚，在慢斜率上电时刻有一定的弱驱动能力。

■ 变通措施

上电时候，对于引脚有固定电平要求的应用，分配引脚时注意避免使用上述引脚。

2.4.3 未封装的 GPIO 端口初始化上拉处理

■ 问题描述

对于芯片的小封装型号，相较最大封装，有些引脚未封装出来，当芯片进入 DeepSleep 模式的时候，这些未封装出来的引脚如果没有处理，也会影响芯片的最低功耗指标。

■ 变通措施

参照芯片的最大封装，可以将这些未封装出来的引脚设置为输入上拉或输入下拉。

那些已封装出来但未使用的引脚，也可以参照上述处理；对于封装出来并存在外部电路连接的管脚，需要避免和片外电压信号形成压差导致漏电。

2.5 UART_LPUART

2.5.1 接收完成标志 RC 与奇偶校验错误标志 PE 置起不同步

■ 问题描述

带有奇偶校验错误标志 PE 功能的 UART_LPUART，运行在 MODE2/3 且使能硬件奇偶校验功能时，如果发生奇偶校验错误，PE 标志与 RC 标志置起不同步。特别是对于停止位为 1.5bit 或 2bit 的情况。

■ 变通措施

中断方式：可以只使能 RC 接收中断，在 RC 接收中断内查询奇偶校验错误标志 PE 是否置起。

查询方式：建议先判断接收完成标志 RC 是否置起，再判断奇偶校验错误标志 PE 是否置起。

2.5.2 接收完成标志 RC 与帧错误标志 FE 置起不同步

■ 问题描述

带有帧错误标志 FE 功能的 UART_LPUART，运行在 MODE1/2/3 时，如果发生帧错误，FE 标志与 RC 标志置起不同步。特别是对于停止位为 1.5bit 或 2bit 的情况。

■ 变通措施

中断方式：可以只使能 RC 接收中断，在 RC 接收中断内查询帧错误标志 FE 是否置起。

查询方式：建议先判断接收完成标志 RC 是否置起，再判断帧错误标志 FE 是否置起。

2.6 DAC

2.6.1 DAC 在高温下直接输出有偏差

- 问题描述

在 85°C 及以上温度时候，DAC 直接输出会有偏差，影响性能。

- 变通措施

将 DAC 通过 OPA 的 buffer 功能输出。

2.6.2 DAC 通过 OPA 输出产生尖峰

- 问题描述

在使用 DAC 通过 OPA 输出正弦波时，在 0 点（对应 CODE: 2048）附近会产生几 mV 到十几 mV 的尖峰。

- 变通措施

需要外加滤波电路。

版本修订记录

版本号	修订日期	修订内容
Rev1.0	2023/02/10	初版发布。

若您在购买与使用过程中有任何意见或建议，请随时与我们联系。

邮箱：support@xhsc.com.cn

电话：021-68667000-7355

地址：上海市浦东新区中科路 1867 号 A 座 10 层



XIAOHUA SEMICONDUCTOR CO., LTD