



Prise en charge adaptative des SoC et des FPGA

[communautés](#)[Blogs](#)[Groupes](#)[Base de connaissances](#)[tutor](#)[RECHERCHE](#)[SE CONNECTER](#)[🏠 \(/S/\)](#) [FORUM \(/S/TOPICCATALOG\)](#) [À PROPOS DE NOTRE COMMUNAUTÉ](#) [RECHERCHE AVANCÉE](#)

Série vidéo 23 : Générer une sortie vidéo à partir de la sortie HDMI du Pynq-Z2

🕒 04.12.2024 Connaissance

TITRE

Série vidéo 23 : Générer une sortie vidéo à partir de la sortie HDMI du Pynq-Z2

AUTEUR

Yolanda

DATE DE DERNIÈRE PUBLICATION

04.12.2024, 22:26

TEXTE

introduction

Dans les précédents articles de cette série de vidéos ([Série vidéo 19](#) (<https://support.xilinx.com/s/article/914989>) , [Série vidéo 20](#) (<https://forums.xilinx.com/t5/Video/Video-Series-20-Starting-with-SDK-and-configuring-the-ADV7511/m-p/917308#M23024%2Fjump-to%2Ffirst-unread-message>) et [Série vidéo 21](#) (<https://support.xilinx.com/s/article/922324>)), nous avons appris à générer un signal vidéo sur le connecteur HDMI de la carte d'évaluation ZC702 du SoC Zynq®-7000 . La carte ZC702 utilise l'émetteur HDMI ADV7511 comme interface vidéo, mais toutes les solutions ne nécessitent pas de composants externes. Par exemple, sur la carte PYNQ™ -Z2 (accessible via la [page produit](#) (<http://www.tul.com.tw/ProductsPYNQ-Z2.html>))Pynq-z2 (<http://www.tul.com.tw/ProductsPYNQ-Z2.html>)), le connecteur HDMI est directement relié aux E/S série Zynq (contrairement aux cartes ZCU102/ZCU104 et ZCU106 qui utilisent un émetteur-récepteur Gigabit). La même procédure s'applique aux autres cartes (par exemple, Digilent Arty Z7 , Arty A7 ou Zybo Z7).

Dans cet article de la série vidéo, nous allons vous montrer comment générer un motif sur la sortie HDMI d'une carte Pynq-Z2 en créant un petit dessin .

Concernant PYNQ-Z2

La PYNQ-Z2 est une carte à faible coût basée sur le SoC Xilinx Zynq , spécialement conçue pour prendre en charge le framework PYNQ (Python Productivity for Zynq) et le développement de systèmes embarqués.




Tutoriel – Sortie DVI utilisant les E/S TMDS sur la carte PYNQ - Z2

Remarque : ce tutoriel s'applique uniquement à Vivado Design Suite 2018.1 et uniquement aux cartes PYNQ-Z2 .


Construction d'un projet Vivado

1. Téléchargez le fichier tutoriel (https://forums.xilinx.com/xlnx/attachments/xlnx/support_blog/4.4/1/XVES_0023.zip) , puis extrayez le dossier.
2. Téléchargez le fichier de la carte Vivado pour le PYNQ-Z2 depuis la page web TUL suivante : <http://www.tul.com.tw/ProductsPYNQ-Z2.html> (<http://www.tul.com.tw/ProductsPYNQ-Z2.html>)
3. Décompressez le dossier puis copiez son contenu dans « Xilinx\Vivado\2018.1\data\boards ».




4. Ouvrir Vivado 2018.1 .
5. Créer un nouveau projet.
6. Dans la fenêtre « Composant par défaut », vous devriez voir pynq-z2 dans la liste . Cliquez sur la carte


PYNQ-Z2 pour ce projet .



7. Dans Vivado , créez un nouveau modèle de bloc (cliquez sur « Flux > Créer un modèle de bloc »).
8. Dans la conception de blocs (BD) , ajoutez l' IP du système de processeur ZYNQ7 .
9. En haut de BD , cliquez sur « Exécuter l'automatisation des blocs ».




10. Assurez-vous que l'option « Appliquer le préréglage du tableau » est activée , puis cliquez sur « OK ».




11. Ajouter l'IP du générateur de mires vidéo (TPG) .

12. En haut de BD , cliquez sur « Exécuter l'automatisation de la connexion ».




13. Double-cliquez sur l' IP du système de processeur ZYNQ7 pour la configurer. Dans la section « Configuration de l'horloge » , sous « Horloges du réseau PL » , activez FCLK_CLK1 et réglez sa fréquence

d'horloge sur 40 MHz .




14. Cliquez sur « OK » pour fermer l' interface graphique de configuration du système IP du processeur ZYNQ7 .
15. Ajoutez l'IP du contrôleur de synchronisation vidéo (VTC) et double-cliquez pour ouvrir son interface graphique de configuration .
16. Dans l'onglet « Détection/Génération », cliquez sur « Inclure l'interface AXI4-Lite » puis désélectionnez « Activer la détection ».



17. Dans l'onglet « Par défaut/Constante », définissez le mode vidéo sur 800x600p .

18. Connectez l'entrée clk du VTC à la sortie FLCK_CLK1 du Zynq PS IP .

19. Ajoutez AXI4-Stream à l'IP de sortie vidéo de ce BD , puis double-cliquez sur l' IP pour la configurer. Modifiez le mode d'horloge en « Indépendant ».



20. Dans la console Tcl , obtenez le script Tcl à partir du dossier du tutoriel (XVES_0023/src/tcl) .

```
connect_nets_XVES0023.tcl
```


Ce script se connectera à toutes les adresses IP de cette conception .

Nous avons désormais reproduit le même schéma que celui de la série vidéo 21 sur la carte de circuit imprimé ZC702 . Sur cette dernière , l'interface HDMI est gérée par un émetteur HDMI externe ADV7511 . Sur la carte PYNQ-Z2 , nous devons gérer l'interface vidéo dans la logique programmable (PL) . Nous pouvons y parvenir grâce à la propriété intellectuelle gratuite de Digilent (rgb2dvi), qui générera le signal DVI utilisable sur le connecteur de sortie HDMI de la carte PYNQ-Z2 .

21. Téléchargez et extrayez la bibliothèque Vivado depuis le dépôt git de Digilent (cliquez sur « Cloner ou télécharger » Télécharger le fichier ZIP ») :


<https://github.com/Digilent/vivado-library> (<https://github.com/Digilent/vivado-library>).

22. Dans Vivado , cliquez sur « Paramètres » IP » Dépôt », puis ajoutez le chemin d'accès au dossier de la bibliothèque Vivado décompressée à la liste des dépôts IP . Cliquez sur « Appliquer » OK ».



23. Dans BD , ajoutez RGB à l'adresse IP de l' encodeur vidéo DVI (rgb2dvi) (cette adresse IP devrait maintenant apparaître dans le répertoire IP).

24. Double-cliquez sur l'IP rgb2dvi pour la configurer. Modifiez la plage d'horloge TMDS sur « <80 MHz




(720p) » puis cliquez sur « OK ».

25. Connectez l'entrée RGB de l'IP rgb2dvi à la sortie vid_io_out de l'IP AXI4-Stream to Video Out .


26. Connectez la sortie PixelClk de l' IP rgb2dvi à la sortie FCLK_CLK1 du processeur Zynq .

27. Développez l'interface TMDS de l'IP rgb2dvi , puis placez tous les signaux (TMDS_Clk_p/n et TMDS_Data_p/n) en dehors du BD (cliquez avec le bouton droit sur la broche et cliquez sur « Rendre



28. Vérifiez le disque Blu-ray . La vérification devrait réussir. Enregistrez le disque Blu-ray .

29. Cliquez avec le bouton droit sur BD dans la fenêtre Sources , puis cliquez sur Générer les produits de



30. Après la génération, cliquez avec le bouton droit sur BD puis cliquez sur « Créer un wrapper HDL ».

31. Téléchargez le fichier maître PYNQ-Z2 XDC depuis le site web de TUL :

http://www.tul.com.tw/download/PYNQ-Z2_v1.0.xdc.zip (http://www.tul.com.tw/download/PYNQ-Z2_v1.0.xdc.zip)

32. Décompressez le dossier et ajoutez le fichier XDC au projet (« Fichier > Ajouter des sources > Ajouter » ou « Créer des contraintes ») .

33. Double-cliquez sur le fichier XDC dans la fenêtre source pour l'ouvrir dans un éditeur de texte. Repérez la ligne correspondant à HDMI TX et décommentez la ligne suivante (en supprimant le symbole « # » au début de la ligne) :

```
set_property -dict { PACKAGE_PIN L17 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_clk_n }]; #IO_L11N_T1_SRCC_3
set_property -dict { PACKAGE_PIN L16 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_clk_p }]; #IO_L11P_T1_SRCC_3
set_property -dict { PACKAGE_PIN K18 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_n[0] }]; #IO_L12N_T1_MRCC_3
set_property -dict { PACKAGE_PIN K17 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_p[0] }]; #IO_L12P_T1_MRCC_3
set_property -dict { PACKAGE_PIN J19 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_n[1] }]; #IO_L10N_T1_AD11N
set_property -dict { PACKAGE_PIN K19 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_p[1] }]; #IO_L10P_T1_AD11N
set_property -dict { PACKAGE_PIN H18 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_n[2] }]; #IO_L14N_T2_AD4N
set_property -dict { PACKAGE_PIN J18 IOSTANDARD TMD5_33 } [get_ports { hdmi_tx_d_p[2] }]; #IO_L14P_T2_AD4P
```

34. Modifiez le nom du port pour qu'il corresponde à celui indiqué dans BD . Par défaut, il devrait ressembler à ceci :

```


set_property -dict { PACKAGE_PIN L17 IOSTANDARD TMDS_33 } [get_ports { TMDS_Clk_n_0 }]; #IO_L11N_T1_SRCC_35
set_property -dict { PACKAGE_PIN L16 IOSTANDARD TMDS_33 } [get_ports { TMDS_Clk_p_0 }]; #IO_L11P_T1_SRCC_35
set_property -dict { PACKAGE_PIN K18 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_n_0[0] }]; #IO_L12N_T1_MRC
set_property -dict { PACKAGE_PIN K17 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_p_0[0] }]; #IO_L12P_T1_MRC
set_property -dict { PACKAGE_PIN J19 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_n_0[1] }]; #IO_L10N_T1_AD1
set_property -dict { PACKAGE_PIN K19 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_p_0[1] }]; #IO_L10P_T1_AD1
set_property -dict { PACKAGE_PIN H18 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_n_0[2] }]; #IO_L14N_T2_AD4
set_property -dict { PACKAGE_PIN J18 IOSTANDARD TMDS_33 } [get_ports { TMDS_Data_p_0[2] }]; #IO_L14P_T2_AD4

```

35. Enregistrez le fichier XDC .

36. Lancez la synthèse et l'implémentation, puis générez le flux binaire.

37. Exportez le matériel vers le SDK , y compris les flux de bits (« Fichier > Exporter > Exporter le matériel »).




Création d'applications logicielles


38. Lancez le SDK depuis Vivado (« Fichier > Lancer le SDK »).

39. Dans le SDK , créez un nouveau projet d'application (« Fichier > Nouveau projet d'application ») et cliquez

sur le modèle « Hello World ».



40. Ouvrez le fichier helloworld.c dans l'éditeur de texte du SDK .



41. Modifiez le fichier indiqué ci-dessous (pour plus de détails sur le code, veuillez consulter [la série de vidéos \(https://support.xilinx.com/s/article/922324\)](https://support.xilinx.com/s/article/922324) 21).

```
inclure <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xv_tpg.h"

XV_tpg tpg_inst;
int Statut;

int main()
{
    init_platform();

    print("Bonjour le monde\n\r");

    /* Initialisation TPG */
    Statut = XV_tpg_Initialize(&tpg_inst, XPAR_V_TPG_0_DEVICE_ID);
    si (Statut != XST_SUCCESS)
    {
        xil_printf("Échec de la configuration TPG\r\n");
        retourner(XST_FAILURE);
    }

    // Définir la résolution sur 800x600
    XV_tpg_Set_height(&tpg_inst, 600);
    XV_tpg_Set_width(&tpg_inst, 800);

    // Définir l'espace colorimétrique sur RGB
    XV_tpg_Set_colorFormat(&tpg_inst, 0x0);

    //Définir le motif sur la barre de couleur
    XV_tpg_Set_bckgndId(&tpg_inst, XTPG_BKGND_COLOR_BARS);

    //Démarez le TPG
    XV_tpg_ActiverRedémarrageAuto(&tpg_inst);
    XV_tpg_Start(&tpg_inst);
    xil_printf("TPG démarré !\r\n");
    /* Fin du code TPG */

    nettoyer_platform();
    renvoyer 0 ;
}
```


42. Enregistrez le fichier.

43. Connectez le Pynq-Z2 à votre ordinateur à l'aide d'un câble micro USB et configurez le mode de démarrage sur JTAG . Connectez le Pynq-Z2 à votre moniteur HDMI à l'aide du connecteur de sortie HDMI

. Mettez la carte Pynq-Z2 sous tension .



44. Ouvrez le terminal UART et configurez-le correctement comme port COM du PYNQ-Z2 .



45. Programmez le FPGA et lancez l'application.

46. Vous devriez maintenant voir le motif affiché sur votre écran.

Techniques de conception et de dé...
(/s/topic/0TO2E000000YNwJWAW...)

base de connaissances
(/s/topic/0TO4U000000N3MZWA0/...)

Série de tutoriels vidéo pour débuta...
(/s/topic/0TO2E000000YNwTWAW...)

Vous n'avez pas accès à la classe Apex nommée 'edFileDetailController'.

SE CONCENTRER SUR

Langue préférée

Choisissez une option

ARTICLES CONNEXES

- Démonstration double RoE (Radio Over Ethernet) - Simulation (/s/article/1169769) 355
- Que dois-je faire si je rencontre un problème de licence dans Vivado/ISE ? (/s/article/1056769) 786
- Dépannage des problèmes PCIe à l'aide de lspci et setpci (/s/article/1176776) 4,17K
- Comment chiffrer des fichiers sources RTL dans Vivado (/s/article/000034708) 4,67K
- AR# 56196 : Zynq-7000 SoC – Le système peut ne pas démarrer lors de la première programmation de la mémoire flash Span- sion QSPI sous Linux. (/s/article/56196) 687

ARTICLES POPULAIRES

- 000036274 - Outils de conception adaptatifs SoC et FPGA - Centre de solutions sous licence (/s/article/Xilinx-Licensing-Solution-Center).
- Utilisez des modèles de langage pour créer des contraintes set_input_delay/set_output_delay. (/s/article/1226728).
- [Traduit] Introduction à PetaLinux - Partie 1 (/s/article/968413).
- L'exportation de l'adresse IP est invalide ; problème de dépassement de capacité du numéro de paramètre/version (Y2K22) (/s/article/76960).
- 000037546 - Vivado ML Edition 2025.x - Problèmes connus (/s/article/000037546).

Cet article vous a-t-il été utile ?

Veillez sélectionner une raison appropriée.

Choisissez une option

Explication supplémentaire

Veillez nous faire part de vos commentaires.

Soumettre

[Commentaires de la communauté \(https://support.xilinx.com/survey/runtimeApp.app?invitationId=0Ki4U000000Pa0G&surveyName=community_feedback_survey_chinese&UUID=5b6d3998-aba5-498d-98ce-ef93717a9169\)](https://support.xilinx.com/survey/runtimeApp.app?invitationId=0Ki4U000000Pa0G&surveyName=community_feedback_survey_chinese&UUID=5b6d3998-aba5-498d-98ce-ef93717a9169)

(https://www.amd.com/en)

Prise en charge
adaptative des SoC et
des FPGA

[.\(https://www.linkedin.com/company/amd\)](https://www.linkedin.com/company/amd)

[.\(https://www.instagram.com/amd\)](https://www.instagram.com/amd)

[.\(http://www.facebook.com/amd\)](http://www.facebook.com/amd)

[.\(https://www.amd.com/en/preferences.html\)](https://www.amd.com/en/preferences.html)

[Conditions générales](#) | [Confidentialité](#) | [Marques déposées](#) | [Transparence de la chaîne d'approvisionnement](#) | [Concurrence loyale et ouverte](#) | [Politique fiscale britannique](#) | [Politique relative aux cookies](#) | [Ne vendez pas mes informations personnelles](#)

© 2026 Advanced Micro Devices, Inc