CLRD125C-K具有均衡和去加重功能的低功耗 12.5Gbps 双通道2:1/1:2 复用器/缓冲器

1 特点

- 12.5-Gbps双通道2:1多路复用器，1:2开关或扇出
- 典型总功耗650 mW
- 先进的信号调理功能：
  - 接收均衡高达 30 dB，频率为 6.25 GHz
  - 发送去加重-10 dB
  - 发送输出电压控制：600 mV 到 1300 mV
- 通过引脚选择、EEPROM 或 SMBus 接口可编程
- 可选择 2.5V 或 3.3V 供电电压
- 工作温度范围：-40°C 到 +85°C

2 应用

- 10GE, 10G-KR
- PCIe Gen-1/2/3
- SAS2/SATA3（高达 6 Gbps）
- XAUI, RXAUI

3 器件信息

器件型号	封装	封装尺寸（标称值）
CLRD125C-K	WQFN (54)	10.00mm x 5.50mm

4 说明


CLRD125C-K是一款高性能双端口2:1多路复用器和1:2分路器/扇出缓冲器，集成了先进的信号调节功能。该器件专为支持高达12.5Gbps数据传输速率的应用而设计，包括10GE、10G-KR(IEEE 802.3ap)、光纤通道、PCIe、无线回程、SATA 3.0/SAS-2以及其他高速串行接口协议。接收端集成了连续时间线性均衡器(CTLE)，能够在12.5Gbps的数据速率下有效补偿长达30英寸FR-4PCB走线或8米AWG-24规格电缆引起的信号损耗，从而消除了对外部均衡器的需求。发送端配备了可编程输出摆幅控制，范围为600mVp-p至1300mVp-p，并支持高达12dB的去加重，以优化信号完整性。CLRD125C-K支持多种协议配置，包括PCIe、SAS/SATA、10G-KR等。在10G-KR和PCIe Gen3模式下，该器件能够透明地支持主控制器与端点之间的链路训练和状态交换(LTSSM)过程，实现发送均衡器系数的动态优化。这种无缝的链路协商管理确保了系统级互操作性，同时将信号延迟降至最低。通过集成先进的信号调节功能和多协议支持，CLRD125C-K为高速串行接口设计提供了一个灵活、高性能的解决方案，有效简化了系统设计并提高了信号完整性。该器件可通过引脚设置、SMBus（I^2C）协议或直接从外部 EEPROM 加载来应用可编程设置。在EEPROM模式下操作时，配置信息会在上电时自动加载，从而无需外部微处理器或软件驱动程序。

目录

1 特点.....1
2 应用.....1
3 器件信息.....1
4 说明 1
5 引脚配置和功能 3
6 规格 12
6.1 绝对最大额定值 12
6.2 ESD 额定值 12
6.3 推荐操作条件 13
6.4 散热信息 13
6.5 电气特性 13
6.6 电气特性 – 串行管理总线接口 15
6.7 时序要求 – 串行总线接口 16
7 详细描述 17
7.1 概述 17
7.2 功能模块 18
8 系统通信与编程 19
8.1 SMBus 主机模式 19
8.2 系统总线管理（SMBus）和寄存器配置 20
8.3 通过SMBus传输数据 21
8.4 写寄存器 21
8.5 读寄存器 21
9 应用与建议 22
9.1 典型应用 22
9.2 典型应用眼图（FR4板材） 23
9.3 设计推荐 23
9.4 供电推荐 23
10 外形与封装 25

5 引脚配置和功能

NJY Package 54-Pin WQFN
顶视图(从封装上方看)



表格 1 引脚功能：常见连接(1)

引脚		类型	描述
名称	编号		
差分高速输入和输出			
D_IN0+, D_IN0-, D_IN1+, D_IN1-	10, 11, 15, 16	输入	均衡器的反相和非反相CML差分输入。当启用时，一个带门控的片上50-Ω终端电阻将D_INn+连接到VDD，并将D_INn-连接到VDD。高速I/O需要AC耦合。
D_OUT0+, D_ OUT0-, D_OUT1+, D_OUT1-	3, 4, 7, 8	输出	带去加重的反相和非反相低功耗差分信号50-Ω输出。与AC耦合CML输入完全兼容。高速I/O需要AC耦合。
S_INA0+, S_INA0-, S_INA1+, S_INA1-	45, 44, 40, 39	输入	均衡器的反相和非反相CML差分输入。一个片上50-Ω终端电阻将S_INAn+连接到VDD，并将S_INAn-连接到VDD。高速I/O需要AC耦合。
S_INB0+, S_INB0-, S_INB1+, S_INB1-	43, 42, 38, 37	输入	均衡器的反相和非反相CML差分输入。一个片上50-Ω终端电阻将S_INBn+连接到VDD，并将S_INBn-连接到VDD。高速I/O需要AC耦合。
S_OUTA0+, S_OUTA0-, S_OUTA1+, S_OUTA1-	35, 34, 31, 30	输出	带去加重的反相和非反相低功耗差分信号50-Ω输出。完全兼容AC耦合CML输入。
S_OUTB0+, S_OUTB0-, S_OUTB1+, S_OUTB1-	28,29,33,32	输出	带去加重的反相和非反相低功耗差分信号50-Ω输出。完全兼容AC耦合CML输入。
控制引脚 - 共享 (LVCMOS)			
ENSMB	48	输入，悬空，LVCMOS	系统管理总线（SMBus）启用引脚。 连接1 kΩ到VDD：寄存器访问SMBus从模式； 悬空： 读取外部EEPROM (主SMBUS模式)； 连接1 kΩ到GND：引脚模式
EN_HF/NC	6	输入，悬空	在**引脚模式**下： 0：设置eq_level 1~eq_level 16　　R：设置eq_level 17~eq_level 32 F：设置eq_level 33~eq_level 48　　1：设置eq_level 49~eq_level 64 详细控制方式及补偿强度见表5 在 **SMBus/I2C 模式**下： 保留，该引脚可保持悬空（NC）
VGA_D/NC	12	输入，悬空	在**引脚模式**下，采用4档位控制DOUT0/1的线性增益： 0:-2dB　R:-1dB　F:0.5dB(默认值)　1: 1.5dB 在 **SMBus/I2C 模式**下： 保留，该引脚可保持悬空（NC）
VGA_S/NC	13	输入，悬空	在**引脚模式**下，采用4档位控制SOUTA0/1,SOUTB0/1的线性增益： 0:-2dB　R:-1dB　F:0.5dB(默认值)　1: 1.5dB 在 **SMBus/I2C 模式**下： 保留，该引脚可保持悬空（NC）
控制引脚 - 引脚和SMBus模式 (LVCMOS)			
RESET	52	输入, LVCMOS	0：正常操作（设备已启用)；

引脚		类型	描述
名称	编号		
			1：低功耗模式。
VDD_SEL	25	输入，悬空	悬空: 2.5-V模式； 连接到GND: 3.3-V模式。
电源			
GND	DAP	电源	接地
VDD	9, 14,36, 41, 51	电源	2.5V 模式：连接到 2.5V ±5% 3.3V 模式：每个 VDD 引脚连接 0.1μF 电容
VIN	24	电源	在 3.3V 模式下，输入 3.3V ±10% 到 VIN。 在 2.5V 模式下，保持悬空。

（1）没有“悬空”条件的 LVCMOS 输入必须始终驱动到逻辑低或高，否则无法保证操作。LVCMOS/悬空输入的输入边沿速率必须在 10-90% 范围内快于 50 ns。对于 3.3V 模式操作，VIN 引脚 = 3.3V，4 级输入的“VDD”为 3.3V。对于 2.5V 模式操作，VDD 引脚 = 2.5V，4 级输入的“VDD”为 2.5V。

表格 2 引脚功能：SMBus/EEPROM 控制

引脚		类型	描述
名称	编号		
ENSMB = 1 (SMBus 从模式)，悬空 (SMBus 主模式)			
SCL	50	输入, LVCMOS, 输出，开漏	ENSMB 主或从模式 SMBus 时钟输入引脚已启用（从模式） 从 EEPROM 加载配置时的 SMBus 时钟输出（主模式）
SDA	49	输入, LVCMOS, 输出，开漏	ENSMB 主或从模式 SMBus 双向 SDA 引脚已启用。数据输入或开漏（仅下拉）输出。
AD0-AD3	54, 53, 47, 46	输入, LVCMOS	ENSMB 主或从模式 SMBus 从地址输入。在 SMBus 模式下，这些引脚是用户设置的 SMBus 从地址输入。
$\overline{\text{READ_EN}}$	26	输入, LVCMOS	ENSMB = 悬空 (SMBus 主模式) 使用外部 EEPROM 时，从高到低的转换开始从外部 EEPROM 加载
控制引脚 — 引脚和SMBus模式 (LVCMOS)			
MODE	21	输入,4级,LVCMOS	0: SATA/SAS, PCIe GEN 1/2 和 10GE 1: PCIe GEN 3和10-KR
INPUT_EN	22	输入,4级,LVCMOS	0：正常操作，FANOUT 被禁用，使用 SEL0/1 选择 A 或 B 输入/输出（见 SEL0/1 引脚），输入始终启用 50 Ω 20 kΩ接地：保留 悬空：自动 - 使用RX检测，SEL0/1确定启用哪个输入或输出，FANOUT 被禁用 1：正常操作，FANOUT 被启用（两个 S_OUT0/1 都开启）。输入始终启用 50 Ω。
SEL0	23	输入,4级,LVCMOS	选择通道 0 的引脚。 0：选择输入 S_INB0±，输出 S_OUTB0±。 20 kΩ 接地：选择输入 S_INB0±，输出 S_OUTA0±。 悬空：选择输入 S_INA0±，输出 S_OUTB0±。 1：选择输入 S_INA0±，输出 S_OUTA0±。
SEL1	26	输入,4级,LVCMOS	选择通道1的引脚。 0：选择输入 S_INB1±，输出 S_OUTB1±。 20 kΩ接地：选择输入 S_INB1±，输出 S_OUTA1±。 悬空：选择输入 S_INA1±，输出 S_OUTB1±。 1：选择输入 S_INA1±，输出 S_OUTA1±。

引脚		类型	描述
名称	编号		
输出（LVCMOS）			
$\overline{\text{ALL_DONE}}$	27	输出，LVCMOS	有效寄存器加载状态输出 0：外部EEPROM加载成功 1：外部EEPROM加载失败

表格 3 引脚功能：引脚控制

引脚		类型	描述
名称	编号		
ENSMB = 0（引脚模式）			
EQ_D0，EQ_D1 EQ_S0，EQ_S1	20, 19, 46, 47	输入，4级，LVCMOS	EQ_D[1:0]和EQ_S[1:0]控制高速输入引脚的均衡水平。输入被组织成两侧。S 侧通过 EQ_D[1:0] 引脚控制，D 侧通过 EQ_S[1:0] 引脚控制。见表格4。
DEM_S0, DEM_S1 DEM_D0, DEM_D1	49, 50, 53, 54	输入，4级，LVCMOS	DEM_D[1:0] 和 DEM_S[1:0] 控制高速输出的 VOD 和去加重的水平。输出被组织成两侧。 D 侧通过 DEM_D[1:0] 引脚控制，S 侧通过 DEM_S[1:0] 引脚控制。见表格5。
控制引脚 — 引脚和SMBus模式（LVCMOS）			
MODE	21	输入，4级，LVCMOS	0: SATA/SAS, PCIe GEN 1/2 和 10GE 1: PCIe GEN 3和10-KR
INPUT_EN	22	输入，4级，LVCMOS	0：正常操作，FANOUT 被禁用，使用 SEL0/1 选择 A 或 B 输入/输出（见 SEL0/1 引脚），输入始终启用 50 Ω。 20 kΩ 接地：保留 悬空：自动 - 使用 RX 检测，SEL0/1 确定启用哪个输入或输出，FANOUT 被禁用 1：正常操作，FANOUT 被启用（两个 S_OUT0/1 都开启）。输入始终启用 50 Ω。
SEL0	23	输入，4级，LVCMOS	选择通道 0 的引脚。 0：选择输入 S_INB0±，输出 S_OUTB0±。 20 kΩ 接地：选择输入 S_INB0±，输出 S_OUTA0±。 悬空：选择输入 S_INA0±，输出 S_OUTB0±。 1：选择输入 S_INA0±，输出 S_OUTA0±。
SEL1	26	输入，4级，LVCMOS	选择通道1的引脚。 0：选择输入 S_INB1±，输出 S_OUTB1±。 20 kΩ接地：选择输入 S_INB1±，输出 S_OUTA1±。 悬空：选择输入 S_INA1±，输出 S_OUTB1±。 1：选择输入 S_INA1±，输出 S_OUTA1±。

表格4　4级输出配置

4 级电平控制引脚通过电阻分压来实现 4 个有效控制电平，在 EN_SMB=0 时提供更大的控制范围，详情见下表

LEVEL	设置	产生的引脚电压	
		3.3V模式	2.5V模式
0	1KΩ接地	0.1V	0.08V
R	20KΩ接地	1/3xVin	1/3xVdd
F	悬空	2/3xVin	2/3xVdd
1	1KΩ接Vin/Vdd	Vin-0.05V	Vdd-0.04V

表格 5 均衡设置

level	en_hf	EQ_D1 EQ_S1	EQ_D0 EQ_S0	EQ-5BITS[4:0]	dB AT 6.25GHz
1	0	0	0	00000	0.3
2		0	R	00001	1.1
3		0	F	00010	2.3
4		0	1	00011	3
5		R	0	00100	4.2
6		R	R	00101	4.9
7		R	F	00110	5.8
8		R	1	00111	6.4
9		F	0	01000	7.6
10		F	R	01001	8.1
11		F	F	01010	8.9
12		F	1	01011	9.4
13		1	0	01100	10.2
14		1	R	01101	10.7
15		1	F	01110	11.4
16		1	1	01111	11.8
17	R	0	0	10000	12.5
18		0	R	10001	12.9
19		0	F	10010	13.5
20		0	1	10011	13.8
21		R	0	10100	14.5
22		R	R	10101	14.8
23		R	F	10110	15.3
24		R	1	10111	15.6
25		F	0	11000	16
26		F	R	11001	16.5
27		F	F	11010	16.9
28		F	1	11011	17.1
29		1	0	11100	17.6
30		1	R	11101	17.9
31		1	F	11110	18.2
32		1	1	11111	18.5

续上表：

level	en_hf	EQ_D1 EQ_S1	EQ_D0 EQ_S0	EQ-5BITS[4:0]	dB AT 6.25GHz
1	F	0	0	00000	9.7
2		0	R	00001	10.5
3		0	F	00010	11.7
4		0	1	00011	12.4
5		R	0	00100	13.7
6		R	R	00101	14.4
7		R	F	00110	15.3
8		R	1	00111	15.9
9		F	0	01000	17.1
10		F	R	01001	17.7
11		F	F	01010	18.5
12		F	1	01011	19
13		1	0	01100	20
14		1	R	01101	20.4
15		1	F	01110	21.1
16		1	1	01111	21.5
17	1	0	0	10000	22.3
18		0	R	10001	22.7
19		0	F	10010	23.4
20		0	1	10011	23.7
21		R	0	10100	24.4
22		R	R	10101	24.8
23		R	F	10110	25.3
24		R	1	10111	25.6
25		F	0	11000	26.3
26		F	R	11001	26.6
27		F	F	11010	27
28		F	1	11011	27.3
29		1	0	11100	27.8
30		1	R	11101	28.1
31		1	F	11110	28.5
32		1	1	11111	28.8

表格 6 去加重与输出电压设置

LEVEL	DEM_ D1 DEM_S1	DEM_D0 DEM_S0	DEM(dB)	VOD(Vpp)
1	0	0	-1.5	0.6
2	0	R	-1.5	0.8
3	0	F	-5	0.8
4	0	1	-1.5	0.9
5	R	0	-5	0.9
6	R	R	-7.9	0.9
7	R	F	-1.5	1.0
8	R	1	-5	1.0
9	F	0	-7.9	1.0
10	F	R	-1.5	1.1
11	F	F	-5	1.1
12	F	1	-7.9	1.1
13	1	0	-1.5	1.2
14	1	R	-5	1.2
15	1	F	-7.9	1.2
16	1	1	-10.9	1.2

表格 7 输入端接-RESET, INPUT_EN ， SEL0 / SEL1

RESET	INPUT_EN	SEL0 SEL1	MODE	INPUT_TERM S_INAA0,S_INA1	INPUT_TERM S_INB0,S_INB1	INPUT_TERM D_IN0,D_IN1
1	X	X	低功耗	高阻	高阻	高阻
0	0	X	手动多路复用模式	50Ω	50Ω	50Ω
0	R	X	保留	保留	保留	保留
0	F	0	自动连续检测 D_INB	高阻	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω
0	F	R	自动连续检测 D_INB	高阻	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω
0	**F**	F	自动连续检测 D_INA	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω	高阻	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω
0	F	1	自动连续检测 D_INA	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω	高阻	自动RX检测，直到检测到为止输入端在检测前保持高阻态；一旦检测到则输入端变为50 Ω
0	1	X	手动扇出模式	50Ω	50Ω	50Ω

表格 8 Mux/Switch 和 FANOUT 控制

SEL0	SEL1	IINPUT_EN	连接路径描述
0	0	0	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTB0， S_OUTA0 空闲 D_IN1 连接到 S_OUTB1， S_OUTA1 空闲
0	0	R	保留
0	0	F	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTB0，S_OUTA0 空闲 D_IN1 连接到 S_OUTB1，S_OUTA1 空闲
0	0	1	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTB0 和 S_OUTA0 D_IN1 连接到 S_OUTB1 和 S_OUTA1
R	R	0	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTA0，S_OUTB0 空闲 D_IN1 连接到 S_OUTA1，S_OUTB1 空闲
R	R	R	保留
R	R	F	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTA0， S_OUTB0 空闲 D_IN1 连接到 S_OUTA1， S_OUTB1 空闲
R	R	1	D_OUT0 连接到 S_INB0 D_OUT1 连接到 S_INB1 D_IN0 连接到 S_OUTB0 和 S_OUTA0 D_IN1 连接到 S_OUTB1 和 S_OUTA1
F	F	0	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INAA1 D_IN0 连接到 S_OUTB0， S_OUTA0 空闲 D_IN1 连接到 S_OUTB1， S_OUTA1 空闲
F	F	R	保留
F	F	F	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INA1 D_IN0 连接到 S_OUTB0， S_OUTA0 空闲 D_IN1 连接到 S_OUTB1， S_OUTA1 空闲
F	F	1	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INA1 D_IN0 连接到 S_OUTB0 和 S_OUTA0 D_IN1 连接到 S_OUTB1 和 S_OUTA1

SEL0	SEL1	IINPUT_EN	连接路径描述
1	1	0	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INA1 D_IN0 连接到 S_OUTA0， S_OUTB0 空闲 D_IN1 连接到 S_OUTA1， S_OUTB1 空闲
1	1	R	保留
1	1	F	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INA1 D_IN0 连接到 S_OUTA0， S_OUTB0 空闲 D_IN1 连接到 S_OUTA1， S_OUTB1 空闲
1	1	1	D_OUT0 连接到 S_INA0 D_OUT1 连接到 S_INA1 D_IN0 连接到 S_OUTA0 和 S_OUTB0 D_IN1 连接到 S_OUTA1 和 S_OUTB1

6 规格

6.1 绝对最大额定值

见 (1) (2) (3)。

		最小值	最大值	单位
电源电压（VDD – 2.5-V 模式）		-0.5	2.75	V
电源电压（VIN – 3.3-V 模式）		-0.5	4	V
LVCMOS 输入 / 输出电压		-0.5	4	V
CML 输入电压		-0.5	(VDD + 0.5)	V
CML 输入电流		-30	30	mA
结温			125	℃
引脚温度	焊接（4 秒）(3)		260	℃
存储温度，T_{stg}		-40	150	℃

(1) 超出绝对最大额定值的应力可能会对设备造成永久性损坏。这些只是应力额定值，并不意味着设备在这些或任何其他超出推荐操作条件的条件下可以正常运行。长时间暴露在绝对最大额定条件下可能会影响设备的可靠性。

(2) 如果需要其他可靠性等级，请联系核芯互联销售办公室/分销商以获取可用性和规格。

(3) 有关焊接信息，请参见绝对最大额定值焊接。

6.2 ESD 额定值

		值	单位
V_{ESD}	人体模型（HBM），符合 ANSI/ESDA/JEDEC JS-001，所有引脚(1)	±2000	V
	充电设备模型（CDM），符合 JEDEC 规范 JESD22-C101，所有引脚(2)	±1000	

(1) JEDEC 文件 JEP155 说明 500-V HBM 允许使用标准 ESD 控制流程进行安全制造。
(2) JEDEC 文件 JEP157 说明 250-V CDM 允许使用标准 ESD 控制流程进行安全制造。

6.3 推荐操作条件

		最小值	标称	最大值	单位
电源电压	2.5-V 模式	2.375	2.5	2.625	V
	3.3-V 模式	3.0	3.3	3.6	V
环境温度		-40	25	85	℃
SMBus (SDA, SCL)				3.6	V
电源噪声高达 50 MHz(1)				100	mVp-p

(1) 在典型条件下允许的电源噪声（mVp-p 正弦波）。

6.4 散热信息

热量指标		CLRD125C-K NYJ (WQFN) 54 引脚	单位
$R_{\theta JA}$	结到环境的热阻，无气流，4 层 JEDEC	26.6	℃/W
$R_{\theta JC(顶部)}$	结到壳（顶部）的热阻	10.8	℃/W
$R_{\theta JB}$	结到板的热阻	4.4	℃/W
Ψ_{JT}	结到顶部的表征参数	0.2	℃/W
Ψ_{JB}	结到板表征参数	4.3	℃/W
$R_{\theta JC(底部)}$	结到壳（底部）热阻	1.5	℃/W

6.5 电气特性

参数		测试条件		最小值	典型值	最大值	单位
电源							
PD	功耗	EQ启用，VOD = 1 Vp-p，RESET = 0	VDD = 2.5-V电源		650	700	mW
			VIN = 3.3-V电源		900	1000	mW
LVCMOS / LVTTL直流规格							
V_{ih}	高电平输入电压			2		3.6	V
V_{il}	低电平输入电压			0		0.8	V
V_{oh}	高电平输出电压（ALL_DONE 引脚）	I_{oh} = –4 mA		2			V
V_{ol}	低电平输出电压（ALL_DONE 引脚）	I_{ol} = 4 mA				0.4	V
I_{ih}	输入高电流（RESET引脚）	VIN = 3.6 V, LVCMOS = 3.6 V		-15		15	μA
	带内部电阻的输入高电流（4 级输入引脚）	VIN = 3.6 V, LVCMOS = 3.6 V		20		150	μA
I_{il}	输入低电流（RESET 引脚）	VIN = 3.6 V, LVCMOS = 0 V		-15		15	μA
	带内部电阻的输入低电流（4 级输入引脚）	VIN = 3.6 V, LVCMOS = 0 V		-160		-40	μA
CML接收器输入（IN_n+，IN_n-）							
$RL_{rx-diff}$	RX差分回波损耗	0.05 - 7.5 GHz		-15			dB
		7.5 - 15 GHz		-5			dB
RLrx-cm	RX共模回波损耗	0.05 - 5 GHz		-10			dB

续上表

参数		测试条件	最小值	典型值	最大值	单位
Z_{rx-dc}	RX直流共模阻抗	在VDD = 2.5 V下测试	40	50	60	Ω
$Z_{rx-diff-dc}$	RX直流差分模式阻抗	在VDD = 2.5 V下测试	80	100	120	Ω
$V_{rx-diff-dc}$	差分Rx峰峰电压（VID）	在引脚处测试	0.6	1	1.2	V
$V_{rx-signal-det-diff-pp}$	活动数据信号的信号检测断言电平	8 Gbps下的0101模式		160		mVp-p
$V_{rx-idle-det-diff-pp}$	电气空闲的信号检测去断言电平	8 Gbps下的0101模式		150		mVp-p
高速输出						
$V_{tx-diff-pp}$	输出电压差分摆幅	OUT_n+和OUT_n-的差分测量，终止于50 Ω到地 AC耦合，VID = 1.0 Vp-p	0.8	1	1.2	Vp-p
$V_{tx-de-ratio_5}$	TX去加重比率	VOD = 1.0 Vp-p，DEM_x[1:0] = R，1		-5		dB
t_{TX-DJ}	确定性抖动	VID = 800 mV, PRBS15模式, 8.0 Gbps, VOD = 1.0 V, UIpp EQ = 0x00, DE = 0 dB（无输入或输出传输损耗）		0.05		UIpp
t_{TX-RJ}	随机抖动	VID = 800 mV, 0101 模式, 8.0 Gbps, VOD = 1.0 V, ps RMS EQ = 0x00, DE = 0 dB, (无输入或输出传输损耗)		0.3		pS RMS
$T_{TX-RISE-FALL}$	TX 上升/下降时间	差分输出电压的 20% 到 80%	35	40		pS
$T_{RF-MISMATCH}$	TX 上升/下降不匹配	差分输出电压的 20% 到 80%		0.01	0.1	UI
$RL_{TX-DIFF}$	TX 差分回波损耗	0.05 - 7.5 GHz		-15		dB
		7.5 - 15 GHz		-5		dB
RL_{TX-CM}	TX 共模回波损耗	0.05 - 5 GHz		-10		dB
$Z_{TX-DIFF-DC}$	直流差分 TX 阻抗			100		Ω
$V_{TX-CM-AC-PP}$	TX 交流共模电压	VOD = 1.0 Vp-p，DEM_x[1:0] = R，F			100	mVpp
$I_{TX-SHORT}$	TX 短路电流限制	发射器在短路到 VDD 或 GND 时可以提供的总电流		30		mA
$V_{TX-CM-DC-ACTIVE-IDLE-DELTA}$	L0 和电气空闲期间直流共模电压的绝对差值				100	mV
$V_{TX-CM-DC-LINE-DELTA}$	TX+ 和 TX- 之间直流共模电压的绝对差值				25	mV
$T_{TX-IDLE-DATA}$	IDLE后转换为差分DATA信号的最大时间	VID = 1 Vp-p, 8 Gbps		3		nS
$T_{TX-DATA-IDLE}$	差分DATA信号后转换为IDLE的最大时间	VID = 1 Vp-p, 8 Gbps		6		nS
$T_{PLHD/PHLD}$	高到低和低到高的差分传播延迟	EQ = 00		200		pS

续上表

参数		测试条件	最小值	典型值	最大值	单位
T_{LSK}	通道间偏斜	T = 25°C, VDD = 2.5 V		25		pS
T_{PPSK}	器件间传播延迟偏斜	T = 25°C, VDD = 2.5 V		40		pS
$T_{MUX-SWITCH}$	多路复用/切换时间			100		nS
均衡						
DJE1	12 Gbps时的残余确定性抖动	30英寸4密耳FR4，VID = 0.6 Vp-p，PRBS15，EN_HF=1，EQ = A'h，DEM = 0 dB		0.25		UI
DJE2	8 Gbps下的残余确定性抖动	30英寸4密耳FR4，VID = 0.6 Vp-p，PRBS15，EN_HF=1，EQ = B'h，DEM = 0 dB		0.15		UI
DJE3	5 Gbps下的残余确定性抖动	30英寸4密耳FR4，VID = 0.6 Vp-p，PRBS15，EN_HF=1，EQ = B'h，DEM = 0 dB		0.07		UI
DJE4	12 Gbps下的残余确定性抖动	5米30 AWG电缆，VID = 0.6 Vp-p，PRBS15，EN_HF=1，EQ = B'h，DEM = 0 dB		0.25		UI
DJE5	8 Gbps下的残余确定性抖动	8米30 AWG电缆，VID = 0.6 Vp-p，PRBS15，EN_HF=1，EQ = F'h，DEM = 0 dB		0.33		UI
去加重（模式 = 0）						
DJD1	12 Gbps下的残余确定性抖动	输入通道：20英寸5密耳FR4，输出通道：10英寸5密耳FR4，VID = 0.6 Vp-p，PRBS15，EN_HF=1,EQ = 3'h，VOD = 1.0 Vp-p，DEM = –7 dB		0.1		UI

注意：

(1) 典型值表示在VDD = 2.5 V，T_A = 25°C以及产品表征时的***推荐操作条件***下最可能的参数规范，并不保证。
(2) 电气特性表列出了在所列推荐操作条件下的保证规格，除非被电气特性条件、注释或两者修改或指定。典型规格仅为估计值，不作保证。
(3) 在 GEN3 模式下，输出 VOD 电平不是固定的。它将根据 VID 输入幅度电平自动调整。在 GEN3 模式下，由 DEM_x[1:0]设置的输出 VOD 电平取决于 VID 电平和频率内容。GEN3 模式下的 CLRD125C-K 中继器设计为透明，因此 TX-FIR（去加重）传递到 RX 以支持 PCIe GEN3 握手协商链路训练。

(4) 传播延迟测量值会根据所选的 EQ 级别发生轻微变化。EQ = 00 将导致最短的传播延迟。

6.6 电气特性 – 串行管理总线接口

在推荐的工作电源和温度范围内，除非另有规定。

参数		测试条件	最小值	典型值	最大值	单位
串行总线接口直流规格						
V_{IL}	数据，时钟输入低电压				0.8	V
V_{IH}	数据，时钟输入高电压		2.1		3.6	V
I_{PULLUP}	通过上拉电阻或电流源的电流	高功率规格	4			mA
V_{DD}	标称总线电压		2.375		3.6	V
$I_{LEAK-Bus}$	每个总线段的输入泄漏	见 (1)	–200		200	µA
$I_{LEAK-Pin}$	每个设备引脚的输入泄漏			–15		µA
C_i	SDA和SCL的电容	见 (1) (2)			10	pF
R_{term}	外部终端电阻拉到V_{DD} = 2.5 V ± 5% 或 3.3 V ± 10%	上拉 V_{DD} = 3.3 V(1)(2)(3)		2000		Ω
		上拉 V_{DD} = 2.5 V(1)(2)(3)		1000		Ω

(1) 推荐值。
(2) 每个总线段的推荐最大电容负载为400 pF。
(3) 最大终端电压应与设备电源电压相同。

6.7 时序要求 – 串行总线接口

			最小值	标称	最大值	单位
FSMB	总线操作频率	ENSMB = VDD (从模式)			400	kHz
		ENSMB = 浮动（主模式）	280	400	520	kHz
TBUF	停止和启动条件之间的总线空闲时间		1.3			μS
THD:STA	（重复）启动条件后的保持时间。在此期间后，生成第一个时钟。	在 I_{PULLUP}，最大值	0.6			μS
TSU:STA	重复启动条件设置时间		0.6			μS
TSU:STO	停止条件设置时间		0.6			μS
THD:DAT	数据保持时间		0			nS
TSU:DAT	数据设置时间		100			nS
T_{Low}	时钟低电平周期		1.3			μS
T_{High}	时钟高电平周期	见 (1)	0.6		50	μS
t_F	时钟/数据下降时间				300	nS
t_R	时钟/数据上升时间				300	nS
t_{POR}	设备在上电复位后必须运行的时间	见 (1) (2)			500	mS

(1) 兼容SMBus 2.0物理层规范。详见系统管理总线（SMBus）规范版本2.0，第3.1.1节SMBus通用交流规范。
(2) 由设计指定。参数未在生产中测试。




图1 CML输出和上升及下降转换时间




图2 传播延迟时序图




图3 传输空闲-数据和数据-空闲响应时间




图4 SMBus时序参数

7 详细描述

7.1 概述

CLRD125C-K 是一个双通道 2:1 多路复用器和 1:2 开关或带有信号调理的扇出缓冲器。CLRD125C-K 补偿了有损的 FR-4 印刷电路板背板和平衡电缆。CLRD125C-K 在 3 种模式下运行：引脚控制模式 (ENSMB = 0)、SMBus 从模式 (ENSMB = 1) 和 SMBus 主模式 (ENSMB = 浮动) 以从外部 EEPROM 加载寄存器信息；有关详细信息，请参阅 SMBUS 主模式。

7.2 功能模块




图5 功能模块图

8 系统通信与编程

8.1 SMBus 主机模式

CLRD125C-K设备支持SMBus主机模式直接从外部EEPROM设备读取数据。当使用SMBus主机模式时，CLRD125C-K将直接从外部EEPROM的指定位置读取数据。在设计使用外部EEPROM的系统时，用户需要遵循以下具体指南

- 设置ENSMB为Float模式——启用SMBUS主控模式。
- 外部EEPROM设备地址字节必须为0xA0‘h，并且在2.5V和3.3V供电条件下支持1MHz运行频率。最大允许容量为8千比特(1024字节）。
- 将AD[3：0]输入设置为SMBUS地址字节。当AD[3：0] = 0000’b时，设备地址字节为B0‘h。

将多个CLRD125C-K设备连接到SDA和SCL总线时，请使用这些指导原则来配置设备

使用SMBus AD[3：0]地址位，使各设备能从EEPROM加载配置。以下示例为四个设备配置：

U1：AD[3：0]=0000（0xB0‘h）；

U2：AD[3：0]=0001（0xB2’h）；

U3：AD[3：0]=0010（0xB4‘h）；

U4：AD[3：0]=0011（0xB6’h）。

在SDA和SCL引脚上使用上拉电阻（阻值=2 kΩ），通过菊花链方式实现设备间的READEN#（26号引脚）与ALL_DONE#（27号引脚）信号同步传输，避免EEPROM同时被多个设备竞争。

具体连接方式：

将链式结构中第一个设备（U1）的READEN#接地；

1.将U1的ALL_DONE#连接到U2的READEN#；

2.将U2的ALL_DONE#连接到U3的READEN#；

3.将U3的ALL_DONE#连接到U4的READEN#。

4.将U4的ALL_DONE#输出端连接LED，用于显示设备加载成功状态(可选方案)。

菊花链连接方式示意图：




图6 菊花链结构图

8.2 系统总线管理（SMBus）和寄存器配置

系统管理总线接口兼容SMBus 2.0，ENMSB 1KΩ接Vdd时，使能SMBus 从模式并允许访问配置寄存器。CLRD125C-K在SMBus模式下有AD[3:0]输入，AD[3:0]引脚是客户配置SMBus从设备地址输入，AD[3:0]引脚有内部下拉，当AD[3:0]=0000'b悬空或拉低时，设备默认地址字节为0'h。基于SMBis2.0规范。CLRD125C-K具有7位从地址，LSB设置位0'b（write）。设备支持最多16个地址字节，可通过AD[3:0]输入进行配置。下表为16个地址：

表格9 芯片寄存器地址

AD[3:0]设置	地址字节（16进制）
0000	B0
0001	B2
0010	B4
0011	B6
0100	B8
0101	BA
0110	BC
0111	BE
1000	C0
1001	C2
1010	C4
1011	C6
1100	C8
1101	CA
1110	CC
1111	CE

8.3 通过SMBus传输数据

SMBus有三个独特的状态：

- **START:** 当SCL为高时，SDA上的高到低转换表示消息启动条件。
- **STOP:** SCL为高时SDA上的低到高转换表示消息STOP条件。
- **IDLE:** 如果SCL和SDA都是高电平的时间超过上次检测到的 t_{BUF}，或者如果它们高电平的总时间超过 t_{HIGH} 的最大规格，那么总线将转移到空闲状态。

8.4 写寄存器

若要写入寄存器，请使用以下协议（参见SMBus 2.0规范)

1. The Host drives a START condition, the 7-bit SMBus address, and a 0 indicating a WRITE.
2. The Device (Slave) drives the ACK bit (0).
3. The Host drives the (0x80 + 7-bit Register Address).
4. The Device drives an ACK bit (0).
5. The Host drive the 8-bit data byte.
6. The Device drives an ACK bit (0).
7. The Host drives a STOP condition.

写寄存器操作完成，总线空闲，现在可能与其他SMBus设备通信。

8.5 读寄存器

若要读取寄存器，请使用以下协议（参见SMBus 2.0规范)

1. The Host drives a START condition, the 7-bit SMBus address, and a 0 indicating a WRITE.
2. The Device (Slave) drives the ACK bit (0).
3. The Host drives the (0x80 + 7-bit Register Address).
4. The Device drives an ACK bit (0).
5. The Host drives a START condition.
6. The Host drives the 7-bit SMBus Address, and a 1 indicating a READ.
7. The Device drives an ACK bit 0.
8. The Device drives the 8-bit data value (register contents).
9. The Host drives a NACK bit 1indicating end of the READ transfer.
10. The Host drives a STOP condition.

读取寄存器完成，总线空闲，现在可能与其他SMBus设备进行通信。

9 应用与建议

9.1 典型应用




图7 典型存储应用

9.2 典型应用眼图（FR4板材）




图 8 输入12.5inch,输出2.5inch, 8Gbps,EQ=0A




图 9 输入12.5inch,输出2.5inch, 10.3125Gbps,EQ=0A




图 10 输入12.5inch,输出2.5inch, 12.5Gbps,EQ=0A




图 11 输入2.5inch,输出12.5inch, 10.3125Gbps,EQ=0D, DEM=00,EN_HF=1

9.3 设计推荐

与任何高速设计一样，有许多因素会影响整体性能。以下是设计期间要考虑和注意的地方：

1. 使用100-Ω阻抗的走线。
2. 将交流耦合电容器放置在每个通道的接收器端附近，以尽量减少反射，交流耦合电容器的最大尺寸为0402。
3. 背钻连接器通孔和信号通孔，尽量减少过孔残桩长度。
4. 使用参考平面通孔，确保返回电流有低电感路径。
5. 将VIN和VDD电容器尽可能靠近设备电源引脚放置。通常最佳位置是在VIN/VDD引脚正下方，以减少到电容器的电感路径。此外，旁路电容器可以与DAP GND共享过孔，以尽量减少接地回路电感。
6. 进入或离开CLRD125C-K的差分对应具有足够的对间间距，以尽量减少串扰。

9.4 供电推荐

CLRD125C-K芯片配备可选内置电压调节器，用于为设备提供2.5 V供电。在3.3 V工作模式下，需通过VIN引脚（3.3V）为设备供电，同时保持VDD引脚悬空。该内置调节器会为设备的VDD引脚提供2.5 V电压，每个VDD引脚需配置0.1μF电容进行电源去耦（总电容≤0.5 μF），且VDD引脚保持悬空。VDD_SEL引脚必须接地才能启用内

置电压调节器。当切换至2.5 V工作模式时，VIN引脚需保持悬空状态，同时向VDD引脚施加2.5 V电源。此时VDD_SEL引脚需保持悬空（不连接），以禁用内置电压调节器。

CLRD125C-K可配置为2.5-V模式或3.3-V模式。以下列表概述了每种电源选择所需的连接。

对于3.3V工作模式，请按照以下步骤操作：

1. 将VDD_SEL = 0通过1-kΩ电阻连接到地。
2. 将3.3V电源接入VIN引脚。建议在VIN端进行1.0-μF电容去耦处理。
3. 详见下方关于VDD旁路的信息说明。
4. SDA和SCL引脚需连接上拉电阻至VIN。
5. 任何需要连接逻辑1的四电平输入信号，应使用1-kΩ电阻连接至VIN。

对于2.5V工作模式，请按照以下步骤操作：

1. VDD_SEL =浮空
2. VIN =浮空
3. 将2.5V电源接入VDD引脚。
4. 详见下方关于VDD旁路的信息说明。
5. SDA和SCL引脚需连接上拉电阻至VDD以实现2.5V SMBus总线IO功能。
6. 任何需要连接逻辑1的四电平输入信号，应使用1-kΩ电阻连接至VDD。





图12　3.3V和2.5V供电连接示意图

10 外形与封装



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.700	0.760	0.820
A1		0.500 BASIC	
c	0.230	0.260	0.290
E	5.400	5.500	5.600
D	9.900	10.000	10.100
E1		4.000 BASIC	
D1		8.500 BASIC	
e1		0.500 BASIC	
e2		1.404 BASIC	
e3		3.000 BASIC	
L1	0.350	0.400	0.450
L2	0.200	0.250	0.300
L3	1.950	2.000	2.050
L4	0.750	0.800	0.850
L5	0.550	0.600	0.650
L6		0.300 BASIC	
h1		0.150 REF	
aaa		0.15	
ccc		0.08	