

点亮数码管实验报告

2023010302 石亦烜

实验时间：2025年4月18日 座号：1

一、实验目的

1. 熟悉FPGA的实验环境以及实验流程，掌握vivad的使用方法和工作流程
2. 了解 SystemVerilog 的基本框架，学习简单组合电路的实现方式

二、实验内容

1. 点亮一个带译码的数码管，数码管根据输入显示从 0 到 9
2. 点亮一个不带译码的数码管数码管，根据输入显示从 0 到 f

三、实验步骤和代码

1. 对于带译码的数码管，直接连接对应的开关模块接口和数码管接口即可
2. 对于不带译码的数码管，
 - 源代码decoder.sv如下

```
`timescale 1ns/1ps
//指定时间单位和精度，这里表示时间单位为1ns，仿真时的精度为1ps

//定义模块名称为 decoder，输入为 4 位拨动开关 sw，输出为 7 位数码管 seg
module decoder (
    input wire [3:0] sw,    //拨动开关输入
    output reg [6:0] seg    //七段数码管输出
);

    always_comb begin
        case (sw)
            //根据数码管的真值表进行译码
            4'h0: seg = 7'b1111110;
            4'h1: seg = 7'b0110000; // 显示 1
            4'h2: seg = 7'b1101101; // 显示 2
            4'h3: seg = 7'b1111001; // 显示 3
            4'h4: seg = 7'b0110011; // 显示 4
            4'h5: seg = 7'b1011011; // 显示 5
            4'h6: seg = 7'b1011111; // 显示 6
            4'h7: seg = 7'b1110000; // 显示 7
            4'h8: seg = 7'b1111111; // 显示 8
            4'h9: seg = 7'b1111011; // 显示 9
            4'hA: seg = 7'b1110111; // 显示 A
            4'hB: seg = 7'b0011111; // 显示 b
            4'hC: seg = 7'b1001110; // 显示 C
            4'hD: seg = 7'b0111101; // 显示 d
            4'hE: seg = 7'b1001111; // 显示 E
            4'hF: seg = 7'b1000111; // 显示 F
        endcase
    end
```

```

        default: seg = 7'b0; //都不是则显示0
    endcase
end
endmodule

```

- 约束文件decoder.xdc代码如下:

```

# sw input
set_property -dict {PACKAGE_PIN M21 IOSTANDARD LVCMOS33} [get_ports sw[3]];
//I01接线孔接最高位开关
set_property -dict {PACKAGE_PIN N20 IOSTANDARD LVCMOS33} [get_ports sw[2]];
//I02接线孔
set_property -dict {PACKAGE_PIN N22 IOSTANDARD LVCMOS33} [get_ports sw[1]];
//I03接线孔
set_property -dict {PACKAGE_PIN P21 IOSTANDARD LVCMOS33} [get_ports sw[0]];
//I04接线孔

# seg output
set_property -dict {PACKAGE_PIN Y21 IOSTANDARD LVCMOS33} [get_ports seg[6]];
//I14接线孔接数码管的a
set_property -dict {PACKAGE_PIN AB22 IOSTANDARD LVCMOS33} [get_ports seg[5]];
//I15接线孔接数码管的b
set_property -dict {PACKAGE_PIN AA18 IOSTANDARD LVCMOS33} [get_ports seg[4]];
//I16接线孔接数码管的c
set_property -dict {PACKAGE_PIN AB18 IOSTANDARD LVCMOS33} [get_ports seg[3]];
//I17接线孔接数码管的d
set_property -dict {PACKAGE_PIN AA20 IOSTANDARD LVCMOS33} [get_ports seg[2]];
//I18接线孔接数码管的e
set_property -dict {PACKAGE_PIN AB21 IOSTANDARD LVCMOS33} [get_ports seg[1]];
//I19接线孔接数码管的f
set_property -dict {PACKAGE_PIN AA21 IOSTANDARD LVCMOS33} [get_ports seg[0]];
//I20接线孔接数码管的g

set_property CFGBVS VCC0 [current_design]//设置供电方式
set_property CONFIG_VOLTAGE 3.3 [current_design]

```

- 随后综合、实现、生成比特流文件，下载到FPGA上，观察数码管的显示情况。

四、实验小结

本次实验的过程整体来说比较顺利，没有出现明显的异常和问题。但在与同学的交流过程中我总结到了一些问题：

1. 实验路径从始至终都不能包含中文路径，包括用户名，否则会综合失败
2. 芯片型号、编写语言的类型一定要选择正确。
3. 在连接电路时，注意模块的输入输出端口的顺序和名称要与约束文件中的一致。
4. 出现烧写失败的情况，检查电路是否接好，若没有问题，可以尝试更换某些硬件。