

• 简单组合逻辑电路实验

实验者姓名：石亦烜

学号： 2023010302 地点： 东主楼 9 区 304

实验日期： 2025 年 3 月 28 日 座位号： 1

[实验目的]

1. 掌握组合逻辑电路设计方法（真值表→逻辑表达式→电路实现）
2. 验证全加器与补码减法器的逻辑功能
3. 理解补码在减法运算中的核心作用
4. 掌握数字电路调试方法与故障排查技巧

[实验仪器]

电源模块、14 脚器件模块、74LS00 芯片、74LS86 芯片、开关和发光二极管模块

[实验内容]

1. 设计两位全加器
2. 设计补码减法器
3. 设计原码减法器

[设计方法及电路图]

1. 两位全加器设计
 - （1）先设计一位全加器
- 画功能表：


A	B	C ₀	Y	C ₁
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

根据真值表，写出输出的逻辑表达式，尽量使用异或运算和与非运算

$$Y = A \oplus B \oplus C$$


$$C_1 = \overline{\overline{AB} \overline{AC_0} \overline{BC_0}}$$

作电路图：



(2) 设计两位全加器

根据设计的一位全加器，将二者进行串行进位连接，得到两位全加器，电路图如下：




2. 补码减法器设计

(1) 根据原码和补码的概念，将减数取补码后，减法就可以统一为加法。于是将减数各位取反，并使原本全加器的低位进位输入 C_{i-1} 加 1 (即取反)，原本的全加器就变为补码减法器

(2) 关于高位借位输出。可以证明，全加器和进位输出和借位是对立关系。对

于两位减法器 $A-B$ ，若发生借位，则 $A < B$ ；若全加器发生进位，则 $A+4-B \geq 4$ ，其中 $4-B$ 是 B 的补码对应的数值，二者对立。于是只要将原本全加器的进位输出取反，即得到借位输出。

(3) 电路图如下：



3. 原码减法器

原码减法器，只需将补码减法器的结果转化为原码即可。

(1) 画功能表

F_0	F_1	C_1	Y_0	Y_1	C_2
0	0	0	0	0	0
1	0	0	1	0	0
0	1	0	0	1	0
1	1	0	1	1	0
0	0	1	0	0	1
1	0	1	1	1	1
0	1	1	0	1	1
1	1	1	1	0	1


(2) 根据功能表，化简输出的逻辑表达式

$$C_2 = C_1$$

$$Y_0 = F_0$$

$$Y_1 = F_1 \oplus F_0 C_1$$

(3) 电路图如下：



[实验数据]

1. 两位全加器

A_1	A_0	B_1	B_0	C_0	数码管显示	进位 LED
0	1	0	1	0	2	不亮
1	0	1	0	1	1	亮
1	1	1	1	0	2	亮

2. 补码减法器

A_1	A_0	B_1	B_0	C_0	数码管显示	借位 LED
0	1	0	1	1	0	不亮
0	1	1	0	1	3	亮
0	0	0	1	1	3	亮

3. 原码减法器

A_1	A_0	B_1	B_0	C_0	数码管显示	借位 LED
-------	-------	-------	-------	-------	-------	--------

0	1	0	1	1	0	不亮
0	1	1	1	1	2	亮
0	0	0	1	1	1	亮

[故障及解决办法]

1. 接通电源并连接电路后，数码管无显示

(1) 检查了电源指示灯是否亮

(2) 检查芯片是否连接电源、是否接地

最终发现是其中一个芯片没有接地导致

2. 有的位置由于导线过于密集导致旁边位置的导线插孔受到遮挡而插不进去

解决办法：对于多导线汇聚的位置，按照一定的顺序对导线接头进行分散，尽量让一个接头位置不超过三根导线

3. 数码管没有正确显示结果

(1) 先检查数码管的高位是否悬空

(2) 再检查电路中的导线是否均插稳、连通

(3) 最后再来检查电路的设计是否有问题

实际过程中，是由于数码管高位没有接地导致的。

[四位除法器设计]


通过逐步移位减法来实现除法运算。

1. 从被除数的高位起，取和除数相同的位数和除数作比较。

2. 若被除数大，则做减法，对应商 C 的该位输出 1，否则输出 0

3. 从被除数中再取低一位和减法后的结果组成新的待减数，若不存在更低位，则出发已经完成，输出对应的商和余数。否则，循环 1.2.3

逻辑框图如图：



[实验小结]

这次实验是我第一次自己设计搭建一个简单的组合逻辑电路,收获很多,主要有以下几点:

1. 我意识到组合逻辑电路设计中电路设计简洁的重要性。如这次,一位全加器

设计的相对复杂，导致最终的减法器电路更加庞大，接线复杂。如果出现错误，更加不容易调试修正。在逻辑函数化简时，不能只考虑形式的最简，更重要的是考虑到芯片能实现的功能，把函数化简为特定的形式，使电路得到简化。

2. 更加深入理解了原码、补码的应用。在设计减法器的过程中，感受到了补码对于加减法运算统一的意义。

3. 学会了当组合电路出现问题时的调试方法。