

第4章：同步时序逻辑电路

1 触发器

问题：

想象你要设计一个电路，要求：按下一次开关，灯泡亮；再按一次，灯泡灭（类似电灯开关）。

如果用普通逻辑门（比如与门、或门），你会发现：

- 问题：逻辑门的输出 只取决于当前输入。一旦松开开关（输入消失），灯泡就会灭，无法“记住”之前的状态。
- 结论：普通逻辑门无法实现“状态保持”，这就是触发器的使命！

触发器的分类

按时钟（CP）控制方式分（这是最重要的）

- 电位触发方式。一般只用来做暂存器，因为输入变化会直接引起输出变化，所以可能造成“空翻”，不适合做计数器或者移位寄存器
- 主、从触发方式
- 边沿触发方式

按功能分：

- R-S型
- D型
- J-K型
- T型

1.1 基本R-S触发器


1. 图示

● 与非门构成的“直接置位-复位型R-S触发器”或称“R-S基本触发器”



- 正常工作时，输出为互补输出。置0还是置1是根据Q的输出定义
- 触发器的输入，即R,S以及后面的D,J,K叫做触发器的激励。输出Q叫做触发器的状态
- S端：set，称为置“1”端，也就是输入为SR=10时，Q=1
- 对应的R为reset，置零端。
- 当输入RS=11时，为保持，可以验证这种情况下会保持原本的输入不变
- 当输入变为RS=00时，为非法输入，这种情况下破坏了触发器互补输出的规则。可以验证如果RS从00跳变为11，输出端是不能确定的，即可能是输出01也可能输出10。
- 综上，约束为 $\bar{R}\bar{S} = 0$ 即不同时为0

2. R-S基本触发器时序图



1.2 电位触发方式


✎ 电位触发方式

- 当触发器的同步控制信号E为约定的状态时（0或1），触发器接收数据，输入数据的任何变化都会在输出端得到反映。
- 当E为非约定状态时，触发器的状态保持不变


1. 电位触发的R-S触发器

➤ **R-S**基本触发器由与非门构成，为了保持结构的一致性，增加控制端后构成的**R-S**触发器也最好全用与非门。

➤ **R-S**型电位触发器：与非门构成具有控制端的**R-S**触发器。




E	R	S	Q	$\overline{Q}$
0	X	X	Q_0	$\overline{Q}_0$
1	0	0	Q_0	$\overline{Q}_0$
1	0	1	1	0
1	1	0	0	1
1	1	1	1*	1*



21

- 只要E输入为0，不管R,S输入是什么，触发器都处于保持状态

2. 改进：电位触发的D型触发器



E	D	Q	$\overline{Q}$
1	D	D	$\overline{D}$
0	X	Q_0	$\overline{Q}_0$

E=1，D以互补形式进入，Store（置数）


E=0，D被封锁，Hold（保持）

26


- 只有一个控制输入D，确保是互补输入

- 同步控制信号E决定触发器是否保持。E=0时为保持

时序图：



逻辑符号图：





1.3 边沿触发方式

定义

● 边沿型D触发型FF


- 原理：接收时钟脉冲CP某一跳变来到时，输出才变化为输入的值。
- 以正沿（上升沿）触发的D触发器为例



- 特点：1. CP正跳变时，才接受输入数据。
2. CP=1及CP=0期间，输入数据变化不会影响触发器状态。

35


1.3.1 正边沿触发的D型触发器



36

- 当CP=0时，门3,4被封锁，也就是3,4始终输出1，顶部1,2组成的R-S触发器会保持不变

- 当 $CP=1$ 时，同样可以证明，无论 D 的输入是0还是1，都会使3,4的输出维持不变，从而使最终输出保持。例如，如果 D 为1，则4会输出0，那么4,6之间形成的触发器会记住这个0，而4的输出0传到3，会导致3的输出保持1，使得3,4输出不变
 - 当 CP 发生正跳变时，容易验证会得到 $Q=D$ 的输出
 - 负跳变时，3,4又被封锁，同 $CP=0$
- 还可以加入 R_D 和 S_D 来实现异步置0和置1。如图：



$\bar{R}_D$	$\bar{S}_D$	CP	D	Q	$\bar{Q}$
0	1	×	×	0	1
1	0	×	×	1	0
1	1	↑	0	0	1
1	1	↑	1	1	0

(b) 功能表

$\bar{R}_D$ 和 $\bar{S}_D$ 能够直接控制输出置0或者置1。

波形图和逻辑符号图：





图 3-25 正边沿 D 型触发器

1.3.2 正沿D型触发器的开关特性

✍ 正沿D型触发器的开关特性


主要是三个：

1. 传输延迟参数 t_{pd}
2. 数据建立时间 t_{su}

3. 数据保持时间 t_h

1.3.2.1 传输延迟时间

这个很简单，根据下标判断是什么延迟

1.3.2.2 数据建立时间 t_{su}


关键在于触发器在正跳变的时候，需要保证CP控制的3,4门已经接收到了输入的5,6门来的数据。这段输入（比如输入发生了变化）传输到3,4门前的时间就是数据建立时间

● 正沿D触发器的开关特性

➤ 数据建立时间 t_{su} (set up)

- ✓ 触发器在正沿时接收数据，要稳定。
- ✓ 在CP正跳变期间，保证门3和门4接收数据。
- ✓ 传输延迟为门5和门6的延迟之和。

$$t_{su} \geq t_{pd5} + t_{pd6} \text{ (2级门延迟)}$$



- 关注最后的公式

1.3.2.3 数据保持时间 t_h

就是说正沿需要保持一段时间，不能跳变后立马恢复。也就是要等3/4门输出后才能撤销CP信号


● 正沿D触发器的开关特性

➤ 数据保持时间 $t_h(\text{hold})$ ：

➤ 在CP的正沿到来前，如果D=“0”。CP的正沿到来后，数据必须等门3的输出为“0”封锁住门5后才能撤除

➤ 在CP的正沿到来前，如果D=“1”。CP的正沿到来后，门4的输出为0，数据必须等门4的“0”封锁住门3和6后才能撤除。

$t_h \geq \text{MAX}(t_{pd3}, t_{pd4})$ (1级门延迟)



49

1.3.2.4 开关特性

● 正沿D触发器的开关特性


➤ 建立时间 t_{su} 和保持时间 t_h

✓ 由于在时钟的高电平期间，线A或线B有一条为“0”，数据D只能在门5或门6的输入端等待。

✓ 只有当时钟低电平时，线A和线B同时为1，门5和门6都打开，允许数据进入。

✓ 如果时钟的低电平时间太短，不能保证D有足够的时间通过门5和门6。所以时钟的低电平时间要大于等于 t_{su} ！反过来， t_{su} 必须在时钟的低电平期间。

✓ 同理 t_h 必须在时钟的高电平期间。



50

重点记住这两点：

- t_{su} 必须在时钟的低电平期间
- t_h 必须在时钟的高电平期间，是D在时钟正跳变后还需要维持的时间

1.3.2.5 最高时钟频率


1.3.3 负边沿出发的JK触发器

J-K触发器多用作计数器

JK触发器像R-S触发器一样，是双输入的


1. 功能表

$\overline{R_d}$	$\overline{S_d}$	CP	J	K	Q	$\overline{Q}$	
0	1	X	X	X	0	1	异步 清“0”
1	0	X	X	X	1	0	异步 置“1”
1	1	↓	0	1	0	1	置“0”
1	1	↓	1	0	1	0	置“1”
1	1	↓	0	0	Q	$\overline{Q}$	保持
1	1	↓	1	1	$\overline{Q}$	Q	翻转




- 触发的功能， $\overline{R_d} = \overline{S_d} = 1$ ， $Q=J$
- JK=00，保持不变；JK=11时，是求反（翻转）
- 要求： $t_{pd\text{与非门}} > 2 * t_{pd\text{与或非门}}$ ，即上面的门延迟小，下面延迟大

2. 电路图：



3. 时序图:




1.4 主-从触发方式的触发器

主从触发器


- 由两级电位触发器（主触发器和从触发器）串连而成
- CP=1期间，主触发器接收数据，从触发器封锁
- 在负跳变到来时，主触发器封锁，从触发器将接收CP负跳变时主触发器的状态
- 常用有主从R-S触发器和主从J-K触发器

1.4.1 主-从R-S触发器

1. 结构图：



2. 功能表：



而这一综合，得到整个触发器的功能

R	S	CP	Q	$\bar{Q}$
1	0	↓	0	1
0	1	↓	1	0
0	0	↓	Q_0	$\bar{Q}_0$
1	1	↓	1	1

所以，触发器状态的变化发生在时钟CP的下降沿之后。即从触发器的输出

3. 添加异步置一/清零

主从R-S触发器

主从R-S触发器的功能表

$\bar{R}_D$	$\bar{S}_D$	CP	R	S	Q	$\bar{Q}$
0	1	×	×	×	0	1
1	0	×	×	×	1	0
1	1	↓	1	0	0	1
1	1	↓	0	1	1	0
1	1	↓	0	0	Q_0	$\bar{Q}_0$
1	1	↓	1	1	1*	1*

21

1.4.2 主从J-K触发器

利用主从R-S触发器设计J-K触发器，实际上是设计一个组合逻辑电路。输入是J,K和当前的 Q_n ，输出是需要满足的JK触发器的输出 Q_{n+1}

1. 设计

● 用R-S触发器实现J-K触发器

J \ K		Q_{n+1}			
		00	01	11	10
Q_n	0	0	0	1	1
	1	1	0	0	1

右边是真值表，表格中表示从触发器的输出 Q_{n+1}
根据这个真值表，得出对应的R-S应当的取值

		R, S			
J \ K	Q ₀	00	01	11	10
		10	10	01	01
0	0	00	00		
	1	01	10	10	01
1	0				
	1	00			00

画成卡诺图并分别写出R,S的表达式

		R, S			
J \ K	Q _n	00	01	11	10
		X0	X0	01	01
0	0				
	1	0X	10	10	0X

置0
保持

$R = KQ$
 $S = J\bar{Q}$


所以设计主从J-K触发器如图：

●主从J-K触发器

将Q和Q非反馈接到输入。

在正脉冲期间，主触发器接收是 $J\bar{Q}$, KQ ;

负脉冲期间，主触发器状态打入从触发器。又称“脉冲触发器”。



24


⚠ 注意

主从J-K触发器的主触发器在时钟高电平时接收数据，从触发器在时钟低电平期间才接受主触发器的数据，并输出整个触发器的最终输出。主从触发器的输出Q和 $\bar{Q}$ 状态在CP的负跳变时才发生变化，似乎和负边沿J-K触发器一样？

不一样！主从J-K触发器要稳定工作，需要在CP = 1期间，J,K不发生变化！一旦发生变化，功能表就不对了。如果在高电平期间，J,K发生了变化，那么就和负边沿触发器完全不同了


可以看下面的例子：

☰ Example >



触发器

主从J-K触发器和边沿J-K触发器的差别



- 边沿触发器在约定时钟跳变到来时，输出反映的是触发器的输入数据
- 主从触发器反映的是从触发器的状态，不一定是输入J,K的状态

1.5 T触发器

T触发器



- 不设数据输入端，只要来一个时钟脉冲，触发器就翻转一次
- T触发器可由D触发器或J-K触发器等构成
- T触发器一般都是边沿触发器

1. T触发器设计

● T触发器

功能表

	CP	T	Q	$\bar{Q}$
Toggle	↑	1	$\bar{Q}_0$	Q_0
Hold	↑	0	Q_0	$\bar{Q}_0$



46

2. 触发器的功能互换

● 触发器的功能互换

$D \leftrightarrow T$, $(J-K) \leftrightarrow T$, $(J-K) \leftrightarrow D$, $D \rightarrow (J-K)$


● 举例：用D触发器转换成J-K触发器

J \ K	Q_{n+1}			
	00	01	11	10
0	0	0	1	1
1	1	0	0	1

$Q_{n+1} = D = \bar{J}Q_n + KQ_n$, 可将D接成JK

47

输入都是原触发器的输入和原输出，输出是现在的目标输出，根据目标输出再反推目标触发器的输入



2 同步时序逻辑电路的分析方法

✍ 同步时序电路的基本概念


- 功能表：描述电路输入输出关系
- 现态 Q_n ：约定时钟跳变到来之前电路的状态
- 次态 Q_{n+1} ：约定时钟跳变到来之后电路的状态
- 状态表与状态图：反映输入与状态转换的关系，次态与输入和现态的关系
- 状态方程：状态转换的表达式(就类似于组合电路的方程)
- 激励表：从现态转变到次态，对输入数据的要求。（用于时序电路的设计）

同步时序电路的分析：

- 给定一个逻辑电路，分析该电路完成的逻辑功能
- 逻辑图->状态图->文字描述

1. 时序电路的一般结构

● 时序电路的一般结构



- 主要由组合电路和记忆电路两部分组成
- 组合电路的输入可以是外部输入，比如右图的j,k，也可以是内部输入，比如Q

2. 同步时序电路的特点：

- 各触发器使用同一个CP
- 只有约定时钟到来，电路状态（即触发器的输出）才能改变
- 一个脉冲只能改变一次状态

≡ Example

1. D触发器


D触发器功能表

D	Q_n	Q_{n+1}
0	0	0
0	1	0
1	0	1
1	1	1


(简化功能表)

激励表


Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1



2. J-K触发器



9



10

3. T触发器

功能表

T	Q_n	Q_{n+1}
0	0	0
1	0	1
1	1	0
0	1	1

激励表


Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0

状态表

T \ Q_n	0	1
0	0	1
1	1	0

 Q_{n+1}

状态图




状态方程:

$$Q_{n+1} = T \oplus Q_n$$


2.1 分析方法

1. 同步时序电路的分析步骤



Example

➤ 分析如下时序电路，作出它的状态表和状态图。作出电平输入X序列为010111100时的电路的时序图



1. 写出激励函数D表达式和电路输出函数Z表达式

$$Q_{n+1} = D = X \oplus Q_n$$

$$Z = \overline{X} \cdot Q_n$$

19

2. 根据电路输入和触发器激励函数建立次态表达式和状态表；（分析触发器状态的变化规律）
假设初始状态 $Q_N = 0$

$$Q_{n+1} = D = X \oplus Q_n$$

$$Z = \overline{X} \cdot Q_n$$

状态表

X	Q_n	D	Q_{n+1}	Z
0	0	0	0	1
1	0	1	1	1
0	1	1	1	1
1	1	0	0	0


↑ ↑ ↑ ↑ ↑
 输入 现态 激励 次态 输出²⁰

3. 画出状态图和时序图；（能够更直观分析状态的变化规律）

状态图 X/Z

状态表

X	Q_n	D	Q_{n+1}	Z
0	0	0	0	1
1	0	1	1	1
0	1	1	1	1
1	1	0	0	0



21



● 应用举例：（习题5.1）

▶ 作X=010111100的时序图：

假定原态 $Q_n=0$

$$Q_{n+1} = D = X \oplus Q_n$$

$$Z = \overline{X} \cdot \overline{Q_n}$$



22

2.2 设计方法

✎ Note

同步时序电路的设计就是分析的逆过程
文字描述 -> 状态图 -> 逻辑图

1. 设计步骤

- 确定输入变量与输出变量
- 作原始状态表：根据给定设计条件做出原始状态表(最关键的一步)
- 状态化简：原始状态表通常不是最小化状态表，它一般包含多余的状态，因此要对原始状态表进行化简
- 状态分配：给简化后的状态用一个二进制数来编码
- 求出激励函数和输出函数：根据选用的触发器激励表和电路的状态表，综合出电路中各个触发器的激励函数和电路的输出函数。

Example

用与非门和D触发器设计一个同步时序逻辑电路，以检测输入信号序列是否为连续的“110”

1. 确定输入变量和输出变量

- 该时序逻辑电路只有一个输入变量X
- 输出变量也只有一个，记为Z，要求Z能够给出检测信号，以表明输入X是否为连续的“110”序列

2. 作原始状态图

- 假设逻辑电路初态为a，表示还未检测到目标序列
- 此时如果输入1，则检测到了目标序列的第一个元素，状态跳为b，表示已经匹配到了首元素1。若输入0，不是110的首元素，不会有任何影响，电路还是a状态
- 对于b，若输入是0，则原本已经匹配到的首元素1也会被报废，状态跳为a；若输入是1，则又匹配到了第二个元素，状态跳为c
- 对于c，若输入是1，则相当于此时输入111，这个1仍相当于是目标序列的第二个元素（即第一个1被丢弃），状态仍为c；若输入0，则匹配到了目标序列，状态跳为d，同时输出Z=1
- 对于d，若输入0，则全部报废再次从头开始，状态变为a；若输入1，则状态变为b

原始状态图如下：


3. 化简原始状态图：

发现a,d对应的状态变化完全相同，可以合并，于是最终只剩下a,b,c三种状态作新的状态图：

4. 给每种状态一个二进制编码（也就对应触发器的输出），决定需要用几个触发器。

这里三个状态a,b,c，令a=00,b=01,c=11

5. 根据新的状态图和所用触发器的激励表，得出激励函数（也就是触发器的输入如何由现态触发器输出和输入变量给出）和输出函数（也就是输出变量如何由输入变量和触发器现态输出给出）。对本题，也就是：



思路是：

- 根据状态图，得出触发器现态输出+输入对应变成的次态触发器输出
- 根据触发器激励表，得出要输出上面的次态输出对应的触发器输入

X	Q_{2N}	Q_{1N}	$Q_{2(N+1)}$	$Q_{1(N+1)}$	D2	D1	Z
0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	1	0	0	0	0	1
1	0	0	1	0	1	0	0
1	1	0	1	1	1	1	0
1	1	1	1	1	1	1	0
0	0	1	×	×	×	×	×
1	0	1	×	×	×	×	×

$D_2 = X, D_1 = XQ_{2N}, Z = \bar{X}Q_{1N}$


Question：能否自启动？

根据化简出的激励函数和输出函数检查。后两种不定的输入，根据我们的激励函数和输出函数进行变化，能不能进入到工作状态

自启动检查（用D触发器）

X	Q_{2N}	Q_{1N}	D ₂	D ₁	$Q_{2(N+1)}$	$Q_{1(N+1)}$	Z
0	0	1	0	0	0	0	1
1	0	1	1	0	1	0	0

$$D_2 = X, D_1 = XQ_{2N}, Z = \bar{X}Q_{1N}$$



20

3 计数器

Define 计数器


对CP脉冲计数，一个脉冲变化一次状态
计数器的种类：

- 按照时钟数量：同步计数器，异步计数器
- 按照计算方法：加法计数器(加1,加2等), 减法计数器(减1,减2等), 可逆计数器等
- 按照进制：二进制计数器(模为2n), 十进制计数器, 任意进制计数器等
- 其他：环形计数器, 扭环计数器等特殊电路结构的计数器

3.1 同步二进制计数器


用D触发器实现：

1. 状态图：




32

2. 作状态表（现态→次态），利用状态表化简次态表达式




3. 逻辑结构图：



39

4. 时序图：



从波形上分析，若CP脉冲的频率为 f_0 ，则 $Q_3Q_2Q_1Q_0$ 的输出分别为 f_0 的 $1/2$, $1/4$, $1/8$ 和 $1/16$, 这就是计数器的分频功能，也叫“分频器”。 Q_0 是二分频， Q_1 是四分频等。

还可以用JK触发器实现，略

3.2 十进制计数器

1. 原始状态表

十进制计数器的原始状态表								
N	Q_3	Q_2	Q_1	Q_0	Q_{3N+1}	Q_{2N+1}	Q_{1N+1}	Q_{0N+1}
0	0	0	0	0	0	0	0	1
1	0	0	0	1	0	0	1	0
2	0	0	1	0	0	0	1	1
3	0	0	1	1	0	1	0	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	1	0
6	0	1	1	0	0	1	1	1
7	0	1	1	1	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	0	0	0	0

● 十进制计数器设计：用D触发器构成。

Q_1Q_0	00	01	11	10
Q_3Q_2				
00	0001	0010	0100	0011
01	0101	0110	1000	0111
11	X	X	X	X
10	1001	0000	X	X

$$D_0 = \overline{Q_{0n}}$$

$$D_1 = \overline{\overline{\overline{Q_{0n}} \oplus \overline{Q_{1n}}} (\overline{Q_0} + \overline{Q_3})}$$

$$D_2 = \overline{\overline{\overline{Q_{0n}} + \overline{Q_{1n}} \oplus \overline{Q_{2n}}}}$$

$$D_3 = \overline{\overline{\overline{Q_{0n}} + \overline{Q_{1n}} + \overline{Q_{2n}} \oplus \overline{Q_{3n}}} (\overline{Q_0} + \overline{Q_3})}$$

$Q_{3(N+1)} Q_{2(N+1)} Q_{1(N+1)} Q_{0(N+1)}$
($D_3 D_2 D_1 D_0$)


逻辑图略，时序图略

49

3.3 集成化计数器

1. 逻辑示意图：

● 集成化的4位二进制计数器的逻辑符号图



RC：表示进位

2. 功能图：

● 集成化的计数器

➤ 集成化的计数器具有的基本功能

➤ 用负边沿D触发器构成的4位二进制计数器

$\overline{R_D}$	CLR	L	T	P	CP	功能
0	X	X	X	X	X	清零(异步)
1	0	X	X	X	↓	清零(同步)
1	1	0	X	X	↓	Load(并行数据输入)
1	1	1	1	1	↓	Count(计数)
1	1	1	0	X	↓	FF Hold, RC=0
1	1	1	1	0	↓	Hold(保持)

注意：和161和163的区别：既有异步清零，也有同步清零

3. 各功能的实现

- 异步清零 $\overline{R_D}$ ：用触发器提供的异步清零，直接在输出时用组合逻辑实现清零。优先级最高，只要出现清零信号立即清零，不管时钟
- 同步清零CLR：在约定时钟到来前将激励置零。
- 都是为0时清零

实现：

➤ 同步清零的实现

4位二进制计数器的激励方程：

$$D_A = \overline{Q_A}$$

$$D_B = Q_B \oplus Q_A$$

$$D_C = Q_C \oplus Q_B Q_A$$

$$D_D = Q_D \oplus Q_C Q_B Q_A$$



当CLR=0时，在下一个时钟跳变时输出都为0。意味着在时钟跳变到来前，所有触发器的激励要为“0”

$$D_A = \text{CLR} \cdot \overline{Q_A}$$

$$D_B = \text{CLR} \cdot (Q_B \oplus Q_A)$$

$$D_C = \text{CLR} \cdot (Q_C \oplus Q_B Q_A)$$

$$D_D = \text{CLR} \cdot (Q_D \oplus Q_C Q_B Q_A)$$

- Load并行数据输入：即实现从某个输入数开始计数（Load）还是继续从原来的数继续计数（接受进位信号）
- 注意，L=0接受外部输入，L=1正常计数

➤ Load(并行数据输入): 符号L

✓当L=0时, 触发器接收已准备好的数据A~D

✓当L=1时, 触发器接收进位信号(原激励不变)

➤从本质上看, 用L对激励做数据选择(二选一)

$$D_A = \text{CLR} \cdot (\overline{L} \cdot A + L \cdot \overline{Q_A})$$

$$D_B = \text{CLR} \cdot (\overline{L} \cdot B + L \cdot (Q_B \oplus Q_A))$$

$$D_C = \text{CLR} \cdot (\overline{L} \cdot C + L \cdot (Q_C \oplus Q_B Q_A))$$

$$D_D = \text{CLR} \cdot (\overline{L} \cdot D + L \cdot (Q_D \oplus Q_C Q_B Q_A))$$

- 扩展: 多片计数器扩展。这就是RC的用处, 用来给更高位的计数器输出。只有当RC=1时更高位计数器才进行计数, 否则高位计数器保持。也就是说, 对十进制计数器, 只有低位计数器计到1001时RC才输出1(此时低位再计数就要进位了); 对二进制计数器, 只有低位到1111才进位, RC=1。

➤ 扩展应用: 多片计数器扩展

➤ 扩展规则: 1) 低位片未计满, 则高位片不能计数

2) 低位片记满后来CP, 两片一起动

➤ 设置进位标志: RC (Ripple Carry: 计数器的输出)

✓二进制计数器 $RC = Q_A Q_B Q_C Q_D$

✓十进制计数器 $RC = Q_A \overline{Q_B} \overline{Q_C} Q_D$

➤ 允许(禁止)端:

✓T (Trickle) 串行控制

✓P (Parallel) 并行控制

- 允许、禁止端: 串行扩展, 用T串行控制。T为1计数器允许计数, 为0不允许。所以串行扩展时, 只用把低位的RC连接高位的T即可。
- 另一种是快速扩展。最低位的RC与所有芯片的P端相连。

➤ 允许（禁止）端：T (Trickle)

1) 当T=0时，触发器保持

2) 当T=1时，允许计数


$$D_A = \text{CLR} \cdot (\overline{L} \cdot A + L \cdot (\overline{T} \cdot Q_A + T \cdot \overline{Q}_A))$$

$$D_B = \text{CLR} \cdot (\overline{L} \cdot B + L \cdot (\overline{T} \cdot Q_B + T \cdot (Q_B \oplus Q_A)))$$

$$D_C = \text{CLR} \cdot (\overline{L} \cdot C + L \cdot (\overline{T} \cdot Q_C + T \cdot (Q_C \oplus Q_B Q_A)))$$

$$D_D = \text{CLR} \cdot (\overline{L} \cdot D + L \cdot (\overline{T} \cdot Q_D + T \cdot (Q_D \oplus Q_C Q_B Q_A)))$$

$$\text{RC} = Q_D Q_C Q_B Q_A T$$



第二种：快速扩展


计数器


分析产生进位的条件：

1) 当所有低位片的输出都为“1111”且在来一个约定时钟时，本片才计数一次。

2) 要想大家同时进位，计数器需要再增加一个控制端P，配合T一齐使用，P=0时，本片保持。只有当P=“1”且T=“1”时，本片才计数。

3) 最低位片的RC和P相连，当最低位片有进位且本片的上一个RC也为1时，本片进位。





22

用RC的表达式来分析

- 快速扩展后的激励表达式：

➤ 允许（禁止）端：T (Trickle)和 P (Parallel)

✓ 操作方式

- 1) 当T=0或P=0时，计数器保持
- 2) 当T=1且P=1时，计数器计数

$$D_A = \text{CLR} \cdot (\overline{L} \cdot A + L \cdot (\overline{T \cdot P} Q_A + T \cdot P Q_A))$$

$$D_B = \text{CLR} \cdot (\overline{L} \cdot B + L \cdot (\overline{T \cdot P} Q_B + T \cdot P (Q_B \oplus Q_A)))$$

$$D_C = \text{CLR} \cdot (\overline{L} \cdot C + L \cdot (\overline{T \cdot P} Q_C + T \cdot P (Q_C \oplus Q_B Q_A)))$$

$$D_D = \text{CLR} \cdot (\overline{L} \cdot D + L \cdot (\overline{T \cdot P} Q_D + T \cdot P (Q_D \oplus Q_C Q_B Q_A)))$$

- 优先级：CLR（清零）>L（数据输入）>T>P

4 寄存器


基本功能就是存储

4.1 基本寄存器

1. 功能表

功能表	$\overline{R_d}$	CP	Q_3	Q_2	Q_1	Q_0	异步置零 置数
	0	×	0	0	0	0	
	1	↑	D_3	D_2	D_1	D_0	

● 4D触发器构成的寄存器



问题是数据撤销后，输出不能保持数据，因此添加保持端

- 保持功能：

● (2) 设计具有保持 (Hold) 功能的4D寄存器

功能表

$\overline{R_d}$	$\overline{E}$	CP	D	Q_{n+1}
0	×	×	×	0
1	0	↑	D	D
1	1	↑	×	Q_n

异步置零

置数 (Store)

保持 (Hold)

$$Q_{n+1} = D \cdot \overline{\overline{E}} + Q_n \cdot \overline{E}$$

(2) 具有置数和保持功能的4D寄存器

功能表


$\overline{R_d}$	$\overline{E}$	CP	D	Q_{n+1}
0	X	X	X	0
1	0	↑	D	D
1	1	↑	X	Q_n

异步置零

置数

保持

逻辑符号图



如果每个输出是两个输入之一，需要对输入进行控制，如何设计？

- 选择输出功能：

$\overline{R_d}$	$\overline{E}$	S	CP	Q
0	X	X	X	0
1	0	0	↑	D_A
1	0	1	↑	D_B
1	1	X	↑	Hold

异步置零

Store A

Store B

Hold

有些应用需
要对输出进
行控制，如
何设计？

$$Q_{n+1} = D_A \cdot \overline{S} \cdot \overline{\overline{E}} + D_B \cdot S \cdot \overline{\overline{E}} + Q_n \cdot \overline{E}$$

- 有控制的输入输出：添加输入输出使能，实现读（输出数据）和写（写入数据）的分离
- $\overline{OE} = 1$ 时禁止输出

$\overline{R_d}$	$\overline{E}$	CP	D	$\overline{OE}$	Q
0	X	X	X	X	0
1	1	↑	X	0	Q_n
1	0	↑	D	0	D
1	X	X	X	1	Z

➤ 实现有控制的输入和输出

4.2 移位寄存器

移位寄存器

在计算机中，需要寄存器有移位功能。

- 乘法运算：将部分积移位
- 除法运算：余数移位


移位寄存器定义：具有移位功能的寄存器。

设计移位寄存器的要求：每来一个时钟脉冲（移位命令），寄存器中的数据就顺序左（右）移动一位，所以必须采用边沿触发器或主从触发器。

移位方式分左移和右移两种

4.2.1 串行入/并行出的右移寄存器

1. 逻辑图：



怎么看出来右移？

要从时序上看



4.2.2 并行入/并行出的双向移位寄存器


1. 功能表

➤ 功能表:

$\overline{R_D}$	S_0	S_1	CP	功能(Q_{n+1})
0	X	X	X	置“0”
1	0	0	↑	Hold(Q_n)
1	1	0	↑	Shift Right(Q_{Ln})
1	0	1	↑	Shift Left(Q_{Rn})
1	1	1	↑	Load(Store)(D)

$$Q_{n+1} = \overline{S_0} \overline{S_1} Q_n + S_0 \overline{S_1} Q_{Ln} + \overline{S_0} S_1 Q_{Rn} + S_0 S_1 D$$

S_0, S_1 开关是用来控制不同模式的，也就是一个数据选择器。





4.2.3 移位寄存器的应用

1. 检测输入序列

Example

- 应用举例（串转并的应用）：用串入并出的移位寄存器设计一个同步时序逻辑电路，以检测输入信号序列是否为连续的“110”。

电路的输入为X，输出为Z
求Z=？



也就是 $Q_0Q_1Q_2$ 输出011时，检测到了序列
易得 $Z = \bar{Q}_0Q_1Q_2$

Example


- 应用举例（串转并的应用）：用串入并出的移位寄存器设计一个同步时序逻辑电路，以检测输入信号序列是否为连续的“101001”。



同理，只是序列更长了，所以要把两个四位移位寄存器串联在一起，变成8位

电路的输入为X，输出为Z
求Z=？

$$Z = Q_5 \bar{Q}_4 Q_3 \bar{Q}_2 \bar{Q}_1 Q_0$$



27

2. 设计信号发生器

Example


例：用串入/并出的移位寄存器（右移）设计信号序列发生器，产生如下信号序列：
101000,101000...

分析1:由于串入/并出移位寄存器的每个输出信号序列相同,差别只是输出的时间相差一个时钟周期。

分析2: 根据题意，每个输出产生的信号序列应为101000。根据信号序列确定移位寄存器的位数，输出信号可以从任意一个输出得到。

分析3: 可以根据每个输出产生的信号序列得到状态表和状态图。并根据状态表得到 D_i 的激励。

分析4: 由于信号发生器需要自启动，检查所有的状态是否已经被包含，否则要进行自启动设计。



看PPT的例子，尤其是如何进行自启动设计。