2024 Digital IC Design Homework 5

<u> </u>			
NAME	洪裕翔		
Student ID	P76124215		
Score = area*timing (ps)	49,391 * 1,221,750 = 60,343,454,250		
Cycle time (ns)	9.5 (ns)		
Simulation Result			
Functional	Completed	Gate-level	
simulation		simulation	Completed
VSM 65> run -all		# Time: 1221750 ps Iteration: 0 Ins # 1	Successful - Mon Jun 24 22:52:36 2024 20.1.1 Build 720 11/11/2020 SJ Lite Edition AES AES Cyclone IV E EP4CE75F29C8 Final 49,391 / 75,408 (65 %) 5787 387 / 427 (91 %) 0 0 / 2,810,880 (0 %) 0 / 400 (0 %) 0 / 4(0 %) /

Description of your design

在本次作業中,我以 round 為單位,將其實作成 module,再將共計 11 個 round (我把第 1 個 AddRoundKey 也視為 1 個 round)逐一實例化並串 連在一起。Pipeline 的部分,我的設計則是限制每 1 個 round 的所有行為都 只能在 1 個 cycle 做完,這樣的設計雖然會使一個 cycle 的時間較長,但 其勝在可以很好地應對本次作業輸入資料的要求(每個 cycle 都輸入一筆新資料),不需要設計額外的等待機制。