Lab 2: 8-Bit Adder – Behavioral vs. Structural

Yuval Zecharia

22/09/2026

1. מטרת המעבדה

תכנון, מימוש והשוואה של 2 גרסאות מחברי 8 ביט עם כניסת carry-in ויציאת carry-out.

1. מימוש התנהגותי (Behavioral) – שימוש באופרטור חיבור לתיאור המחבר ברמה גבוהה ומופשטת.
2. מימוש מבני שטוח (Flat Structural) – מימוש של המחבר באמצעות הפונקציות הלוגיות של כל ביט.

שני המימושים נבדקו בחמישה מקרי בדיקה. לאחר מכן המימוש המבני השטוח מומש פיזית על גבי לוח Nexys A7 100T: המתגים (Switches) משמשים כקלט, ותוצאת החיבור מוצגת על גבי הלדים של הלוח.

2. תהליך התכנון

2.1. מימוש התנהגותי – Behavioral

במימוש ההתנהגותי נעשה שימוש באופרטור החיבור (+) בלבד, ללא פירוט של מבנה החומרה. כלי הסינתזה של Vivado בוחר את מימוש החומרה בפועל.

חיבור שני מספרים של 8 ביט נותן תוצאה של 9 ביט, לכן תוצאת החיבור נשמרת ישירות אל תוך השרשור:

```
module fa_8_behavioral(
   input  [7:0] a, b,
   input        cin,
   output [7:0] sum,
   output       cout
   );

   assign {cout, sum} = {1'b0, a} + {1'b0, b} + {8'b0, cin};

endmodule
```

כדי שהחיבור יתבצע ברוחב אחיד, שלושת האופרנדים הורחבו במפורש ל-9 ביט: a ו-b בשרשור אפס בביט העליון, ו-cin בשרשור שמונה אפסים.

2.2. מימוש מבני – Structural

במימוש המבני נכתבה לכל אחד מ-8 הביטים משוואה לוגית צירופית של מחבר מלא (FA).

טבלה 1: משוואות הלוגיקה הצירופית של מחבר מלא לביט בודד.

Signal	Equation
sum[i]	a[i] ^ b[i] ^ carry[i]
carry[i+1]	carry[i] & (a[i] ^ b[i]) | a[i] & b[i]

כאשר:

$$carry[0] = cin$$

$$cout = carry[8]$$

בלוק המחבר במבנה זה נכתב בלולאת generate. הלולאה נפרסת בזמן ה-elaboration ל-16 משפטי assign שטוחים.

```
generate
   for (i = 0; i < 8; i = i + 1) begin : ripple_adder
      assign sum[i]     = a[i] ^ b[i] ^ carry[i];
      assign carry[i+1] = carry[i] & (a[i] ^ b[i]) | a[i] & b[i];
   end
endgenerate
```

2.3. סביבת בדיקה

שני המימושים חוברו ל-testbench אחד משותף שהזין אותם קלטים לשני המחברים והדפיס את הפלטים שלהם בעזרת $monitor, על מנת למצוא אי התאמות. הסימולציה רצה ב timescale 1ns/1ps וכל מקרה בדיקה נמשך 10ns.


טבלה 2: חמשת מקרי הבדיקה והערכים הצפויים.

#	case	a	b	cin	sum	cout
1	No carry out	2	5	0	7	0
2	w/ carry out	210	150	0	104	1
3	Max Value w/o carry	255	0	0	255	0
4	Max overflow	255	255	1	255	1
5	Ripple Carry	255	0	1	0	1

3. בדיקת Lint

בוצעה בדיקת lint ונבחנו שתי הסכמות שהתקבלו בשלב ה-elaboration, לווידוא תרגום נכון של הקוד לחומרה.


3.1. סכמת מימוש התנהגותי



איור 1: סכמת ה-elaboration של המימוש ההתנהגותי.

הסכמה מציגה 2 רכיבי חיבור (RTL_ADD). הראשון מחבר את a ו-b לתוצאה ברוחב של 9 ביט. השני מחבר את cin לתוצאת החיבור הראשונה. בשלב זה עוד לא נבחר המימוש בפועל של המחברים אלא מוצג מחבר מופשט. הבחירה נעשית בשלב הסינתזה ולא ה-elaboration.


3.2. סכמת מימוש המבני




איור 2: סכמת ה-elaboration של המימוש המבני (שמונה שלבי ripple-carry).

הסכמה מציגה 8 שלבים של המחבר המלא. לכל ביט נראה שער XOR לסכום ושערי AND ו-OR לנשא. הנשא משורשר משלב לשלב, במבנה ה-ripple carry שנכתב במשוואות.

3.3. דוח Lint



איור 3: דוח Linter נקי של fa_8_structural_flat.



איור 4: דוח Linter נקי של fa_8_behavioral.

דוחות lint נקיים (הראשון של structural והשני של behavioral).

4. תוצאות סימולציה


שני המימושים הורצו בסימולציה תחת אותו tb_fa (8_testbench), המזין אותם קלטים לשני המחברים, על חמשת מקרי הבדיקה.

פלט ה-$monitor מה-Tcl console:

```
Time: 0  | a: 2   | b: 5   | cin: 0 | Beh Sum: 7   | Beh Cout: 0 | Str Sum: 7   | Str Cout: 0
Time: 10 | a: 210 | b: 150 | cin: 0 | Beh Sum: 104 | Beh Cout: 1 | Str Sum: 104 | Str Cout: 1
Time: 20 | a: 255 | b: 0   | cin: 0 | Beh Sum: 255 | Beh Cout: 0 | Str Sum: 255 | Str Cout: 0
Time: 30 | a: 255 | b: 255 | cin: 1 | Beh Sum: 255 | Beh Cout: 1 | Str Sum: 255 | Str Cout: 1
Time: 40 | a: 255 | b: 0   | cin: 1 | Beh Sum: 0   | Beh Cout: 1 | Str Sum: 0   | Str Cout: 1
```

תוצאות החיבור של שני המימושים זהות ותואמות לערכים הצפויים.


צילום מבנה הגלים:



איור 5: מבנה הגלים של הסימולציה, חמשת מקרי הבדיקה.

מהלך הסימולציה המלא, עם סמנים על גבולות מקרי הבדיקה. האותות מוצגים ב-radix עשרוני ומקובצים לקלטים, פלטי המימוש ההתנהגותי ופלטי המימוש המבני. פלטי שני המימושים זהים בכל חמשת המקרים ותואמים לערכים הצפויים. במקרה האחרון (t=40ns) נשא הכניסה לבדו מתפשט דרך כל שרשרת הנשא: הסכום מתאפס ויציאת הנשא נדלקת.

5. סינתזה ומימוש (Synthesis & Implementation)



איור 6: מבנה chip_top וחיבור המחבר לממשקי הלוח.

למימוש הפיזי נבחרה תצורת המימוש המבני. המימוש הוכנס לתוך מודול של chip_top.

טבלה 3: ממשקי הקלט/פלט של chip_top ושיוך הפינים.

הטבלה מרכזת את חיבורי הפורטים של chip_top לפיני ה-FPGA כפי שהוגדרו בקובץ ה-XDC. רמת המתח היא 33LVCMOS לכל הפורטים, למעט SW[8] ו-SW[9] שהם 18LVCMOS.

Port	Direction	Width	FPGA Pins	Function
SW[7:0]	Input	8	J15, L16, M13, R15, R17, T18, U18, R13	Operand a
SW[15:8]	Input	8	T8, U8, R16, T13, H6, U12, U11, V10	Operand b
cin	Input	1	N17 (BTNC)	Carry in
LED[7:0]	Output	8	H17, K15, J13, N14, R18, V17, U17, U16	Sum
LED[8]	Output	1	V16	Carry out

שני המימושים שקולים פונקציונלית, כפי שהודגם בסימולציה, ולכל אחד יתרונות משלו (סעיף 8), ולכן ניתן היה לממש כל אחד מהם על הלוח. הבחירה במבני הייתה שרירותית, אך היא אפשרה להשוות בין החומרה שנכתבה במפורש לבין החומרה שהתקבלה בפועל מהסינתזה.

קובץ ה-XDC של הלוח הותאם לפרוייקט: הוסרו ההערות משורות המתגים, הלדים והכפתור BTNC, ונוספו בתחילת הקובץ השורות הבאות על מנת להעלים אזהרות:


```
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_max_delay 20.000 -from [all_inputs] -to [all_outputs]
create_clock -name virt_clk -period 10.000
set_min_delay 0.000 -from [all_inputs] -to [all_outputs]
```

שתי השורות הראשונות מגדירות את מתח בנק הקונפיגורציה של ה-FPGA (3.3V בלוח זה). ללא הגדרה זו מתקבלת אזהרת CFGBVS בסינתזה. השורה השלישית מגדירה אילוץ תזמון של ns20 מכל קלט לכל פלט. התכן צירופי בלבד וללא שעון, ולכן ללא אילוץ זה כל הנתיבים מדווחים כלא מאולצים (unconstrained paths).

שתי השורות האחרונות נוספו בעקבות אזהרות שהתקבלו בשלב ה-Implementation. שעון וירטואלי (virt_clk) שאינו מחובר לפין נוסף עבור מנוע הערכת ההספק, המדווח אזהרה (Power 33-232) בתכן ללא שעון. אילוץ מינימום של ns0 נוסף לאחר שבדיקת Check Timing סימנה כי פורטי הקלט מאולצים בכיוון המקסימום בלבד (partial_input_delay). התכן צירופי וללא רגיסטרים, ולכן אין משמעות לאנליזת hold, אך עם השורה הנוספת כל הנתיבים מאולצים משני הכיוונים.

הסינתזה הסתיימה ללא שגיאות וללא אזהרות:

```
Synth Design complete | Checksum: f7695939
18 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.
synth_design completed successfully
```



איור 7: סכמת ה-post-synthesis של chip_top.

בסכמה שלאחר הסינתזה מבנה ה-ripple-carry לא נשמר: הסינתזה שיטחה את משוואות הנשא וממשה כל ביט פלט כפונקציה ישירה של הקלטים, סה"כ 12 4×LUT, 8×LUT5) 3LUTs). ביט פלט גבוה תלוי בכל הביטים שמתחתיו וב-cin, עד 17 קלטים, בעוד LUT בודד מקבל 6 כניסות לכל היותר; לכן הביטים הגבוהים נבנים משני

שלבים, עם תאי ביניים (_i_2) המחשבים תוצאות משותפות. נשא הכניסה נכנס דרך BTNC_IBUF כאות קלט ולא כקבוע, ולכן אין קיפול קבועים: גם sum[0] תלוי ב-b ,[0]a[0] ו-cin.

בהרצה הראשונה של שלב ה-Implementation התקבלו שתי אזהרות.

אזהרת Power 33-232: מנוע הערכת ההספק דורש הגדרת שעון, והתכן צירופי ללא שעון. בהתאם להמלצת הכלי נוסף לקובץ ה-XDC השעון הווירטואלי שתואר לעיל, והאזהרה נעלמה בהרצה המחודשת.

אזהרת Route 35-447: ה-router דיווח על צפיפות ניתוב. מקורה בפיזור 25 פיני הקלט/פלט על פני מספר בנקים בקצוות ה-FPGA, בעוד הלוגיקה עצמה זעירה. בהרצה המחודשת, לאחר עדכון קובץ ה-XDC, האזהרה לא שבה והופיעה.

לאחר העדכון הסתיימו הסינתזה והמימוש ללא אזהרות, ודוח התזמון שלאחר הניתוב מציג WNS של ns5.126 ו-WHS של ns2.236: הנתיב הקריטי (ns14.87, מ-SW[8] ל-LED[8]) עומד באילוץ ה-ns20, וכל הנתיבים מאולצים משני הכיוונים.



איור 8: חלון ה-Messages לאחר ההרצה המחודשת, ללא אזהרות.

6. ניצול משאבים

דוח ניצול המשאבים של chip_top לאחר המימוש:

טבלה 4: ניצול המשאבים של chip_top לאחר המימוש (Design State: Routed).


Site Type	Used	Available	Util%
Slice LUTs	8	63,400	0.01
Slice Registers	0	126,800	0.00
Slice	3	15,850	0.02
Bonded IOB	26	210	12.38

ציפייה נאיבית היא כ-8 LUTs, אחד לכל ביט. בפועל הסינתזה יצרה 12 פרימיטיבי LUT: שמונה 5LUT וארבעה 3LUT. הפער נובע מכך שהסינתזה שיטחה את הלוגיקה: ביט סכום גבוה תלוי בכל הביטים שמתחתיו וב-cin, עד 17 קלטים, בעוד LUT בודד מקבל 6 כניסות לכל היותר, ולכן הביטים הגבוהים דורשים שני שלבי LUT. לאחר המימוש הספירה הפיזית היא 8 LUTs: ארבעה זוגות של פונקציות קטנות אוחדו ל-LUT פיזי אחד עם שני פלטים, כך ש-12 הפרימיטיבים נארזים ב-8 LUTs פיזיים בתוך 3 Slices. סה"כ 26 רגלי IBUF (17 IO, 9 OBUF), ניצול של 0.01% מה-FPGA, כמצופה ממחבר 8 ביט.


7. בדיקה על הלוח

bitstream-ה נטען ללוח ה-Nexys A7 והמחבר נבדק ידנית באמצעות המתגים והלדים.


חמשת מקרי הבדיקה של הסימולציה שוחזרו על הלוח. בכל תמונה מסומנים המתגים של האופרנדים (a בכתום, b בכחול), לדי הסכום (באדום) ולד הנשא (בסגול). במקרים 4 ו-5 נשא הכניסה הוזן בלחיצה על BTNC (מסומן בירוק):




איור 9: מקרה 1 על הלוח: 2 + 5 = 7, cout = 0 (לדים 0 עד 2 דולקים).




איור 10: מקרה 2 על הלוח: 210 + 150 = 104, cout = 1 (לדים 3, 5, 6 ולד הנשא דולקים).



איור 11: מקרה 3 על הלוח: 255 + 0 = 255, cout = 0 (כל לדי הסכום דולקים).



איור 12: מקרה 4 על הלוח: 255 + 255 + 1 = 255, cout = 1 (כל תשעת הלדים דולקים, BTNC לחוץ).




איור 13: מקרה 5 על הלוח: 255 + 0 + 1 = 0, cout = 1 (רק לד הנשא דולק, BTNC לחוץ).

בכל חמשת המקרים תצוגת הלדים תואמת לתוצאות הסימולציה.

8. השוואה בין המימושים

טבלה 5: השוואת המימוש ההתנהגותי והמבני.

קריטריון	Behavioral	Structural
כתיבת הקוד	שורת assign אחת	משוואות מפורשות לכל ביט (generate)
קריאות ותחזוקה	גבוהה	נמוכה יותר
שליטה במבנה החומרה	אין, נקבע ע"י כלי הסינתזה	מלאה, נקבע ע"י המתכנן
תוצאת ה-elaboration	2 רכיבי RTL_ADD מופשטים	40 שערים ב-8 שלבי ripple
ניצול משאבים לאחר סינתזה	8 4LUTs + 3 CARRY (שרשרת נשא ייעודית)	12 LUTs (לוגיקה שטוחה, ללא 4CARRY)



איור 14: סכמת ה-post-synthesis של המימוש ההתנהגותי: מיפוי לשרשרת 4CARRY.

בסינתזה נפרדת של המימוש ההתנהגותי, אופרטור החיבור מופה לשרשרת ה-4CARRY הייעודית של ה-FPGA: 8 שערי 2LUT המחשבים $a \oplus b$ לכל ביט, ושלושה רכיבי 4CARRY המממשים את התפשטות הנשא. במימוש המבני (איור 7), לעומת זאת, המשוואות המפורשות מופו ללוגיקת LUT שטוחה ללא 4CARRY.

דוח ה-utilization של סינתזת המימוש ההתנהגותי מאשר את הספירה מהסכמה: 8 4LUT2, 3 CARRY, 17 IBUF ו-9 IOB (26 OBUF).

טבלה 6: השוואת פרימיטיבים לאחר סינתזה.

פרימיטיב	Behavioral	Structural
LUT	8 (2LUT בלבד)	12 (8×LUT5, 4×LUT3)
CARRY4	3	0

שני המימושים סונתזו עם אותם ממשקים (a, b ו-cin כאותות קלט), ולכן ההשוואה ישירה: אותה פונקציה, אותם קלטים, וההבדל בין שרשרת 4CARRY ייעודית ללוגיקת LUT שטוחה נובע מסגנון הכתיבה בלבד.

המימוש ההתנהגותי קצר וקריא, ומתאים כאשר סומכים על כלי הסינתזה לבחור את מימוש החומרה. המימוש המבני ארוך יותר, אך נותן שליטה מלאה במבנה החומרה. מבחינה פונקציונלית שני המימושים שקולים, כפי שהודגם בסימולציה.

מסכמות ה-post-synthesis (איורים 7 ו-14) עולה מסקנה נוספת: הסינתזה שומרת על הפונקציה, לא על המבנה. מבנה ה-ripple שנכתב במפורש לא נשמר בחומרה, והתיאור המופשט הוא שמופה לשרשרת הנשא הייעודית. שני מימושים שקולים פונקציונלית הניבו חומרה שונה.

להשלמת ההשוואה בוצע מימוש מלא (Synthesis + Implementation) גם למימוש ההתנהגותי בתוך אותו chip_top, עם אותם ממשקים ואותם אילוצים (set_max_delay 20ns), כשרק ליבת המחבר הוחלפה. שלושת המדדים נמדדו לאחר ניתוב מלא: שטח (utilization), ביצועים (הנתיב הקריטי מ-report_timing) והספק (report_power).

טבלה 7: השוואת PPA בין המימושים לאחר ניתוב.

מדד	Behavioral	Structural
שטח: LUTs פיזיים	8 (8×LUT2) + 3 CARRY4	8 (12 פרימיטיבים, 4 מאוחדים)
שטח: Slices	3	3
שטח: Bonded IOB	26	26
ביצועים: Data Path Delay	12.52ns (SW[8] → LED[0])	14.87ns (SW[8] → LED[8])
ביצועים: השהיית לוגיקה	5.16ns	5.65ns
ביצועים: השהיית ניתוב	7.36ns	9.22ns
ביצועים: רמות לוגיקה	3 (IBUF, CARRY4, OBUF)	6 (IBUF, 4×LUT5, OBUF)
ביצועים: Slack	7.48ns	5.13ns
הספק: סה"כ	0.115W	0.113W
הספק: דינמי	0.018W	0.016W
הספק: סטטי	0.097W	0.097W
הספק: לוגיקה	<1mW	<1mW

שטח: שני המימושים תופסים 8 LUTs פיזיים ו-3 Slices, אך בדרכים שונות. ההתנהגותי משתמש ב-8 2LUT ובשלושה רכיבי 4CARRY ייעודיים, והמבני ב-12 פרימיטיבי LUT שנארזו ל-8 באמצעות איחוד ארבעה זוגות ל-LUT פיזי אחד. בספירת ה-IOB אין הבדל.

ביצועים: ההתנהגותי מהיר ב-2.36ns (12.52ns מול 14.87ns), עם 3 רמות לוגיקה בלבד מול 6. עם זאת, ההשהיה בשני המקרים מוכתבת בעיקר מה-IO ומהניתוב: IBUF ו-OBUF מצטברים לכ-4.7ns, והרשתות המנותבות ל-7.4 עד 9.2ns, בעוד הלוגיקה עצמה קטנה מ-4ns (CARRY1) בודד 0.48ns מול ארבעה 5LUT בסך 0.92ns). הנתיב הקריטי של ההתנהגותי מסתיים ב-LED[0] ולא ב-cout, משום ששרשרת הנשא מהירה מהניתוב אל פין הפלט המרוחק.

הספק: ההבדל זניח, 0.115W מול 0.113W. ההספק הסטטי (0.097W) זהה בשני המקרים, וההספק הדינמי כולו ב-IO; הלוגיקה בשני המימושים צורכת פחות מ-1mW. ההערכה היא ללא וקטורי פעילות (Confidence: Low), ולכן הפרש של 2mW נמצא בגבולות רעש ההערכה.

מסקנה: במחבר 8 ביט ה-PPA של שני המימושים כמעט זהה. היתרון היחיד הניתן למדידה הוא זמן ההשהיה, לטובת ההתנהגותי, בזכות המיפוי לשרשרת ה-4CARRY.