Lab 3: 7-Segment Display Controller

Yuval Zecharia

10/10/2026

1. מטרת המעבדה


תכנון, מימוש ובדיקה של בקר לתצוגת שבעת המקטעים (7-Segment) של לוח ה-Nexys A7-100T, המציג את הערך הבינארי של 16 המתגים בייצוג עשרוני או הקסדצימלי. דרישות המעבדה:

1. הצגת הערך בעשרוני או בהקסדצימלי ללא הבהוב, בקצב רענון של 400Hz לכל ספרה, מתוך שעון מחולק של שעון המערכת (100MHz).
2. דגימת ערך המתגים לרגיסטר לאחר החזקה של שנייה אחת של הכפתור המרכזי (ייצוג עשרוני) או התחתון (ייצוג הקסדצימלי); כפתור ה-CPU RESET מאפס את הרגיסטר.
3. מפענח 7 מקטעים לכל ערך ספרה ובקר סריקה הקובע כמה ספרות נדרשות לערך המקסימלי.
4. טסטבנץ' לבקר התצוגה ולכל אבן בניין, עם timescale 1ns/1ps וזמן לחיצה מקוצר ל-100ns בסימולציה.
5. מימוש פיזי: הגדרת המתגים, הכפתורים, האנודות והקתודות בקובץ ה-XDC, סינתזה, Place & Route, יצירת bitstream ובדיקה על הלוח.

הדוח מרכז את תהליך התכנון, קוד המקור והטסטבנצ'ים, תוצאות הסימולציה, דוחות ה-Lint, הסינתזה והמימוש, ניצול המשאבים ובדיקת ה-bitstream על הלוח.

2. תהליך התכנון

2.1. ארכיטקטורה



איור 1: מבנה chip_top: תת-המודולים והאותות ביניהם.

המערכת מקבלת את ערך 16 המתגים SW[15:0] ומציגה אותו על תצוגת שבעת המקטעים של לוח ה-Nexys A7-100T בייצוג עשרוני (עד 5 ספרות, 65535) או הקסדצימלי (4 ספרות, FFFF). הערך אינו מוצג באופן רציף אלא נדגם לרגיסטר רק לאחר החזקת הכפתור המרכזי למשך שנייה אחת (BTNC – ייצוג עשרוני) או הכפתור התחתון (BTND – ייצוג הקסדצימלי). כפתור ה-CPU RESET (פעיל בנמוך) מאפס את הרגיסטר ומחזיר את התצוגה ל-0 בייצוג הקסדצימלי. כל המודולים פועלים על שעון יחיד של 100MHz, וכל האירועים האיטיים מיוצגים על ידי פולסים של מחזור שעון אחד (tick) המשמשים כ-enable סינכרוני ולא כשעון מחולק.

טבלה 1: תת-המודולים של העיצוב ותפקידם.

Module	File	Function
chip_top	src/chip_top.v	Top level: 2-FF synchronizer for CPU_RESETN, all instances, start = pressed_c | pressed_d
tick_gen	src/tick_gen.v	Divides the 100 MHz clock into a one-clock tick every MAX_TICK cycles (2 kHz)
btn_hold_1s (x2)	src/btn_hold_1s.v	Synchronizes a push-button and gives one pulse after it was held for MAX_COUNT ticks (1 s)
value_latch	src/value_latch.v	Latches SW on a button pulse and stores the presentation mode (dec_hex)
binary_2_bcd	src/binary_2_bcd.v	Serial double-dabble converter: 16-bit binary to 5 BCD digits in 16 clocks
display_ctrl	src/display_ctrl.v	Scans the 5 digits at 400 Hz: anode ring, nibble select, 5th digit only in decimal
seven_segment	src/seven_segment.v	Combinational hex digit to 7 active-low cathodes

2.2. ממשקי המודולים

להלן פורטי כל מודול, כיוונם, סוגם ותפקידם, והפרמטרים של chip_top.

טבלה 2: ממשק chip_top.

Port name	Direction	Type	Description
CLK100MHZ	Input	Wire	100 MHz system clock from the board oscillator
CPU_RESETN	Input	Wire	CPU reset push-button, active low; synchronized inside with 2 FFs
SW	Input	Wire [15:0]	16 slide switches – the binary value to display
BTNC	Input	Wire	Center push-button: 1 s hold latches SW and selects decimal
BTND	Input	Wire	Down push-button: 1 s hold latches SW and selects hexadecimal
DP	Output	Wire	Decimal point cathode (active low) – constant 1 (off)
ss_dig	Output	Wire [6:0]	7-segment cathodes {CA..CG} of the active digit, active low
disp_an	Output	Wire [7:0]	Digit anodes AN7..AN0, active low, one digit on at a time

טבלה 3: הפרמטרים של chip_top וערכיהם בחומרה ובסימולציה.

Parameter	Hardware value	Simulation (tb_chip_top_0)	Meaning
MAX_TICK	50000	2	tick_gen divider for the 2 kHz tick (0.5 ms) – equation (1)
MAX_COUNT	2000	5	btn_hold_1s: ticks counted for a 1 s press – equation (5)

טבלה 4: ממשק tick_gen.

Port name	Direction	Type	Description
clk	Input	Wire	Clock input from chip
reset_n	Input	Wire	Synchronized reset from chip (Active low)
tick	Output	Wire	One-clock pulse every MAX_TICK clocks (2 kHz); also clears the counter

טבלה 5: ממשק btn_hold_1s.

Port name	Direction	Type	Description
clk	Input	Wire	Clock input from chip
reset_n	Input	Wire	Synchronized reset from chip (Active low)
click	Input	Wire	Raw push-button (asynchronous), 1 while pressed
tick	Input	Wire	2 kHz tick from tick_gen
pressed_1s	Output	Wire	One-clock pulse after the button was held for MAX_COUNT ticks (1 s); one pulse per press

טבלה 6: ממשק value_latch.

Port name	Direction	Type	Description
clk	Input	Wire	Clock input from chip
reset_n	Input	Wire	Synchronized reset from chip (Active low)
pressed_c	Input	Wire	1 s pulse of the center button
pressed_d	Input	Wire	1 s pulse of the down button
sw	Input	Wire [15:0]	Switch value to latch
dec_hex	Output	Reg	1 = decimal presentation (center), 0 = hexadecimal (down or reset)
sw_reg	Output	Reg [15:0]	Latched switch value (0 after reset)

טבלה 7: ממשק binary_2_bcd.

Port name	Direction	Type	Description
clk	Input	Wire	Clock input from chip
reset_n	Input	Wire	Synchronized reset from chip (Active low)
sw	Input	Wire [15:0]	Latched binary value (sw_reg)
start	Input	Wire	Clears the converter and starts 16 shift cycles
bcd	Output	Wire [19:0]	5 BCD digits {ten-thousands..ones}, valid 16 clocks after start

טבלה 8: ממשק display_ctrl.

Port name	Direction	Type	Description
clk	Input	Wire	Clock input from chip
reset_n	Input	Wire	Synchronized reset from chip (Active low)
tick	Input	Wire	2 kHz scan tick – advances to the next digit
dec_hex	Input	Wire	Presentation select: 1 = decimal (5 digits), 0 = hex (4 digits)
hex_val	Input	Wire [15:0]	Value for the hexadecimal presentation
bcd_val	Input	Wire [19:0]	Value for the decimal presentation
display_an	Output	Wire [7:0]	Active-low anode select, one digit per tick; AN4 only in decimal, AN7..AN5 always off
ss_dig	Output	Wire [6:0]	Cathodes of the digit currently selected
dp	Output	Wire	Decimal point – constant 1 (off)

טבלה 9: ממשק seven_segment.

Port name	Direction	Type	Description
dig_in	Input	Wire [3:0]	Hex digit 0–F to display
ss_dig	Output	Reg [6:0]	Active-low cathodes {CA,CB,CC,CD,CE,CF,CG}

2.3. שיקולי תכנון

- מספר ספרות: הערך המקסימלי 65535 דורש 5 ספרות בייצוג עשרוני ו-4 ספרות בייצוג הקסדצימלי. לכן נעשה שימוש ב-5 אנודות (AN0–AN4), כאשר AN4 מודלקת רק במצב עשרוני; AN5–AN7 ו-DP כבויים תמיד.
- קצב רענון: tick_gen מחלק את שעון ה-100MHz ב-MAX_TICK ומפיק פולס tick בתדר 2kHz, כלומר כל 0.5ms (משוואה 1); רוחב המונה נגזר ממשוואה 2. בכל tick מתקדם display_ctrl לספרה הבאה, ועם 5 מקומות כל ספרה מודלקת פעם ב-2.5ms – קצב רענון של 400Hz לכל ספרה ללא הבהוב (משוואה 3).

$$MAX_TICK = \frac{f_{clk}}{f_{tick}} = f_{clk} \cdot T_{tick} = 100\ MHz \cdot 0.5\ ms = 50000 \quad (1)$$

$$N_{counter} = \lceil log_2(MAX_TICK) \rceil = \lceil log_2 50000 \rceil = 16\ bit \quad (2)$$

$$f_{refresh} = \frac{f_{tick}}{N_{digits}} = \frac{2\ kHz}{5} = 400\ Hz,\ T_{refresh} = 5 \cdot T_{tick} = 2.5\ ms \quad (3)$$

- פולס של 1Hz: ניתן ליצור פולס 1Hz ישירות משעון המערכת, אך הדבר דורש מונה של 27 ביט (משוואה 4). במקום זאת btn_hold_1s סופר MAX_COUNT פולסים של ה-tick במונה של 11 ביט (משוואה 5). בשני המקרים אין צורך בשעון מחולק: ה-tick משמש כ-enable סינכרוני בתחום שעון יחיד, ולכן אין חציית תחומי שעון, אין BUFG נוסף ואין אילוצי תזמון נוספים.

$$N_{1Hz} = f_{clk} \cdot 1\ s = 10^8 \ \Rightarrow \lceil log_2 10^8 \rceil = 27\ bit \quad (4)$$

$$MAX_COUNT = \frac{T_{hold}}{T_{tick}} = \frac{1\ s}{0.5\ ms} = 2000 \ \Rightarrow \lceil log_2 2000 \rceil = 11\ bit \quad (5)$$

- סנכרון: הכפתורים ו-CPU_RESETN הם אותות אסינכרוניים ולכן עוברים סנכרון בשני דלגלגים. מתגי ה-SW נדגמים רק ברגע הפולס של הכפתור ולכן אינם דורשים סנכרון.
- המרה לעשרוני: binary_2_bcd מממש את אלגוריתם Double Dabble (shift-and-add-3) באופן סדרתי – 16 מחזורי שעון לאחר start (משוואה 6). זמן זה זניח ביחס ל-tick של 0.5ms, ולכן התצוגה אינה מציגה לעולם תוצאה חלקית.

$$T_{conv} = 16 \cdot T_{clk} = 16 \cdot 10\ ns = 160\ ns \quad (6)$$

- קוטביות הלוח: האנודות והקתודות פעילות בנמוך ('0' מדליק), CPU_RESETN פעיל בנמוך, הכפתורים '1' בזמן לחיצה, ומתג במצב עליון = '1'. הפינים הוגדרו בקובץ ה-XDC של הלוח (מתגים, כפתורים, אנודות, קתודות ו-DP).
- סימולציה: זמן הלחיצה מקוצר ל-100ns על ידי דריסת הפרמטרים בטסטבנץ' בלבד (tb_chip_top_0: MAX_TICK=2, MAX_COUNT=5). ערכי החומרה בקוד (50000, 2000) נשארים ללא שינוי, ולכן אין צורך להחזירם לפני הסינתזה.

2.4. קוד המקור

קוד המקור של שבעת המודולים (תיקיית src: chip_top.v, tick_gen.v, btn_hold_1s.v, value_latch.v, binary_2_bcd.v, display_ctrl.v, seven_segment.v) וקטע האילוצים הפעיל מקובץ ה-XDC של הלוח מובאים בנספח א'. כל קובץ פותח ב-timescale 1ns/1ps.

3. בדיקת Lint


ה-Linter (RTL ANALYSIS → Run Linter) הורץ על chip_top יחד עם כל תתי-המודולים ולא מצא הפרות. ב-Elaborated Design דוחות Report DRC ו-Report Methodology נקיים (0 checks).

טבלה 10: תוצאות בדיקות ה-Lint וה-Elaborated Design.


Check	Scope	Result	Report file
RTL Linter	chip_top + all sub-modules	0 violations, 0 waived	2_Lint_and_RTL_Schematics/vivado_lint_report_chip_top_with_all_submodules.txt
Elaborated design – Report DRC	chip_top (169 instances)	0 checks	elaborated_design_drc.rpt
Elaborated design – Report Methodology	chip_top	0 checks	elaborated_design_methodology.rpt

3.1. סכמות RTL (Elaborated Design)


סכמות ה-elaboration של כל המודולים כפי שהן מוצגות ב-RTL ANALYSIS → Schematic:




איור 2: סכמת ה-RTL של chip_top: סנכרון ה-reset, tick_gen, שני מופעי btn_hold_1s, value_latch, binary_2_bcd ו-display_ctrl.




איור 3: סכמת ה-RTL של tick_gen: מונה 16 ביט, משווה ואיפוס סינכרוני.




איור 4: סכמת ה-RTL של btn_hold_1s: סנכרונייזר, מונה ticks עם רוויה, משווה ו-AND ביציאה.




איור 5: סכמת ה-RTL של value_latch: רגיסטר 16 ביט עם clock enable ודלגלג המצב dec_hex.



איור 6: סכמת ה-RTL של binary_2_bcd: מונה המחזורים, בורר הביטים, שלבי ה-add-3 ורגיסטרי הספרות.



איור 7: סכמת ה-RTL של display_ctrl: רגיסטר הטבעת, בורר הערך והספרה, לוגיקת האנודות ומופע seven_segment.



איור 8: סכמת ה-RTL של seven_segment: משפט ה-case כמפענח בסגנון ROM.


4. תוצאות סימולציה

4.1. tb_seven_segment – בדיקת seven_segment

פלט הטסטבנץ' (tb_seven_segment_xsim.log):

```
Time: 0 | dig_in=0 | ss_dig = 0000001
Time: 15 | dig_in=1 | ss_dig = 1001111
Time: 35 | dig_in=2 | ss_dig = 0010010
Time: 55 | dig_in=3 | ss_dig = 0000110
Time: 75 | dig_in=4 | ss_dig = 1001100
Time: 95 | dig_in=5 | ss_dig = 0100100
Time: 115 | dig_in=6 | ss_dig = 0100000
Time: 135 | dig_in=7 | ss_dig = 0001111
Time: 155 | dig_in=8 | ss_dig = 0000000
Time: 175 | dig_in=9 | ss_dig = 0000100
Time: 195 | dig_in=a | ss_dig = 0001000
Time: 215 | dig_in=b | ss_dig = 1100000
Time: 235 | dig_in=c | ss_dig = 0110001
Time: 255 | dig_in=d | ss_dig = 1000010
Time: 275 | dig_in=e | ss_dig = 0110000
Time: 295 | dig_in=f | ss_dig = 0111000
$finish called at time : 315 ns : File "sim/tb_seven_segment.v" Line 21
```

צורות הגל מוצגות באיור 9.




איור 9: tb_seven_segment – כל הריצה: 16 הספרות.

4.2. tb_tick_gen_0 – בדיקת tick_gen

פלט הטסטבנץ' (tb_tick_gen_0_xsim.log):

```
Time: 0 | reset_n=0 | tick=x
Time: 5 | reset_n=0 | tick=0
Time: 20 | reset_n=1 | tick=0
Time: 55 | reset_n=1 | tick=1
Time: 65 | reset_n=1 | tick=0
Time: 105 | reset_n=1 | tick=1
Time: 115 | reset_n=1 | tick=0
Time: 155 | reset_n=1 | tick=1
Time: 165 | reset_n=1 | tick=0
Time: 200 | reset_n=0 | tick=0
Time: 210 | reset_n=1 | tick=0
Time: 245 | reset_n=1 | tick=1
Time: 255 | reset_n=1 | tick=0
Time: 295 | reset_n=1 | tick=1
Time: 305 | reset_n=1 | tick=0
$finish called at time : 325 ns : File "sim/tb_tick_gen_0.v" Line 28
```

צורות הגל מוצגות באיור 10.




איור 10: tb_tick_gen_0 – כל הריצה: tick כל 5 מחזורים ו-reset באמצע ספירה.

4.3. tb_value_latch_0 – בדיקת value_latch

פלט הטסטבנץ' (tb_value_latch_0_xsim.log):

```
Time: 0 | pressed_c=0 | pressed_d=0 | sw=0000 | dec_hex=x | sw_reg=xxxx
Time: 5 | pressed_c=0 | pressed_d=0 | sw=0000 | dec_hex=0 | sw_reg=0000
Time: 30 | pressed_c=0 | pressed_d=0 | sw=1234 | dec_hex=0 | sw_reg=0000
Time: 40 | pressed_c=0 | pressed_d=0 | sw=abcd | dec_hex=0 | sw_reg=0000
Time: 50 | pressed_c=1 | pressed_d=0 | sw=abcd | dec_hex=0 | sw_reg=0000
Time: 55 | pressed_c=1 | pressed_d=0 | sw=abcd | dec_hex=1 | sw_reg=abcd
Time: 60 | pressed_c=0 | pressed_d=0 | sw=ffff | dec_hex=1 | sw_reg=abcd
Time: 70 | pressed_c=0 | pressed_d=1 | sw=ffff | dec_hex=1 | sw_reg=abcd
Time: 75 | pressed_c=0 | pressed_d=1 | sw=ffff | dec_hex=0 | sw_reg=ffff
Time: 80 | pressed_c=0 | pressed_d=0 | sw=0309 | dec_hex=0 | sw_reg=ffff
Time: 90 | pressed_c=1 | pressed_d=0 | sw=0309 | dec_hex=0 | sw_reg=ffff
Time: 95 | pressed_c=1 | pressed_d=0 | sw=0309 | dec_hex=1 | sw_reg=0309
Time: 100 | pressed_c=0 | pressed_d=0 | sw=5555 | dec_hex=1 | sw_reg=0309
Time: 110 | pressed_c=1 | pressed_d=1 | sw=5555 | dec_hex=1 | sw_reg=0309
Time: 115 | pressed_c=1 | pressed_d=1 | sw=5555 | dec_hex=0 | sw_reg=5555
Time: 120 | pressed_c=0 | pressed_d=0 | sw=5555 | dec_hex=0 | sw_reg=5555
Time: 135 | pressed_c=0 | pressed_d=0 | sw=5555 | dec_hex=0 | sw_reg=0000
$finish called at time : 185 ns : File "sim/tb_value_latch_0.v" Line 50
```

צורות הגל מוצגות באיור 11.




איור 11: tb_value_latch_0 – כל הריצה: דגימת המתגים בלחיצה מרכזית ובלחיצה תחתונה.

4.4. tb_btn_hold_1s_0 – בדיקת btn_hold_1s

פלט הטסטבנץ' (tb_btn_hold_1s_0_xsim.log):

```
Time: 0 | click=0 | pressed_1s=x
Time: 5 | click=0 | pressed_1s=0
Time: 30 | click=1 | pressed_1s=0
Time: 125 | click=1 | pressed_1s=1
Time: 135 | click=1 | pressed_1s=0
Time: 230 | click=0 | pressed_1s=0
Time: 240 | click=1 | pressed_1s=0
Time: 300 | click=0 | pressed_1s=0
$finish called at time : 395 ns : File "sim/tb_btn_hold_1s_0.v" Line 37
```

צורות הגל מוצגות באיור 12.




איור 12: tb_btn_hold_1s_0 – כל הריצה: לחיצה ארוכה ולחיצה קצרה.

4.5. tb_binary_2_bcd_0 – בדיקת binary_2_bcd

פלט הטסטבנץ' (tb_binary_2_bcd_0_xsim.log):

```
Time: 0 | sw=0 | start=0 | bcd=xxxxx
Time: 5 | sw=0 | start=0 | bcd=00000
Time: 220 | sw=12345 | start=1 | bcd=00000
Time: 230 | sw=12345 | start=0 | bcd=00000
Time: 255 | sw=12345 | start=0 | bcd=00001
Time: 265 | sw=12345 | start=0 | bcd=00003
Time: 275 | sw=12345 | start=0 | bcd=00006
Time: 285 | sw=12345 | start=0 | bcd=00012
Time: 295 | sw=12345 | start=0 | bcd=00024
Time: 305 | sw=12345 | start=0 | bcd=00048
Time: 315 | sw=12345 | start=0 | bcd=00096
Time: 325 | sw=12345 | start=0 | bcd=00192
Time: 335 | sw=12345 | start=0 | bcd=00385
Time: 345 | sw=12345 | start=0 | bcd=00771
Time: 355 | sw=12345 | start=0 | bcd=01543
Time: 365 | sw=12345 | start=0 | bcd=03086
Time: 375 | sw=12345 | start=0 | bcd=06172
Time: 385 | sw=12345 | start=0 | bcd=12345
  ... (19 more lines: the conversion of 65535) ...
$finish called at time : 635 ns : File "sim/tb_binary_2_bcd_0.v" Line 30
```

צורות הגל מוצגות באיור 13.




איור 13: tb_binary_2_bcd_0 – כל הריצה: המרת 0, 12345 ו-65535.

4.6. tb_display_ctrl_0 – בדיקת display_ctrl

פלט הטסטבנץ' (tb_display_ctrl_0_xsim.log):

```
Time: 0 | dec_hex=0 | hex_val=0000 | bcd_val=00000 | display_an=1111xxxx | ss_dig=0000001 | dp=1
Time: 5 | dec_hex=0 | hex_val=0000 | bcd_val=00000 | display_an=11111110 | ss_dig=0000001 | dp=1
Time: 30 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111110 | ss_dig=1000010 | dp=1
Time: 55 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111101 | ss_dig=0110001 | dp=1
Time: 95 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111011 | ss_dig=1100000 | dp=1
Time: 135 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11110111 | ss_dig=0001000 | dp=1
Time: 175 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111111 | ss_dig=0000001 | dp=1
Time: 215 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111110 | ss_dig=1000010 | dp=1
Time: 255 | dec_hex=0 | hex_val=abcd | bcd_val=43981 | display_an=11111101 | ss_dig=0110001 | dp=1
Time: 270 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111101 | ss_dig=0000000 | dp=1
Time: 295 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111011 | ss_dig=0000100 | dp=1
Time: 335 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11110111 | ss_dig=0000110 | dp=1
Time: 375 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11101111 | ss_dig=1001100 | dp=1
Time: 415 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111110 | ss_dig=1001111 | dp=1
Time: 455 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111101 | ss_dig=0000000 | dp=1
Time: 495 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111011 | ss_dig=0000100 | dp=1
Time: 515 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111110 | ss_dig=1001111 | dp=1
Time: 555 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111101 | ss_dig=0000000 | dp=1
Time: 595 | dec_hex=1 | hex_val=abcd | bcd_val=43981 | display_an=11111011 | ss_dig=0000100 | dp=1
$finish called at time : 635 ns : File "sim/tb_display_ctrl_0.v" Line 41
```

צורות הגל מוצגות באיור 14.




איור 14: tb_display_ctrl_0 – כל הריצה: סריקה במצב hex, במצב עשרוני ו-reset באמצע הסריקה.

4.7. tb_chip_top_0 – בדיקת המערכת המלאה


פלט הטסטבנץ' (tb_chip_top_0_xsim.log):

```
Time: 25 | SW=12345 | BTNC (decimal)
Time: 575 | SW=0x0309 | BTND (hex)
$finish called at time : 1125 ns : File "sim/tb_chip_top_0.v" Line 44
```


צורות הגל מוצגות באיורים 15–17.



איור 15: tb_chip_top_0 – זום: לחיצה מרכזית עם SW=12345 והמרה ל-BCD.



איור 16: tb_chip_top_0 – זום: סריקת התצוגה העשרונית של 12345.



איור 17: tb_chip_top_0 – זום: לחיצה תחתונה עם SW=0x0309 וסריקת התצוגה ההקסדצימלית.


5. סינתזה ומימוש (Synthesis & Implementation)

5.1. סינתזה

הסינתזה (synth_chip_top) הסתיימה עם 0 שגיאות, 0 critical warnings ו-4 אזהרות [[Synth 8-3917 על פורטים המחוברים לקבוע '1' (DP, disp_an[7:5]) – מוצאים שכבויים בכוונה, ולכן הדוח נקי. דוח ה-Methodology מציג 34 אזהרות TIMING-18 (חסר input/output delay) על כל הפינים מלבד השעון; מדובר בכפתורים, מתגים ומוצאי LED ללא יחס תזמון לשעון, ולכן אילוצי input/output delay אינם רלוונטיים עבורם והאזהרה אינפורמטיבית בלבד.

טבלה 11: תוצאות הסינתזה ודוחות ה-Synthesized Design.

Report	Result
Messages (synthesis_run.log)	0 errors, 0 critical warnings, 4 warnings – [Synth 8-3917] port driven by constant 1: DP, disp_an[5], disp_an[6], disp_an[7]
Timing summary (timing_summary_synth.rpt)	sys_clk_pin 10.000 ns (100 MHz): WNS +5.262 ns, WHS +0.144 ns, WPWS +4.500 ns, 0 failing endpoints of 225 – met
DRC (drc_synth.rpt)	0 checks
Methodology (methodology_synth.rpt)	34 x TIMING-18 – missing input/output delay on the asynchronous I/O (informational)
Clock networks / clock interaction	one clock, CLK100MHZ via BUFG, no clock interaction issues
Noise (noise_synth.rpt)	all 36 pins PASS
Power (power_synth.rpt)	0.110 W total on-chip (estimate)



איור 18: סכמת ה-post-synthesis של chip_top.

5.2. מימוש (Implementation)

ה-Implementation (opt_design, place_design, route_design) הסתיים עם 0 שגיאות, 0 critical warnings ו-0 אזהרות. כל הנתיבים עומדים באילוצי התזמון ב-100MHz עם מרווח של 5.326ns, כל 184 הרשתות נותבו ללא שגיאות ודוח ה-DRC נקי. 34 אזהרות ה-TIMING-18 בדוח ה-Methodology זהות לאלו שלאחר הסינתזה. סכמות ה-post-implementation זהות לסכמות ה-post-synthesis (מלבד 4 עותקי ה-lopt_replica של ring_reg), ולכן מובאת רק סכמת ה-chip_top שלאחר הסינתזה (איור 18).

טבלה 12: תוצאות המימוש ודוחות ה-Implemented Design.

Report	Result
Messages (implementation_run.log)	0 errors, 0 critical warnings, 0 warnings
Timing summary (timing_summary_routed.rpt)	WNS +5.326 ns, TNS 0 (0 of 237 endpoints failing); WHS +0.163 ns, THS 0; WPWS +4.500 ns – all constraints met
Critical path	tick_gen_i/counter_reg[3] → value_latch_i/sw_reg_reg[11]/CE: 4.397 ns, 4 logic levels (logic 0.952 ns, routing 3.445 ns)
Route status (route_status.rpt)	288 logical nets, 184 routable nets, 184 fully routed, 0 nets with routing errors
DRC (drc_routed.rpt)	0 checks
Methodology (methodology_drc_routed.rpt)	34 x TIMING-18 – same I/O-delay note as after synthesis
Power (power_routed.rpt)	0.109 W total: 0.097 W static + 0.011 W dynamic; junction 25.5 °C
I/O (io_placed.rpt)	all 36 ports placed on the XDC pins, LVCMOS33 (SW[8], SW[9] LVCMOS18), no unconstrained ports

6. ניצול משאבים

הערכים נלקחו מקובצי ה-rpt (utilization_synth.rpt, utilization_placed.rpt) ודוחות ה-out-of-context של כל מודול בתיקייה Resource_Usage_5), הסופרים slice LUTs לאחר LUT combining. רוב הלוגיקה נכתבה בקוד התנהגותי (מונים, בוררים ו-case), והמיפוי ל-LUT, ל-CARRY4 ול-MUXF7/MUXF8 נקבע על ידי הסינתזה.

טבלה 13: ניצול משאבים של העיצוב המלא לאחר סינתזה ולאחר Place & Route.

Site type	Synthesis	Placed	Available	Util % (placed)
Slice LUTs (all as logic)	83	80	63,400	0.13
Slice Registers (all flip-flops)	91	95	126,800	0.07
Register as Latch	0	0	126,800	0.00
Slices (27 SLICEL + 8 SLICEM)	–	35	15,850	0.22
F7 Muxes	1	1	31,700	<0.01
Block RAM Tile / DSPs	0 / 0	0 / 0	135 / 240	0.00
Bonded IOB (20 inputs + 16 outputs)	36	36	210	17.14
BUFGCTRL	1	1	32	3.13

Primitives (synthesis / placed): FDRE 87 / 88, FDSE 4 / 7, LUT6 37, LUT4 37, LUT5 16, LUT2 11, LUT3 6, LUT1 3 (110 LUT primitives = 83 / 80 slice LUTs after LUT combining; after placement 50 LUTs use O6 only and 30 use O5 and O6), CARRY4 4, MUXF7 1, IBUF 20, OBUF 16, BUFG 1. Unique control sets (placed): 9.

טבלה 14: ניצול משאבים לפי מודול (out-of-context synthesis) ובעיצוב המלא.

Module	Registers in the RTL	FF	Slice LUTs	Other
chip_top (top level)	reset_n_sync0, reset_n_sync	2	0	–
tick_gen	counter[15:0]	16	7	4 CARRY4
btn_hold_1s (x2)	click_sync0, click_sync, counter_1s[10:0]	13 each (26)	15 each (30)	–
value_latch	sw_reg[15:0], dec_hex	17	3	–
binary_2_bcd	5 x 4-bit digit registers, counter[4:0]	25	17	2 MUXF7, 1 MUXF8
display_ctrl (incl. seven_segment)	ring_reg[4:0]	5	37	–
seven_segment alone	–	0	7	–
Sum of modules		91	94	
Full design: synth / placed		91 / 95	83 / 80	1 BUFG

העיצוב המלא (80 LUT) קטן מסכום המודולים (94) בזכות propagation של קבועים (DP, AN7–AN5) ושיתוף לוגיקת ה-tick וה-reset בין שני מופעי btn_hold_1s; 95 הדלגלגים לאחר ה-Implementation כוללים 4 עותקים (lopt_replica) של ring_reg[3:0] שיצר opt_design לפיצול ה-fanout. הניצול הכולל זניח ביחס לרכיב, ולא הופיעו BRAM, DSP, latches או מאגרי שעון נוספים – כמתאים לעיצוב קטן בתחום שעון יחיד.

7. בדיקה על הלוח

7.1. יצירת ה-bitstream וטעינתו ללוח

יצירת ה-bitstream (chip_top.bit, Generate Bitstream) על impl_chip_top הסתיימה עם 0 שגיאות, 0 critical warnings ו-0 אזהרות. הקובץ נטען ללוח ה-Nexys A7-100T דרך JTAG מתוך ה-Hardware Manager, ונורית ה-DONE נדלקה עם סיום הטעינה (איור 19).

טבלה 15: סיכום יצירת ה-bitstream.


Item	Result
Bitstream	chip_top.bit – 0 errors, 0 critical warnings, 0 warnings (6_Bitstream/bitstream_summary.txt)
Device	xc7a100tcsg324-1 (Digilent Nexys A7-100T)
Clock constraint	create_clock sys_clk_pin, period 10.000 ns on CLK100MHZ
Programming	JTAG via the on-board USB port (Hardware Manager, Program Device); DONE LED on

7.2. בדיקה פונקציונלית על הלוח


הבדיקה על הלוח חזרה על תרחישי tb_chip_top_0: לכל ערך מתגים הוחזק BTNC למשך שנייה (ייצוג עשרוני) ולאחר מכן BTND (ייצוג הקסדצימלי), והספרות שהוצגו הושוו לערך הצפוי. בכל המקרים התצוגה יציבה וללא הבהוב, הספרה החמישית (AN4) דולקת רק בייצוג העשרוני, לחיצה קצרה אינה משנה את הערך, וכפתור ה-CPU RESET מחזיר את התצוגה ל-0000. טבלה 16 מרכזת את המקרים שנבדקו, ואיורים 19–25 מציגים את התצוגה בכל מקרה.

טבלה 16: מקרי הבדיקה על הלוח.


Case	SW[15:0]	Button held 1 s	Mode	Display	Result	Figure
1	0x0000	BTNC	Decimal	00000	Pass	19
2	0xABCD	BTNC	Decimal	43981	Pass	20
3	0xABCD	BTND	Hex	AbCd	Pass	21
4	0xFFFF	BTNC	Decimal	65535	Pass	22
5	0xFFFF	BTND	Hex	FFFF	Pass	23
6	0x1234	BTNC	Decimal	04660	Pass	24
7	0x1234	BTND	Hex	1234	Pass	25




איור 19: הלוח לאחר טעינת ה-bitstream: נורית ה-DONE דולקת והתצוגה מראה 00000 – הערך 0 בייצוג עשרוני על 5 ספרות.




איור 20: SW = 0xABCD לאחר החזקת BTNC: התצוגה מראה 43981 בייצוג עשרוני.




איור 21: SW = 0xABCD לאחר החזקת BTND: התצוגה מראה AbCd בייצוג הקסדצימלי – 4 ספרות, AN4 כבויה.




איור 22: SW = 0xFFFF לאחר החזקת BTNC: 65535 – הערך המקסימלי, 5 ספרות.



איור 23: SW = 0xFFFF לאחר החזקת BTND: FFFF.



איור 24: SW = 0x1234 לאחר החזקת BTNC: 04660 – הספרה החמישית מציגה את האפס המוביל.



איור 25: SW = 0x1234 לאחר החזקת BTND: 1234.

8. סיכום

בקר תצוגת שבעת המקטעים מומש בשבעה מודולים סינכרוניים קטנים על שעון יחיד של 100MHz, עם דגימת ערך המתגים לאחר החזקה של שנייה, ייצוג עשרוני או הקסדצימלי וקצב רענון של 400Hz ללא הבהוב. כל מודול והמערכת כולה נבדקו בטסטבנץ' משלהם, וצורות הגל מראות את כל הדרישות: הדגימה, זמן ההחזקה, פולס יחיד ללחיצה, המרת ה-BCD, סריקת 5 הספרות והספרה החמישית רק במצב עשרוני. ה-Lint, בדיקות ה-Elaborated Design, הסינתזה, המימוש ויצירת ה-bitstream נקיים; התזמון נסגר עם מרווח של 5.3ns, והניצול (95 slice LUTs, 80 דלגלגים, 35 slices) זניח ביחס לרכיב. על הלוח הוצגו הערכים 0x0000, 0xABCD, 0xFFFF ו-0x1234 בשני הייצוגים כנדרש.

נספח א': קוד המקור (RTL ואילוצים)

קוד המקור של כל המודולים (תיקיית src) וקטע האילוצים הפעיל מקובץ ה-XDC של הלוח:

chip_top.v

```
`timescale 1ns/1ps
module chip_top #(
   parameter MAX_TICK = 50000,
   parameter MAX_COUNT = 2000
 ) (
   input CLK100MHZ, CPU_RESETN,
   input [15:0] SW,
   input BTNC, BTND,
   output DP,
   output [6:0] ss_dig,
   output [7:0] disp_an
);
   wire tick;
   wire pressed_c, pressed_d;

   wire start;
   wire [19:0] bcd_val;

   wire dec_hex;
   wire [15:0] sw_reg;

   reg reset_n_sync = 1'b0, reset_n_sync0 = 1'b0;
   always @(posedge CLK100MHZ) begin
      reset_n_sync0 <= CPU_RESETN;
      reset_n_sync <= reset_n_sync0;
   end

   tick_gen #(.MAX_TICK(MAX_TICK)) tick_gen_i (CLK100MHZ, reset_n_sync, tick);

   // Center buton
   btn_hold_1s #(.MAX_COUNT(MAX_COUNT)) btn_hold_i0 (CLK100MHZ, reset_n_sync, BTNC, tick,
pressed_c);
   // Down buton
   btn_hold_1s #(.MAX_COUNT(MAX_COUNT)) btn_hold_i1 (CLK100MHZ, reset_n_sync, BTND, tick,
pressed_d);

   value_latch value_latch_i (CLK100MHZ, reset_n_sync, pressed_c, pressed_d, SW, dec_hex, sw_reg);

   assign start = pressed_c | pressed_d;

   binary_2_bcd bin2bcd_i (CLK100MHZ, reset_n_sync, sw_reg, start, bcd_val);

   display_ctrl display_ctrl_i (CLK100MHZ, reset_n_sync, tick, dec_hex, sw_reg, bcd_val, disp_an, ss_dig, DP);

endmodule
```

tick_gen.v

```
`timescale 1ns/1ps
```

```
module tick_gen #(parameter MAX_TICK = 50000) (
   input clk, reset_n,
   output tick
);
   localparam TICK_BITS = $clog2(MAX_TICK);
   localparam [TICK_BITS-1:0] MAX_CNT = MAX_TICK -1;
   localparam [TICK_BITS-1:0] ONE = 1;

   reg  [TICK_BITS-1:0] counter;

   assign tick = counter == MAX_CNT;

   always @(posedge clk) begin
      if (!reset_n | tick) counter <=  {TICK_BITS{1'b0}};
      else counter <= counter + ONE;
   end


endmodule
```

btn_hold_1s.v

```
`timescale 1ns/1ps
module btn_hold_1s #(parameter MAX_COUNT = 2000) (
   input clk, reset_n,
   input click,
   input tick,
   output pressed_1s
);

   // Need a synchronizer for click because is is async coming into a synch system
   reg click_sync, click_sync0;
   always @(posedge clk) begin
      if (!reset_n) {click_sync, click_sync0} <= 2'b00;
      else begin
         click_sync0 <= click;
         click_sync <= click_sync0;
      end
   end

   // Need to gen a 1s tick counter from the 400 tick gen
   // 2kHz * 1/1Hz = 2000 -> Need to count 2000 ticks of tick. need log2(2000+1) = 10.96 -> reg [10:0] (11 bits)
   // we need 2001 because their is no wrap around so we dont count it, and need to compinsate
   localparam MAX_COUNT_BITS = $clog2(MAX_COUNT + 1);
   localparam [MAX_COUNT_BITS-1:0] MAX_CNT_M1 = MAX_COUNT - 1;
   localparam [MAX_COUNT_BITS-1:0] MAX_CNT = MAX_COUNT;
   localparam [MAX_COUNT_BITS-1:0] ONE = 1;

   reg [MAX_COUNT_BITS-1:0] counter_1s;

   always @(posedge clk) begin
      if (!reset_n | !click_sync) counter_1s <= {MAX_COUNT_BITS{1'b0}};
      else if (tick) begin
         if (counter_1s == MAX_CNT) counter_1s <= counter_1s;
         else counter_1s <= counter_1s + ONE;
```

```
    end
  end

  assign pressed_1s = click_sync & tick & (counter_1s == MAX_CNT_M1);


endmodule
```

value_latch.v

```
`timescale 1ns/1ps
module value_latch (
  input clk, reset_n,
  input pressed_c, pressed_d,
  input [15:0] sw,
  output reg dec_hex,    // When 1 decimal is pressed, when 0 hex is pressed, reseted to hex view
  output reg [15:0] sw_reg
);
  always @(posedge clk) begin
    if (!reset_n | pressed_d) dec_hex <= 1'b0;
    else if (pressed_c) dec_hex <= 1'b1;
  end

  always @(posedge clk) begin
    if (!reset_n) sw_reg <= 16'b0;
    else if (pressed_c | pressed_d) sw_reg <= sw;
  end

endmodule
```

binary_2_bcd.v

```
`timescale 1ns/1ps
module binary_2_bcd (
  input clk, reset_n,
  input [15:0] sw,
  input start,
  output [19:0] bcd
);

  // Double Dabble algorithim.
  // If a part (ones/tens/hundreds..) >= 5 then we need to add 3 to that number
  // No need to check ten_thousands because max digit is 6, so before last shift is was 3 (0011) -> (0110) so no need to check add 3 (3 smaller then 5 will never be more)
  // one big shift regesiter between the added parts
  // counter to make sure we do 16 shifts and thats the end.
  // can also add edge case where sw == 16'b0 and reduce calculation time. but wont see a difference on screen because calculation time is 160 ns.
  wire [3:0] ones, tens, hundreds, thousands;
  reg [3:0] ones_reg, tens_reg, hundreds_reg, thousands_reg, ten_thousands_reg;
  reg [4:0] counter;

  assign ones = (ones_reg >= 4'd5) ? ones_reg + 4'd3 : ones_reg;
```

```
    assign tens = (tens_reg >= 4'd5) ? tens_reg + 4'd3 : tens_reg;
    assign hundreds = (hundreds_reg >= 4'd5) ? hundreds_reg + 4'd3 : hundreds_reg;
    assign thousands = (thousands_reg >= 4'd5) ? thousands_reg + 4'd3 : thousands_reg;

    wire shift_16 = counter == 5'd16;

    always @(posedge clk) begin
        if (!reset_n | start) counter <= 5'b0;
        else begin
            if (shift_16) counter <= counter;
            else counter <= counter + 5'd1;
        end
    end

    always @(posedge clk) begin
        if (!reset_n | start) begin
            {ten_thousands_reg, thousands_reg, hundreds_reg, tens_reg, ones_reg} <= 20'b0;
        end
        else if (!shift_16) begin
            ones_reg <= {ones[2:0], sw[15-counter]};
            tens_reg <= {tens[2:0], ones[3]};
            hundreds_reg <= {hundreds[2:0], tens[3]};
            thousands_reg <= {thousands[2:0], hundreds[3]};
            ten_thousands_reg <= {ten_thousands_reg[2:0], thousands[3]};
        end
    end

    assign bcd = {ten_thousands_reg, thousands_reg, hundreds_reg, tens_reg, ones_reg};
endmodule
```

display_ctrl.v

```
`timescale 1ns/1ps
module display_ctrl (
    input clk, reset_n,
    input tick, // 2kHz tick
    input dec_hex,
    input [15:0] hex_val,
    input [19:0] bcd_val,
    output [7:0] display_an,
    output [6:0] ss_dig,
    output dp
);

    reg [4:0] ring_reg;

    always @(posedge clk) begin
        if (!reset_n) ring_reg <= 5'b11110;
        else if (tick) ring_reg <= {ring_reg[3:0], ring_reg[4]};
    end

    assign display_an = {3'b111, !dec_hex | ring_reg[4], ring_reg[3:0]}; // needed to be zero when dec_hex is 1 and ring[4] is 0 -> dec_hex & !ring[4] = 1 -> !(dec_hex & ring[4]) = !dec_hex | ring[4] = 0

    wire [19:0] val_to_show = (dec_hex) ? bcd_val : {4'b0, hex_val};
```

```
    reg [3:0] dig_in;
    always @(*) begin
        case (ring_reg)
            5'b11110: dig_in = val_to_show[3:0];
            5'b11101: dig_in = val_to_show[7:4];
            5'b11011: dig_in = val_to_show[11:8];
            5'b10111: dig_in = val_to_show[15:12];
            5'b01111: dig_in = val_to_show[19:16];
            default: dig_in = val_to_show[3:0];
        endcase
    end

    seven_segment ss_i (dig_in, ss_dig);

    assign dp = 1'b1;

endmodule
```

seven_segment.v

```
`timescale 1ns/1ps
module seven_segment (
    input [3:0] dig_in,
    output reg [6:0] ss_dig
);

    always @(*) begin
        case (dig_in)
            4'h0: ss_dig = 7'b0000001;
            4'h1: ss_dig = 7'b1001111;
            4'h2: ss_dig = 7'b0010010;
            4'h3: ss_dig = 7'b0000110;
            4'h4: ss_dig = 7'b1001100;
            4'h5: ss_dig = 7'b0100100;
            4'h6: ss_dig = 7'b0100000;
            4'h7: ss_dig = 7'b0001111;
            4'h8: ss_dig = 7'b0000000;
            4'h9: ss_dig = 7'b0000100;
            4'hA: ss_dig = 7'b0001000;
            4'hB: ss_dig = 7'b1100000;
            4'hC: ss_dig = 7'b0110001;
            4'hD: ss_dig = 7'b1000010;
            4'hE: ss_dig = 7'b0110000;
            4'hF: ss_dig = 7'b0111000;
            default: ss_dig = 7'b1111111;
        endcase
    end

endmodule
```

NexysA7-100T_Master.xdc (האילוצים הפעילים בלבד)

```
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property -dict { PACKAGE_PIN E3    IOSTANDARD LVCMOS33 } [get_ports { CLK100MHZ }];
#IO_L12P_T1_MRCC_35 Sch=clk100mhz
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}];
set_property -dict { PACKAGE_PIN J15   IOSTANDARD LVCMOS33 } [get_ports { SW[0] }];
#IO_L24N_T3_RS0_15 Sch=sw[0]
set_property -dict { PACKAGE_PIN L16   IOSTANDARD LVCMOS33 } [get_ports { SW[1] }];
#IO_L3N_T0_DQS_EMCCLK_14 Sch=sw[1]
set_property -dict { PACKAGE_PIN M13   IOSTANDARD LVCMOS33 } [get_ports { SW[2] }];
#IO_L6N_T0_D08_VREF_14 Sch=sw[2]
set_property -dict { PACKAGE_PIN R15   IOSTANDARD LVCMOS33 } [get_ports { SW[3] }];
#IO_L13N_T2_MRCC_14 Sch=sw[3]
set_property -dict { PACKAGE_PIN R17   IOSTANDARD LVCMOS33 } [get_ports { SW[4] }];
#IO_L12N_T1_MRCC_14 Sch=sw[4]
set_property -dict { PACKAGE_PIN T18   IOSTANDARD LVCMOS33 } [get_ports { SW[5] }]; #IO_L7N_T1_D10_14
Sch=sw[5]
set_property -dict { PACKAGE_PIN U18   IOSTANDARD LVCMOS33 } [get_ports { SW[6] }];
#IO_L17N_T2_A13_D29_14 Sch=sw[6]
set_property -dict { PACKAGE_PIN R13   IOSTANDARD LVCMOS33 } [get_ports { SW[7] }];
#IO_L5N_T0_D07_14 Sch=sw[7]
set_property -dict { PACKAGE_PIN T8    IOSTANDARD LVCMOS18 } [get_ports { SW[8] }]; #IO_L24N_T3_34
Sch=sw[8]
set_property -dict { PACKAGE_PIN U8    IOSTANDARD LVCMOS18 } [get_ports { SW[9] }]; #IO_25_34
Sch=sw[9]
set_property -dict { PACKAGE_PIN R16   IOSTANDARD LVCMOS33 } [get_ports { SW[10] }];
#IO_L15P_T2_DQS_RDWR_B_14 Sch=sw[10]
set_property -dict { PACKAGE_PIN T13   IOSTANDARD LVCMOS33 } [get_ports { SW[11] }];
#IO_L23P_T3_A03_D19_14 Sch=sw[11]
set_property -dict { PACKAGE_PIN H6    IOSTANDARD LVCMOS33 } [get_ports { SW[12] }]; #IO_L24P_T3_35
Sch=sw[12]
set_property -dict { PACKAGE_PIN U12   IOSTANDARD LVCMOS33 } [get_ports { SW[13] }];
#IO_L20P_T3_A08_D24_14 Sch=sw[13]
set_property -dict { PACKAGE_PIN U11   IOSTANDARD LVCMOS33 } [get_ports { SW[14] }];
#IO_L19N_T3_A09_D25_VREF_14 Sch=sw[14]
set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { SW[15] }];
#IO_L21P_T3_DQS_14 Sch=sw[15]
set_property -dict { PACKAGE_PIN T10   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[6] }];
#IO_L24N_T3_A00_D16_14 Sch=ca
set_property -dict { PACKAGE_PIN R10   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[5] }]; #IO_25_14
Sch=cb
set_property -dict { PACKAGE_PIN K16   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[4] }]; #IO_25_15
Sch=cc
set_property -dict { PACKAGE_PIN K13   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[3] }];
#IO_L17P_T2_A26_15 Sch=cd
set_property -dict { PACKAGE_PIN P15   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[2] }];
#IO_L13P_T2_MRCC_14 Sch=ce
set_property -dict { PACKAGE_PIN T11   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[1] }];
#IO_L19P_T3_A10_D26_14 Sch=cf
set_property -dict { PACKAGE_PIN L18   IOSTANDARD LVCMOS33 } [get_ports { ss_dig[0] }];
#IO_L4P_T0_D04_14 Sch=cg
set_property -dict { PACKAGE_PIN H15   IOSTANDARD LVCMOS33 } [get_ports { DP }];
#IO_L19N_T3_A21_VREF_15 Sch=dp
set_property -dict { PACKAGE_PIN J17   IOSTANDARD LVCMOS33 } [get_ports { disp_an[0] }];
#IO_L23P_T3_FOE_B_15 Sch=an[0]
```

```
set_property -dict { PACKAGE_PIN J18   IOSTANDARD LVCMOS33 } [get_ports { disp_an[1] }];
#IO_L23N_T3_FWE_B_15 Sch=an[1]
set_property -dict { PACKAGE_PIN T9    IOSTANDARD LVCMOS33 } [get_ports { disp_an[2] }];
#IO_L24P_T3_A01_D17_14 Sch=an[2]
set_property -dict { PACKAGE_PIN J14   IOSTANDARD LVCMOS33 } [get_ports { disp_an[3] }];
#IO_L19P_T3_A22_15 Sch=an[3]
set_property -dict { PACKAGE_PIN P14   IOSTANDARD LVCMOS33 } [get_ports { disp_an[4] }];
#IO_L8N_T1_D12_14 Sch=an[4]
set_property -dict { PACKAGE_PIN T14   IOSTANDARD LVCMOS33 } [get_ports { disp_an[5] }];
#IO_L14P_T2_SRCC_14 Sch=an[5]
set_property -dict { PACKAGE_PIN K2    IOSTANDARD LVCMOS33 } [get_ports { disp_an[6] }]; #IO_L23P_T3_35
Sch=an[6]
set_property -dict { PACKAGE_PIN U13   IOSTANDARD LVCMOS33 } [get_ports { disp_an[7] }];
#IO_L23N_T3_A02_D18_14 Sch=an[7]
set_property -dict { PACKAGE_PIN C12   IOSTANDARD LVCMOS33 } [get_ports { CPU_RESETN }];
#IO_L3P_T0_DQS_AD1P_15 Sch=cpu_resetn
set_property -dict { PACKAGE_PIN N17   IOSTANDARD LVCMOS33 } [get_ports { BTNC }];
#IO_L9P_T1_DQS_14 Sch=btnc
set_property -dict { PACKAGE_PIN P18   IOSTANDARD LVCMOS33 } [get_ports { BTND }];
#IO_L9N_T1_DQS_D13_14 Sch=btnd
```

נספח ב': קוד הטסטבנצ'ים

הטסטבנצ'ים לפי הסדר של פרק 4:

tb_seven_segment.v

```
`timescale 1ns/1ps

module tb_seven_segment;
   reg clk = 1'b0;
   always #5 clk = !clk;

   reg [3:0] dig_in;
   wire [6:0] ss_dig;

   seven_segment seven_segment_i (dig_in, ss_dig);

   integer i;

   initial $monitor("Time: %0d | dig_in=%0h | ss_dig = %b", $time, dig_in, ss_dig);

   initial begin
      for (i = 0; i < 16; i = i + 1) begin
         dig_in = i;
         repeat(2) @(posedge clk);
      end
      $finish;
   end


endmodule
```

tb_tick_gen_0.v

```
`timescale 1ns/1ps
module tb_tick_gen_0;

  localparam MAX_TICK = 5;

  reg clk = 1'b0;
  always #5 clk = !clk;

  reg reset_n;
  wire tick;

  tick_gen #(.MAX_TICK(MAX_TICK)) tick_gen_i (clk, reset_n, tick);

  initial $monitor("Time: %0d | reset_n=%0b | tick=%0b", $time, reset_n, tick);

  initial begin
    reset_n = 1'b0;
    repeat(2) @(posedge clk);

    @(negedge clk); reset_n = 1'b1;
    repeat(18) @(posedge clk);

    // reset in the middle of a count
    @(negedge clk); reset_n = 1'b0;
    @(negedge clk); reset_n = 1'b1;
    repeat(12) @(posedge clk);

    $finish;
  end

endmodule
```

tb_value_latch_0.v

```
`timescale 1ns/1ps
module tb_value_latch_0;

  reg clk = 1'b0;
  always #5 clk = !clk;

  reg reset_n;
  reg pressed_c, pressed_d;
  reg [15:0] sw;

  wire dec_hex;
  wire [15:0] sw_reg;

  value_latch value_latch_i (clk, reset_n, pressed_c, pressed_d, sw, dec_hex, sw_reg);

  // pressed_c / pressed_d come from btn_hold_1s
```

```
    initial $monitor("Time: %0d | pressed_c=%0b | pressed_d=%0b | sw=%h | dec_hex=%0b | sw_reg=%h",
$time, pressed_c, pressed_d, sw, dec_hex, sw_reg);

    initial begin
        reset_n = 1'b0; pressed_c = 1'b0; pressed_d = 1'b0; sw = 16'h0000;
        repeat(2) @(posedge clk);
        @(negedge clk); reset_n = 1'b1;

        // switches change without a press
        @(negedge clk); sw = 16'h1234;
        @(negedge clk); sw = 16'hABCD;

        // center press -> latch, decimal
        @(negedge clk); pressed_c = 1'b1;
        @(negedge clk); pressed_c = 1'b0; sw = 16'hFFFF;

        // down press -> latch, hex
        @(negedge clk); pressed_d = 1'b1;
        @(negedge clk); pressed_d = 1'b0; sw = 16'h0309;

        @(negedge clk); pressed_c = 1'b1;
        @(negedge clk); pressed_c = 1'b0; sw = 16'h5555;

        // both together
        @(negedge clk); pressed_c = 1'b1; pressed_d = 1'b1;
        @(negedge clk); pressed_c = 1'b0; pressed_d = 1'b0;

        // reset
        @(negedge clk); reset_n = 1'b0;
        @(negedge clk); reset_n = 1'b1;

        repeat(5) @(posedge clk);

        $finish;
    end

endmodule
```

tb_btn_hold_1s_0.v

```
`timescale 1ns/1ps
module tb_btn_hold_1s_0;

    localparam MAX_TICK = 2;  // tick every 2 clocks
    localparam MAX_COUNT = 5; // 5 ticks = 10 clocks = 100ns

    reg clk = 1'b0;
    always #5 clk = !clk;

    reg reset_n;
    reg click;
    wire tick;
    wire pressed_1s;
```

```
    tick_gen #(.MAX_TICK(MAX_TICK)) tick_gen_i (clk, reset_n, tick);
    btn_hold_1s #(.MAX_COUNT(MAX_COUNT)) btn_hold_1s_i (clk, reset_n, click, tick, pressed_1s);

    initial $monitor("Time: %0d | click=%0b | pressed_1s=%0b", $time, click, pressed_1s);

    initial begin
        reset_n = 1'b0; click = 1'b0;
        repeat(2) @(posedge clk);

        @(negedge clk); reset_n = 1'b1;

        // long press
        @(negedge clk); click = 1'b1;
        repeat((MAX_COUNT + 5) * MAX_TICK) @(posedge clk);
        @(negedge clk); click = 1'b0;

        // short press
        @(negedge clk); click = 1'b1;
        repeat((MAX_COUNT - 2) * MAX_TICK) @(posedge clk);
        @(negedge clk); click = 1'b0;

        repeat(10) @(posedge clk);
        $finish;
    end

endmodule
```

tb_binary_2_bcd_0.v

```
`timescale 1ns/1ps
module tb_binary_2_bcd_0;

  reg clk = 1'b0;
  always #5 clk = !clk;

  reg reset_n;
  reg [15:0] sw;
  reg start;
  wire [19:0] bcd;

  binary_2_bcd binary_2_bcd_i (clk, reset_n, sw, start, bcd);

  initial $monitor("Time: %0d | sw=%0d | start=%0b | bcd=%h", $time, sw, start, bcd);

  initial begin
    reset_n = 1'b0; sw = 16'd0; start = 1'b0;
    repeat(2) @(posedge clk);
    @(negedge clk); reset_n = 1'b1;
    repeat(20) @(posedge clk);

    @(negedge clk); sw = 16'd12345; start = 1'b1;
    @(negedge clk); start = 1'b0;
    repeat(20) @(posedge clk);

    @(negedge clk); sw = 16'd65535; start = 1'b1;
    @(negedge clk); start = 1'b0;
    repeat(20) @(posedge clk);

    $finish;
  end

endmodule
```

tb_display_ctrl_0.v

```
`timescale 1ns/1ps
module tb_display_ctrl_0;

  localparam MAX_TICK = 4; // tick every 4 clocks

  reg clk = 1'b0;
  always #5 clk = !clk;

  reg reset_n;
  wire tick;
  reg dec_hex;
  reg [15:0] hex_val;
  reg [19:0] bcd_val;
  wire [7:0] display_an;
  wire [6:0] ss_dig;
  wire dp;
```

```
    tick_gen #(.MAX_TICK(MAX_TICK)) tick_gen_i (clk, reset_n, tick);
    display_ctrl display_ctrl_i (clk, reset_n, tick, dec_hex, hex_val, bcd_val, display_an, ss_dig, dp);

    initial $monitor("Time: %0d | dec_hex=%0b | hex_val=%h | bcd_val=%h | display_an=%b | ss_dig=%b |
dp=%0b", $time, dec_hex, hex_val, bcd_val, display_an, ss_dig, dp);

    initial begin
        reset_n = 1'b0; dec_hex = 1'b0; hex_val = 16'h0000; bcd_val = 20'h00000;
        repeat(2) @(posedge clk);
        @(negedge clk); reset_n = 1'b1;

        // hex mode: 4 digits
        @(negedge clk); hex_val = 16'hABCD; bcd_val = 20'h43981; // 0xABCD = 43981
        repeat(6 * MAX_TICK) @(posedge clk);

        // decimal mode: 5 digits
        @(negedge clk); dec_hex = 1'b1;
        repeat(6 * MAX_TICK) @(posedge clk);

        // reset in the middle of the scan
        @(negedge clk); reset_n = 1'b0;
        @(negedge clk); reset_n = 1'b1;
        repeat(3 * MAX_TICK) @(posedge clk);

        $finish;
    end

endmodule
```

tb_chip_top_0.v

```
`timescale 1ns/1ps
module tb_chip_top_0;

localparam MAX_TICK = 2;  // tick every 2 clocks
localparam MAX_COUNT = 5; // 5 ticks = 10 clocks = 100ns
localparam LONG_HOLD = (MAX_COUNT + 2) * MAX_TICK;
localparam SCAN = 5 * MAX_TICK; // one round of the 5 digits

reg clk = 1'b0;
always #5 clk = !clk;

reg cpu_resetn;
reg [15:0] sw;
reg btnc, btnd;

wire dp;
wire [6:0] ss_dig;
wire [7:0] disp_an;


chip_top #(.MAX_TICK(MAX_TICK), .MAX_COUNT(MAX_COUNT)) chip_top_i (clk, cpu_resetn, sw, btnc, btnd,
dp, ss_dig, disp_an);
```

```
initial begin
    cpu_resetn = 1'b1; sw = 16'h0000; btnc = 1'b0; btnd = 1'b0;
    while (chip_top_i.reset_n_sync !== 1'b1) @(posedge clk); // wait for the reset synchronizer

    // 1. SW = 12345, BTNC -> decimal
    $display("Time: %0d | SW=12345 | BTNC (decimal)", $time);
    @(negedge clk); sw = 16'd12345;
    @(negedge clk); btnc = 1'b1;
    repeat(LONG_HOLD) @(posedge clk);
    @(negedge clk); btnc = 1'b0;
    repeat(4 * SCAN) @(posedge clk);

    // 2. SW = 0x0309, BTND -> hex
    $display("Time: %0d | SW=0x0309 | BTND (hex)", $time);
    @(negedge clk); sw = 16'h0309;
    @(negedge clk); btnd = 1'b1;
    repeat(LONG_HOLD) @(posedge clk);
    @(negedge clk); btnd = 1'b0;
    repeat(4 * SCAN) @(posedge clk);

    $finish;
end


endmodule
```