clk

rx

btnc

btnd

btnl

btnr

btnu

cpu_reset

clk_IBUF_inst

IBUF I O

clk_IBUF_BUFG_inst BUFG I O

rx_IBUF_inst

IBUF I O

rx_phy_i

rx_phy

FSM_onehot_state_reg[2] FSM_onehot_state_reg[2]_0

clk_IBUF_BUFG

cpu_reset_d_reg

data_reg[0]_0

data_reg[3]_0
data_reg[3]_1
done_reg_0
done_reg_1

done_rx group_cnt_reg[0] p_18_out

pkt_data_reg[msg_close][7] pkt_data_reg[msg_close][7]_0

pkt_valid0

reset_n
rx_IBUF

value_cnt07_out

D[1:0] FSM_onehot_state_reg[1][3:0] Q[7:0]

rx_mac_i

rx_mac

FSM_onehot_state_reg[0]_0 FSM_onehot_state_reg[1]_0

FSM_onehot_state_reg[2]_0

FSM_onehot_state_reg[3]_1

clk_IBUF_BUFG
done_rx

group_cnt_reg[0]_0
group_cnt_reg[1]_0

group_cnt_reg[1]_1

led_parsed_data0
led_valid0

p_18_out

pkt_data_reg[msg_close][0]_0
pkt_data_reg[msg_close][7]_0

pkt_data_reg[msg_start][0]_0
pkt_valid0

value_cnt07_out value_cnt_reg[1]_0

CO

D[1:0]

DI E

FSM_onehot_state_reg[3]_0[3:0]

O[2:0]

Q[3:0] S[3:0]

... l_parsed_data[value_0][1][0]_i_4[1:0]
... l_parsed_data[value_1][1][0]_i_4[1:0]
... l_parsed_data[value_2][1][0]_i_4[1:0]
... parsed_data[value_2][1][3]_i_5_0[1:0]
... parsed_data[value_2][1][3]_i_6_0[1:0]
... parsed_data[value_2][1][3]_i_7_0[1:0]
... l_parsed_data_reg[value_0][1][0][2:0]
... l_parsed_data_reg[value_0][1][3][2:0]
... parsed_data_reg[value_0][1][3]_0[3:0]
... l_parsed_data_reg[value_1][1][0][2:0]
... l_parsed_data_reg[value_1][1][3][3:0]
... l_parsed_data_reg[value_2][1][0][2:0]
... l_parsed_data_reg[value_2][1][3][2:0]
... parsed_data_reg[value_2][1][3]_0[3:0]

pkt_data_reg[comma0][3]_0[3:0]

pkt_data_reg[msg_close][7]_1[7:0]

pkt_data_reg[msg_start][6]_0[2:0] pkt_data_reg[op_2][7]_0[3:0] pkt_data_reg[value_0][0][3]_0[3:0] pkt_data_reg[value_0][0][3]_1[3:0] pkt_data_reg[value_0][0][3]_2[2:0] pkt_data_reg[value_0][1][3]_0[3:0] pkt_data_reg[value_0][2][1]_0[2:0] pkt_data_reg[value_0][2][1]_1[3:0] pkt_data_reg[value_0][2][2]_0[2:0] pkt_data_reg[value_0][2][2]_1

pkt_data_reg[value_0][2][2]_2
pkt_data_reg[value_0][2][3]_0

pkt_data_reg[value_1][0][3]_0[3:0] pkt_data_reg[value_1][0][3]_1[2:0] pkt_data_reg[value_1][1][3]_0[3:0] pkt_data_reg[value_1][1][3]_1[3:0] pkt_data_reg[value_1][2][1]_0[2:0] pkt_data_reg[value_1][2][2]_0[2:0] pkt_data_reg[value_1][2][2]_1

pkt_data_reg[value_1][2][2]_2

pkt_data_reg[value_1][2][7]_0[3:0] pkt_data_reg[value_2][0][3]_0[3:0] pkt_data_reg[value_2][0][3]_1[3:0] pkt_data_reg[value_2][0][3]_2[2:0] pkt_data_reg[value_2][0][7]_0[3:0] pkt_data_reg[value_2][1][3]_0[3:0] pkt_data_reg[value_2][2][1]_0[2:0] pkt_data_reg[value_2][2][1]_1[3:0] pkt_data_reg[value_2][2][1]_2

pkt_data_reg[value_2][2][2]_0[2:0] pkt_data_reg[value_2][2][2]_1
pkt_data_reg[value_2][2][2]_2
pkt_data_reg[value_2][2][3]_0[3:0]

selector_i

selector

...0].display_pixel_reg[value_0][1][0]_0

...0].display_pixel_reg[value_0][1][3]_0

... 1].display_pixel_reg[value_1][1][0]_0

...2].display_pixel_reg[value_2][1][0]_0

btn_prev[center]

clk_IBUF_BUFG

display_led

display_led_reg_0
io_d[center]
io_d[down]
io_d[left]
io_d[right]
io_d[up]
led_parsed_data
led_valid
pixel_valid

pixel_valid_reg
pixel_valid_reg_0
pixel_valid_reg_1
pixel_valid_reg_2
pwm_led
pwm_new_data

pwm_new_data_reg_0D

Q[3:0]

...0].display_pixel_reg[value_0][0][0]_0
...splay_pixel_reg[value_0][0][3]_0[2:0]

...0].display_pixel_reg[value_0][1][1]_0
...splay_pixel_reg[value_0][1][2]_0[1:0]

... 1].display_pixel_reg[value_1][0][0]_0
...splay_pixel_reg[value_1][0][3]_1[2:0] ...splay_pixel_reg[value_1][0][3]_0[3:0]

...splay_pixel_reg[value_1][1][3]_0[2:0]

...splay_pixel_reg[value_2][0][3]_0[3:0]

...splay_pixel_reg[value_2][0][3]_1[2:0]
...2].display_pixel_reg[value_2][0][3]_2

...splay_pixel_reg[value_2][1][3]_0[2:0] display_cnt_reg[1]_0

display_cnt_reg[1]_1

display_pixel[value_0][1][3:0] display_pixel[value_1][1][3:0] display_pixel[value_2][1][3:0]

led_OBUF[3:0]

pwm_led_reg_0

parser_i

parser

...L[0].display_pixel_reg[value_0][1][0]
...0].display_pixel_reg[value_0][1][3]_0
...L[1].display_pixel_reg[value_1][1][0]

...L[2].display_pixel_reg[value_2][1][0] btn_prev[center] clk_IBUF_BUFG

led_parsed_data

led_parsed_data0

led_valid

led_valid0

led_valid_reg_0

pixel_parsed_data_reg[value_0][1][0]_0

pixel_parsed_data_reg[value_0][1][3]_0

pixel_parsed_data_reg[value_1][1][0]_0

pixel_parsed_data_reg[value_2][1][0]_0

pixel_valid
pixel_valid_reg_0

reset_n

ADDRARDADDR[7:0] ADDRBWRADDR[7:0] COD

DIE

O[2:0]

Q[2:0] S[3:0]

...L[0].display_pixel_reg[value_0][0][0]
...display_pixel_reg[value_0][1][3][7:0]
...L[1].display_pixel_reg[value_1][0][0]

display_pixel[value_0][1][3:0] display_pixel[value_1][1][3:0] display_pixel[value_2][1][3:0]

led_parsed_data_reg_0[2:0]

. . . parsed_data_reg[value_0][0][3]_0[2:0]

... parsed_data_reg[value_0][0][3]_1[3:0]
. . . parsed_data_reg[value_0][1][0]_1[2:0]
. . . parsed_data_reg[value_0][1][0]_2[2:0]

...parsed_data_reg[value_0][1][2]_0[1:0]

pixel_parsed_data_reg[value_0][1][3]_1
... parsed_data_reg[value_0][1][3]_2[3:0]

. . . _parsed_data_reg[value_0][1][3]_i_2_0
... rsed_data_reg[value_0][1][3]_i_3[2:0]
..._parsed_data_reg[value_0][1][3]_i_3_0
...ed_data_reg[value_0][1][3]_i_3_1[3:0]
...ed_data_reg[value_0][1][3]_i_3_2[3:0]

...parsed_data_reg[value_1][0][3]_0[2:0]

... parsed_data_reg[value_1][0][3]_1[3:0]
... parsed_data_reg[value_1][1][0]_1[2:0]
... parsed_data_reg[value_1][1][0]_2[2:0]

...parsed_data_reg[value_1][1][3]_0[2:0]

pixel_parsed_data_reg[value_1][1][3]_1
... parsed_data_reg[value_1][1][3]_2[3:0]

..._parsed_data_reg[value_1][1][3]_i_2_0
... rsed_data_reg[value_1][1][3]_i_3[3:0]

...parsed_data_reg[value_2][0][3]_0[2:0]

... parsed_data_reg[value_2][0][3]_1[3:0]
... parsed_data_reg[value_2][1][0]_1[2:0]
... parsed_data_reg[value_2][1][0]_2[2:0]

...parsed_data_reg[value_2][1][3]_0[2:0]

pixel_parsed_data_reg[value_2][1][3]_1
... parsed_data_reg[value_2][1][3]_2[3:0]

..._parsed_data_reg[value_2][1][3]_i_8_0
... rsed_data_reg[value_2][1][3]_i_9[2:0]
..._parsed_data_reg[value_2][1][3]_i_9_0
...ed_data_reg[value_2][1][3]_i_9_1[3:0]
...ed_data_reg[value_2][1][3]_i_9_2[3:0]

pkt_data_reg[value_0][0][3][2:0] pkt_data_reg[value_0][1][0][1:0] pkt_data_reg[value_0][1][2][3:0] pkt_data_reg[value_0][2][1][2:0] pkt_data_reg[value_0][2][2][1:0] pkt_data_reg[value_1][0][3][2:0] pkt_data_reg[value_1][1][0][1:0] pkt_data_reg[value_1][1][2][3:0] pkt_data_reg[value_1][2][2][1:0] pkt_data_reg[value_2][0][3][2:0] pkt_data_reg[value_2][1][0][1:0] pkt_data_reg[value_2][1][0]_0[3:0] pkt_data_reg[value_2][2][1][2:0] pwm_new_data_reg pkt_data_reg[value_2][2][2][1:0] valid_led_op0_carry__0_0[3:0] valid_led_op0_carry__1_0[3:0] valid_led_op0_carry__2_0[3:0] valid_led_op0_carry__3_0[3:0] valid_led_op0_carry__4_0[3:0] valid_led_op0_carry__5_0[3:0] value_reg_reg[9]_i_2[3:0] value_reg_reg[9]_i_2_0[3:0] value_reg_reg[9]_i_2__0[3:0]
value_reg_reg[9]_i_2

RAMB18E1

CLKARDCLK CLKBWRCLK

ENARDEN
ENBWREN

REGCEAREGCE REGCEB RSTRAMARSTRAM
RSTRAMB RSTREGARSTREG
RSTREGB

DOADO[15:0] DOBDO[15:0] DOPADOP[1:0] n/c DOPBDOP[1:0] n/c

ADDRARDADDR[13:0] ADDRBWRADDR[13:0] DIADI[15:0] V=B"0000001111111111" DIBDI[15:0] DIPADIP[1:0] DIPBDIP[1:0]

WEA[1:0] WEBWE[3:0]

value_reg_reg[9]_i_2__0

RAMB18E1

CLKARDCLK CLKBWRCLK

ENARDEN
ENBWREN

REGCEAREGCE REGCEB RSTRAMARSTRAM
RSTRAMB RSTREGARSTREG
RSTREGB

DOADO[15:0] DOBDO[15:0] n/c DOPADOP[1:0] n/c DOPBDOP[1:0] n/c

ADDRARDADDR[13:0] ADDRBWRADDR[13:0] DIADI[15:0] V=B"0000001111111111" DIBDI[15:0] DIPADIP[1:0] DIPBDIP[1:0]

WEA[1:0] WEBWE[3:0]

cie_scaling_i

cie_scaling

out[8:0] O97[9:0]

tx_mac_i

tx_mac

busy_reg
clk_IBUF_BUFG
element_cnt_reg[0]_0

element_cnt_reg[2]_0

group_cnt_reg[0]_0
pwm_new_data
reset_n

state

tx_start

D[5:0]

O97[9:0] Q[5:0] bin_shift_reg[9][9:0] bin_shift_reg[9]_0[9:0]
p_0_in

sh_reg_reg[5]

btnc_IBUF_inst

IBUF I O
btnd_IBUF_inst

IBUF I O
btnl_IBUF_inst

IBUF I O
btnr_IBUF_inst

IBUF I O
btnu_IBUF_inst

IBUF I O

tx_phy_i

tx_phy

clk_IBUF_BUFG
cnt_reg[1]_0
reset_n
sh_reg_reg[5]_0

state

state_reg_0
state_reg_1
tx_start

D[6:0] Q[6:0] p_0_in

cpu_reset_IBUF_inst

IBUF I O

debounce_cluster_i

debounce_cluster

... DGE_DETECTORS[0].btn_prev_reg[center] btn_prev[center] btnc_IBUF

btnd_IBUF
btnl_IBUF
btnr_IBUF
btnu_IBUF
clk_IBUF_BUFG
cpu_reset_IBUF

cpu_reset_d_reg_0
io_d[center]
io_d[down]
io_d[left]
io_d[right]
io_d[up]

pixel_valid

reset_n

state

tx_start D

FSM_sequential_state_reg[1] FSM_sequential_state_reg[1]_0 FSM_sequential_state_reg[1]_1 FSM_sequential_state_reg[1]_2 Q

display_ctrl_i

display_ctrl

an_reg[0]_0
clk_IBUF_BUFG
display_led

reset_n

Q[3:0]

display_pixel[value_0][1][3:0] an_reg[7]_0[7:0] display_pixel[value_1][1][3:0] display_pixel[value_2][1][3:0] seg_OBUF[6:0]
seg_OBUF[6]_inst_i_2_0[3:0] seg_OBUF[6]_inst_i_6_0[3:0]

pwm_cluster_i

pwm_cluster

clk_IBUF_BUFG

led16_b_OBUF
led16_g_OBUF
led16_r_OBUF
led17_b_OBUF
led17_g_OBUF
led17_r_OBUF

pwm_led
reset_n
value_reg_reg[0]

D[9:0]

value_reg_reg[9][9:0] value_reg_reg[9]_0[9:0]

led_OBUF[0]_inst OBUF I O

led_OBUF[1]_inst OBUF I O

led_OBUF[2]_inst OBUF I O

led_OBUF[3]_inst OBUF I O

dp_OBUF_inst OBUF I O

led_OBUF[4]_inst OBUF I O

led_OBUF[5]_inst OBUF I O

led_OBUF[6]_inst OBUF I O

led_OBUF[7]_inst OBUF I O

led_OBUF[8]_inst OBUF I O

led_OBUF[9]_inst OBUF I O

led_OBUF[10]_inst OBUF I O

led_OBUF[11]_inst OBUF I O

led_OBUF[12]_inst OBUF I O

led_OBUF[13]_inst OBUF I O

led_OBUF[14]_inst OBUF I O

led_OBUF[15]_inst OBUF I O

an_OBUF[0]_inst OBUF I O

an_OBUF[1]_inst OBUF I O

an_OBUF[2]_inst OBUF I O

an_OBUF[3]_inst OBUF I O

an_OBUF[4]_inst OBUF I O

an_OBUF[5]_inst OBUF I O

an_OBUF[6]_inst OBUF I O

an_OBUF[7]_inst OBUF I O

led16_b_OBUF_inst OBUF I O

led16_g_OBUF_inst OBUF I O

led16_r_OBUF_inst OBUF I O

led17_b_OBUF_inst OBUF I O

led17_g_OBUF_inst OBUF I O

led17_r_OBUF_inst OBUF I O

seg_OBUF[0]_inst OBUF I O

seg_OBUF[1]_inst OBUF I O

seg_OBUF[2]_inst OBUF I O

tx_OBUF_inst OBUF I O

seg_OBUF[3]_inst OBUF I O

seg_OBUF[4]_inst OBUF I O

seg_OBUF[5]_inst OBUF I O

seg_OBUF[6]_inst OBUF I O

dp
led[15:0]

an[7:0]

led16_b

led16_g

led16_r

led17_b

led17_g

led17_r

seg[6:0]

tx