rx btnc

cpu_reset

clk

sw[12:0]

clk_IBUF_inst

IBUF I O

clk_IBUF_BUFG_inst BUFG I O

latch_i

latch

an_reg[2] clk_IBUF_BUFG p_4_in

reset_n sw_cfg_reg[data][1][0]_0
sw_cfg_reg[data][1][2]_0

sw_cfg_reg[data][1][3]_1

transmit

D[1:0]E Q[1:0] S
SR

delay_done_carry__1

row_cnt_reg[8] seg_OBUF[6]_inst_i_20[2:0]

sw_cfg_reg[data][0][3]_0[3:0]

sw_cfg_reg[data][0][3]_1[3:0] sw_cfg_reg[data][1][3]_0[3:0]

sw_cfg_reg[data][1][3]_2[3:0] sw_cfg_reg[delay][1]_0[1:0] sw_cfg_reg[delay][1]_1[1:0]
transmit_reg_0

tx_phy_i

tx_phy

clk_IBUF_BUFG
p_0_in done
reset_n

start

state D Q

sh_reg_reg[7]_0[6:0]

btnc_IBUF_inst

IBUF I O

btn_hold_i

btn_hold

clk_IBUF_BUFG
p_0_in cnt_max__25
reset_n

FSM_onehot_state_reg[2]_0 Q

cpu_reset_IBUF_inst

IBUF I O

tx_mac_i

tx_mac

clk_IBUF_BUFG

done

led0_OBUF
p_0_in
reset_n

row_cnt_reg[4]_0
row_cnt_reg[6]_0
start

state

sw_cfg_reg[size][0] sw_cfg_reg[size][1]

transmit DQ S

SR

delay_cnt_reg[24]_0

delay_done_carry__0_0[1:0] drive_data_reg[3]_0[3:0] drive_data_reg[6]_0[6:0] drive_data_reg[7]_0[3:0]
row_cnt_reg[8]_0

seg_OBUF[6]_inst_i_4[1:0] seg_OBUF[6]_inst_i_9_0[2:0]

sw_IBUF[0]_inst

IBUF I O
sw_IBUF[1]_inst

IBUF I O
sw_IBUF[2]_inst

IBUF I O

sw_IBUF[3]_inst

IBUF I O
sw_IBUF[4]_inst

IBUF I O
sw_IBUF[5]_inst

IBUF I O
sw_IBUF[6]_inst

IBUF I O
sw_IBUF[7]_inst

IBUF I O
sw_IBUF[8]_inst

IBUF I O
sw_IBUF[9]_inst

IBUF I O
sw_IBUF[10]_inst

IBUF I O
sw_IBUF[11]_inst

IBUF I O
sw_IBUF[12]_inst

IBUF I O

rx_IBUF_inst

IBUF I O

debounce_top_i

debounce_top

btnc_IBUF
clk_IBUF_BUFG
cnt_max__25
cpu_reset_IBUF

led15_OBUF
p_0_in
reset_n

D[3:0] E

FSM_sequential_state_reg[1] FSM_sequential_state_reg[1]_0[3:0] FSM_sequential_state_reg[1]_1[1:0] FSM_sequential_state_reg[1]_2[1:0] FSM_sequential_state_reg[1]_3 Q

SR

sw_IBUF[12:0] sw_cfg_reg[size][1] sw_cfg_reg[size][1]_0

rx_phy_i

rx_phy

FSM_onehot_state_reg[1] FSM_onehot_state_reg[2] FSM_onehot_state_reg[3] FSM_onehot_state_reg[3]_0

clk_IBUF_BUFG

data_reg[0]_0
data_reg[0]_1
data_reg[1]_0
data_reg[1]_1
data_reg[2]_0
data_reg[3]_0
data_reg[4]_0
data_reg[5]_0
data_reg[6]_0
data_reg[6]_1
data_reg[7]_0
done_reg_0
done_reg_1

done_rx group_cnt_reg[0]
is_comma__5
is_opcode__25
is_start__4
next1__0

p_0_in

p_14_in
p_18_out

pkt_data_reg[value][0][3]

pkt_valid0

reset_n
rx_IBUF

value_cnt07_out value_cnt_reg[0]

Q[3:0] SR

group_cnt[1:0]

pkt_data

pkt_data_reg[msg_close][7][1:0]

value_cnt_reg[0]_0

rx_mac_i

rx_mac

FSM_onehot_state_reg[0]_0 FSM_onehot_state_reg[1]_0 FSM_onehot_state_reg[1]_1 FSM_onehot_state_reg[2]_0
clk_IBUF_BUFG

done_rx group_cnt_reg[0]_0

group_cnt_reg[1]_0

is_comma__5
is_opcode__25
is_start__4
next1__0
p_0_in
p_14_in

p_18_out pkt_data_reg[msg_close][0]_0

pkt_data_reg[msg_close][1]_0
pkt_data_reg[msg_close][2]_0
pkt_data_reg[msg_close][3]_0
pkt_data_reg[msg_close][4]_0
pkt_data_reg[msg_close][5]_0
pkt_data_reg[msg_close][6]_0
pkt_data_reg[msg_close][6]_1
pkt_data_reg[msg_close][6]_2
pkt_data_reg[msg_close][7]_1
pkt_data_reg[value][0][3]_3
pkt_data_reg[value][0][3]_4
pkt_data_reg[value][0][3]_5
pkt_valid0
reset_n

value_cnt07_out value_cnt_reg[0]_1

CO

D[3:0] DI E

O[2:0]

Q[3:0] S[3:0] group_cnt[1:0]

pkt_data

pkt_data_reg[col_index][0][3]_0[3:0] pkt_data_reg[col_index][0][3]_1[3:0] pkt_data_reg[col_index][0][3]_2[2:0] pkt_data_reg[col_index][1][3]_0[3:0] pkt_data_reg[col_index][2][1]_0[2:0] pkt_data_reg[col_index][2][2]_0[2:0] pkt_data_reg[col_index][2][2]_1
pkt_data_reg[msg_close][7]_0[1:0] pkt_data_reg[row_index][0][3]_0[3:0] pkt_data_reg[row_index][0][3]_1[2:0] pkt_data_reg[row_index][1][3]_0[3:0] pkt_data_reg[row_index][2][1]_0[2:0] pkt_data_reg[row_index][2][1]_1[3:0] pkt_data_reg[row_index][2][2]_0[2:0] pkt_data_reg[row_index][2][2]_1

pkt_data_reg[row_index][2][2]_2
pkt_data_reg[row_index][2][3]_0

pkt_data_reg[value][0][3]_0[3:0] pkt_data_reg[value][0][3]_1[3:0] pkt_data_reg[value][0][3]_2[2:0] pkt_data_reg[value][1][3]_0[3:0] pkt_data_reg[value][2][1]_0[2:0] pkt_data_reg[value][2][1]_1[3:0] pkt_data_reg[value][2][2]_0[2:0] pkt_data_reg[value][2][2]_1

pkt_data_reg[value][2][2]_2
pkt_data_reg[value][2][3]_0

rx_parsed_data[col_index][1][0]_i_4[1:0]

... rsed_data[pixel_value][1][0]_i_4[1:0] rx_parsed_data[row_index][1][0]_i_4[1:0]
...rsed_data[row_index][1][3]_i_4_0[1:0]
...rsed_data[row_index][1][3]_i_4_1[1:0]

...rsed_data[row_index][1][3]_i_4_2[1:0] rx_parsed_data_reg[col_index][1][0][2:0] rx_parsed_data_reg[col_index][1][3][3:0]

... rsed_data_reg[pixel_value][1][0][2:0]
... rsed_data_reg[pixel_value][1][3][2:0]

... ed_data_reg[pixel_value][1][3]_0[3:0] rx_parsed_data_reg[row_index][1][0][2:0] rx_parsed_data_reg[row_index][1][3][2:0]

... rsed_data_reg[row_index][1][3]_0[3:0]

value_cnt_reg[0]_0

parser_i

parser

clk_IBUF_BUFG
p_0_in

seg_OBUF[6]_inst_i_4
seg_OBUF[6]_inst_i_4_0
seg_OBUF[6]_inst_i_4_1

CO

D[3:0] DIE

O[2:0]

Q[2:0] S[3:0]

pkt_data_reg[col_index][0][3][2:0] pkt_data_reg[col_index][1][0][1:0] pkt_data_reg[col_index][1][2][3:0] pkt_data_reg[col_index][2][2][1:0] pkt_data_reg[row_index][0][3][2:0] pkt_data_reg[row_index][1][0][1:0] pkt_data_reg[row_index][1][2][3:0] pkt_data_reg[row_index][2][1][2:0] pkt_data_reg[row_index][2][2][1:0] pkt_data_reg[value][0][3][2:0] pkt_data_reg[value][1][0][1:0] pkt_data_reg[value][1][2][3:0] pkt_data_reg[value][2][1][2:0] pkt_data_reg[value][2][2][1:0] rx_display_data[data_val][3:0]

...rsed_data_reg[col_index][0][3]_0[3:0]
... rsed_data_reg[col_index][1][0]_0[2:0]
... rsed_data_reg[col_index][1][0]_1[2:0]

... rsed_data_reg[col_index][1][3]_0[3:0]

... arsed_data_reg[col_index][1][3]_i_2_0
...ed_data_reg[col_index][1][3]_i_3[3:0]

...ed_data_reg[pixel_value][0][3]_0[3:0]
...ed_data_reg[pixel_value][1][0]_0[2:0]
...ed_data_reg[pixel_value][1][0]_1[2:0]

rx_parsed_data_reg[pixel_value][1][3]_0
...ed_data_reg[pixel_value][1][3]_1[3:0]

... sed_data_reg[pixel_value][1][3]_i_2_0
..._data_reg[pixel_value][1][3]_i_3[2:0]
... sed_data_reg[pixel_value][1][3]_i_3_0
... ata_reg[pixel_value][1][3]_i_3_1[3:0]
... ata_reg[pixel_value][1][3]_i_3_2[3:0]

... rsed_data_reg[row_index][0][3]_0[3:0]
... rsed_data_reg[row_index][1][0]_0[2:0]
... rsed_data_reg[row_index][1][0]_1[2:0]

rx_parsed_data_reg[row_index][1][3]_0

...arsed_data_reg[row_index][1][3]_i_6_0
...ed_data_reg[row_index][1][3]_i_7[2:0]
...arsed_data_reg[row_index][1][3]_i_7_0
..._data_reg[row_index][1][3]_i_7_1[3:0]
..._data_reg[row_index][1][3]_i_7_2[3:0]

seg_OBUF[6]_inst_i_14_0[4:0]

display_ctrl_i

display_ctrl

an_reg[0]_0
an_reg[3]_0

an_reg[7]_1

clk_IBUF_BUFG

dp_OBUF

p_4_in
reset_n

seg_OBUF[0]_inst_i_1_0
seg_OBUF[0]_inst_i_1_1
seg_OBUF[0]_inst_i_1_2
seg_OBUF[0]_inst_i_1_3
seg_OBUF[0]_inst_i_1_4
seg_OBUF[0]_inst_i_1_5
seg_OBUF[0]_inst_i_1_6

seg_OBUF[6]_inst_i_6_0Q

SR

an_reg[7]_0[7:0]

dp

rx_display_data[data_val][3:0]

seg_OBUF[6:0]

seg_OBUF[6]_inst_i_17_0[1:0]

seg_OBUF[6]_inst_i_3_0
seg_OBUF[6]_inst_i_5_0[1:0]

tx_OBUF_inst OBUF I O

led0_OBUF_inst OBUF I O

led15_OBUF_inst OBUF I O

an_OBUF[0]_inst OBUF I O

an_OBUF[1]_inst OBUF I O

dp_OBUF_inst OBUF I O

an_OBUF[2]_inst OBUF I O

an_OBUF[3]_inst OBUF I O

an_OBUF[4]_inst OBUF I O

an_OBUF[5]_inst OBUF I O

an_OBUF[6]_inst OBUF I O

an_OBUF[7]_inst OBUF I O

seg_OBUF[0]_inst OBUF I O

seg_OBUF[1]_inst OBUF I O

seg_OBUF[2]_inst OBUF I O

seg_OBUF[3]_inst OBUF I O

seg_OBUF[4]_inst OBUF I O

seg_OBUF[5]_inst OBUF I O

seg_OBUF[6]_inst OBUF I O

tx

led0

led15

dp
an[7:0]

seg[6:0]