

电子测试与实验技术

实验报告

学 院：光学与电子信息学院

班 级：光电信息科学与工程 202409 班

姓 名：陈 恪 瑾

学 号：U 2 0 2 4 1 3 9 2 5

实验时间：2026 年 05 月 07 日

1 实验名称

逻辑门测试与组合逻辑设计

2 实验目的

2.1 集成逻辑门电路参数测试

1. 了解 TTL、MOS 门电路的主要特性参数以及门电路引脚排列。
2. 掌握门电路逻辑功能的测试方法。
3. 掌握门电路延迟时间与电压传输特性的测试方法。
4. 熟悉数字万用表、示波器等常用电子仪器的使用方法。

2.2 组合逻辑设计

1. 掌握用逻辑门、译码器和选择器实现简单组合逻辑电路的方法。
2. 掌握简单数字电路的安装与调试技术。
3. 进一步熟悉数字万用表、示波器等仪器的使用方法。
4. 熟悉用 Verilog HDL 描述组合逻辑电路及 EDA 仿真技术。

3 实验元器件

3.1 集成逻辑门电路参数测试

表 1: 集成逻辑门电路参数测试元器件

类型	型号 (参数)	数量
集成电路	74HC00	1 片
电阻	5.1k Ω	1 只
电阻	510 Ω	1 只

3.2 组合逻辑设计

表 2: 组合逻辑设计元器件

类型	型号 (参数)	数量
集成电路	74HC00	2 片
发光二极管	红/黄/绿	各 1 只
电阻	510Ω	3 只

4 实验原理

4.1 集成逻辑门电路参数测试

4.1.1 实验原理及参考电路

集成逻辑门的主要技术参数:

表 5.14.1 TTL 和 CMOS 逻辑门电路的技术参数 ($V_{CC}=V_{DD}=5\text{ V}$)					
系列 参数名称/单位		TTL	CMOS		
		74LS00	74HCT00	74HC00	CD4011A
电源电压/V	V_{CC} 或 V_{DD}	4.75~5.25	4.5~5.5	2.0~6.0	3.0~18.0
输出电压/V	$V_{OH(min)}$	2.7	4.9	4.9	4.95
	$V_{OL(max)}$	0.5	0.1	0.1	0.05
输入电压/V	$V_{IH(min)}$	2.0	2.0	3.5	3.5
	$V_{IL(max)}$	0.8	0.8	1.5	1.5
输出电流/mA	$I_{OH(max)}$	-0.4	-0.02	-0.02	-0.5
	$I_{OL(max)}$	8	0.02	0.02	0.5
输入电流/μA	$I_{IH(max)}$	20	1	1	1
	$I_{IL(max)}$	-400	-1	-1	-1
传输延时/ns ($C_L=15\text{ pF}$)	t_{pd}	3	8	7	50

注:表中电流数据值前的负号表示电流从器件流出,否则电流流入器件。

图 1: 集成逻辑门的主要技术参数

在数字电路设计与调试中，正确选择和应用数字集成电路，以满足电路性能指标及功能要求是电子电路应用技术的基本要求之一。传统上数字集成电路可以分为 TTL、ECL、CMOS 三类，TTL 电路的编号一般以 54/74 开头。54 系列为军用型产品，其工作温度范围是 - 55~125℃，工作电压范围是 5V(1±10%); 而 74 系列为商用型产品，其工作温度范围是 0~70℃，工作电压范围是 5V(1±5%)，除了工作温度有差异外，某些具体的参数也略有差异。ECL 中小规模集成电路主要以 10K 和 100K 系列为主，它具有工作速度最快、扇出能力强、噪声小等优点，其缺点主要是功耗大、输出电平稳定性差和噪声容限较低。

CMOS 集成电路具有静态功耗低、集成度高的优点，早期 4000 系列器件的工作速度较慢，其应用范围受到一定的限制。但随着工艺的改进，工作速度大幅度提高，如高速 CMOS 器件已经能够达到 TTL 的工作速度，所以 CMOS 器件是目前使用最广泛、占主导地位的集成电路。

常用 CMOS 器件主要有 4000、74HC、74HCT 等系列，其中 HC、HCT 等系列的产品型号已与 TTL 系列的完全一致了，器件型号中尾数相同的器件，其逻辑功能完全相同，例如 74HC00 与 74LS00 器件内部都含有四个两输入端的与非门，但前者属于 CMOS 器件，后者属于 TTL 器件。下表列出了 2 输入与非门电路输入和输出的高、低电平及电流值，传输延迟时间 t_d 等特性参数，以资比较。

4.2 组合逻辑设计

4.2.1 实验原理及参考电路

4.2.2 组合逻辑电路的设计流程

组合逻辑电路的设计先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含意，再按照给定事件因果系列出逻辑真值表。接着，用卡诺图或代数法化简，求出最简逻辑表达式，并根据给定的器件对逻辑表达式进行变换，然后画出逻辑图。也可以用硬件描述语言对逻辑问题建模，最后用可编程逻辑器件实现这个电路。



4.2.3 TTL 逻辑门使用注意事项

型号系列：74,74LS,74AS,74ALS,74S,74F, 系列



注意事项：安装时要注意集成块外引脚的排列顺序，不要从外引脚根部弯曲，以防折断。

供电电压最好稳定在 5V，一般也应保证在 4.75~5.25V 之间，电压过高易损坏集成块。接引线要尽量短，若引线不能减短时，要加屏蔽措施或采用绞合线，以防外界电磁干扰。

为避免开关、电机、高频时钟对电路的影响，可在每个 IC 电源附近并接一个 0.01 F~0.1 F 高频电容，以减小 IC 对电源的影响。



芯片管脚图



4.2.4 输出端的连接


不允许输出端直接接 $+5V$ 或接地。除 OC 门和三态 (TS) 门外, 其它门电路的输出端不允许并联使用, 否则, 会引起逻辑混乱或损坏器件。

4.2.5 输入端的连接

输入端串入 1 只 $1k \sim 10k$ 电阻与电源连接或直接接电源电 $+V_{CC}$ 来获得高电平输入。直接接地为低电平输入。或门、或非门等 TTL 电路的多余的输入端不能悬空, 只能接地; 与门、与非门等 TTL 电路的多余输入端可以悬空 (相当于接高电平), 但易受到外界干扰, 可将它们接 $+V_{CC}$ 或与其它输入端并联使用, 输入端并联时, 从信号获取的电流将增加。

4.2.6 TTL 逻辑门闲置输入端的处理

门电路中多余不用的输入端一般不要悬空因为干扰信号易从这些悬空端引入, 使电路工作不稳定。




4.2.7 CMOS 逻辑门电路的主要参数


- 电源电压 $+V_{DD}$: $+V_{DD}$ 一般在 $+5V \sim +15V$ 范围内均可正常工作, 并允许波动 $\pm 10\%$ 。
- 静态功耗 P_D : 约在微瓦量级。
- 输出高电平 V_{OH} : $V_{OH} = V_{DD} - 0.5V$ 为逻辑 1。
- 输出低电平 V_{OL} : $V_{OL} = V_{SS} + 0.5V$ 为逻辑 0 ($V_{SS} = 0V$)。
- 扇出系数 N_O : 在工作频率较低时, 扇出系数不受限制。但在高频工作时, 由于后级门的输入电容成为主要负载, 扇出系数将受到限制, 一般 $N_O = 10 \sim 20$ 。
- 平均传输延迟时间 t_{pd} : CMOS 电路的平均传输延迟时间比 TTL 电路的长得多, 通常 $t_{pd} = 200ns$ 。
- 直流噪声容限 V_{NH} 和 V_{NL} : CMOS 器件的噪声容限通常以电源电压 $+V_{DD}$ 的 30% 来估算。当 $+V_{DD} = +5V$ 时, $V_{NH} = V_{NL} = 1.5V$, 可见 CMOS 器件的噪声容限比 TTL 电路的要大得多, 因此, 抗干扰能力也强得多。提高电源电压 $+V_{DD}$ 是提高 CMOS 器件抗干扰能力的有效措施。

4.2.8 CMOS 门电路的使用规则

- 电源电压 $+V_{DD}$: 电源电压不能接反, 规定 $+V_{DD}$ 接电源正极, V_{SS} 接电源负极 (通常接地)。
- 输出端的连接: 输出端不允许直接接 $+V_{DD}$ 或地, 除三态门外, 不允许两个器件的输出端连接使用。
- 输入端的连接: 输入信号 V_i 应为 $V_{SS} \sim V_i \sim V_{DD}$, 超出该范围会损坏器件内部的保护二极管或绝缘栅极, 可在输入端串接一只限流电阻 ($10 \sim 100k\Omega$) ;
- 多余的输入端不能悬空, 应按逻辑要求接 $+V_{DD}$ 或 V_{SS} (地); 工作速度不高时, 允许输入端并联使用。



4.2.9 实验电路



5 硬件实验内容

5.1 集成逻辑门电路参数测试

5.1.1 测 V_{OH}

按下拉电阻法连接测试电路，改变负载条件（空载、 510Ω 、 $5.1k\Omega$ ），分别测输出高电平。




图 2: 下拉电阻测 V_{OH}

5.1.2 测 V_{OL}

按上拉电阻法连接测试电路，改变负载条件（空载、 510Ω 、 $5.1k\Omega$ ），分别测输出低电平。




图 3: 上拉电阻测 V_{OL}

5.1.3 测传输延迟时间 t_{pd}

将多个门串联测总延时，记录上升沿延迟 t_{pLH} 与下降沿延迟 t_{pHL} ，再计算单个门的平均延迟。




图 4: 传输延迟测试电路

5.2 组合逻辑设计

仅使用两片 74HC00，搭建一位二进制比较器。输入端 A、B 分别接高低电平，观察三路 LED 输出：

- L_1 亮表示 $A > B$ 。
- L_2 亮表示 $A < B$ 。
- L_3 亮表示 $A = B$ 。

6 硬件实验结果分析

6.1 集成逻辑门电路参数测试

6.1.1 测量输出高电平、低电平

表 3: V_{OH} 、 V_{OL} 测试数据

	空载	带载 ($5.1k\Omega$)	带载 (510Ω)
V_{OH}	5.00V	4.97V	—
V_{OL}	0.00V	—	0.32V

6.1.2 测量门传输延迟时间




图 5: 上升沿延迟 t_{pLH} 测量波形




图 6: 上升沿延迟 t_{pLH} 绘制波形

从图中可见，4 个串联与非门的上升沿延迟 t_{pLH} 约为 27.800 ns。




图 7: 下降沿延迟 t_{pHL} 测量波形




图 8: 下降沿延迟 t_{pHL} 绘制波形

从图中可见，4 个串联与非门的下降沿延迟 t_{pHL} 约为 51.200 ns。
总延时取平均值约为

$$t_{pd(\text{total})} = \frac{t_{pLH} + t_{pHL}}{2} = \frac{27.800 + 51.200}{2} \text{ ns} = 39.500 \text{ ns}$$

单个与非门延迟约为

$$t_{pd} = \frac{39.500 \text{ ns}}{4} = 9.875 \text{ ns} \approx 9.9 \text{ ns}$$

6.1.3 结果分析

空载时测得输出电平受测试方式影响较明显，接入合适负载后输出高、低电平更接近器件实际工作状态。根据真实波形数据计算得到单个与非门平均传输延迟约为 9.9 ns，量级与 74HC00 的特性基本一致。

6.2 组合逻辑设计

6.2.1 组合逻辑设计理论分析

设输入变量 A 、 B 分别表示一位二进制数，输出 L_1 、 L_2 、 L_3 分别表示 $A > B$ 、 $A < B$ 、 $A = B$ 三种状态。根据比较规则，可列出真值表如下。

表 4: 一位二进制比较器真值表

A	B	$L_1(A > B)$	$L_2(A < B)$	$L_3(A = B)$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

由真值表可得三个输出的最小项分别为

$$L_1 = \Sigma m(2), \quad L_2 = \Sigma m(1), \quad L_3 = \Sigma m(0, 3)$$

化简得到

$$L_1 = A\bar{B}, \quad L_2 = \bar{A}B, \quad L_3 = \bar{A}\bar{B} + AB$$

要求仅用 74HC00 实现，即表达式中只能包含与非项，进一步变化表达式得到

$$L_1 = \overline{\overline{A}\overline{B}}, \quad L_2 = \overline{\overline{A}B}, \quad L_3 = \overline{\overline{A}\bar{B}\bar{A}B}$$

可以据此绘制出电路图如下：




图 9: 一位二进制比较器电路原理图

6.2.2 实验结果与分析




图 10: 实验结果演示视频




图 11: $A > B$

如图所示，黄色导线为 A ，绿色导线为 B ，当 A 接高电平、 B 接低电平时，即 $A > B$ ，此时红灯亮。




图 12: $A = B$ (均为低电平)




图 13: $A = B$ (均为高电平)

如图所示，当 A、B 均接低电平时，黄色和绿色导线均为低电平，此时黄灯亮；当 A、B 均接高电平时，黄色和绿色导线均为高电平，此时黄灯也亮。两种情况下均满足 $A = B$ ，符合预期设计。




图 14: $A < B$

如图所示，当 A 接低电平、B 接高电平时，即 $A < B$ ，此时绿灯亮。三种比较状态均正确显示，电路功能实现符合预期。

7 实验总结

7.1 集成逻辑门电路参数测试

实验过程较顺利，主要完成了逻辑电平与延迟参数的测量。最开始使用自动测量功能测量，但是对于下降沿自动测量无法输出正确结果，后改为手动测量方式，成功获取了正确的延迟时间数据。

7.2 组合逻辑设计

该实验接线的数量相比于先前实验大幅增加，但是在获取了正确的电路原理图的前提下，按照原理图次序接线，成功实现电路功能。

8 思考题

8.1 集成逻辑门电路参数测试

1. 当异或门的一个输入端接高电平时，它相当于什么门？

解：相当于非门。

2. 用一片 CD4011 可以构成几个非门？几个二输入与门？

解：可构成四个非门，也可构成两个二输入与门。

3. 两个普通与非门的输出端并联会产生什么后果？

解：会形成大电流冲突，可能导致器件损坏。

8.2 组合逻辑设计

1. 在设计组合逻辑电路时，为什么要进行逻辑化简？化简依据是什么？

解：化简是在功能不变前提下进行优化，可减少器件数量、缩短路径并降低成本。
化简依据是布尔代数与卡诺图方法。