

电子测试与实验技术

实验报告

学 院：光学与电子信息学院

班 级：光电信息科学与工程 202409 班

姓 名：陈 恪 瑾

学 号：U 2 0 2 4 1 3 9 2 5

实验时间：2026 年 05 月 07 日

1 实验名称

逻辑门测试与组合逻辑设计

2 实验目的

2.1 集成逻辑门电路参数测试

1. 了解 TTL、MOS 门电路的主要特性参数以及门电路引脚排列。
2. 掌握门电路逻辑功能的测试方法。
3. 掌握门电路延迟时间与电压传输特性的测试方法。
4. 熟悉数字万用表、示波器等常用电子仪器的使用方法。

2.2 组合逻辑设计

1. 掌握用逻辑门、译码器和选择器实现简单组合逻辑电路的方法。
2. 掌握简单数字电路的安装与调试技术。
3. 进一步熟悉数字万用表、示波器等仪器的使用方法。
4. 熟悉用 Verilog HDL 描述组合逻辑电路及 EDA 仿真技术。

3 实验元器件

3.1 集成逻辑门电路参数测试

表 1: 集成逻辑门电路参数测试元器件

类型	型号 (参数)	数量
集成电路	74HC00	1 片
电阻	5.1k Ω	1 只
电阻	510 Ω	1 只

3.2 组合逻辑设计

表 2: 组合逻辑设计元器件

类型	型号（参数）	数量
集成电路	74HC00	2 片
发光二极管	红/黄/绿	各 1 只
电阻	510Ω	3 只

4 实验原理

4.1 集成逻辑门电路参数测试

传统数字集成电路主要分为 TTL、ECL、CMOS 三类。TTL 器件工作速度较快，CMOS 器件静态功耗低、噪声容限较大、应用广泛。74HC00 与 74LS00 均为四个二输入与非门，逻辑功能一致但器件工艺不同。

本实验通过 V_{OH} 、 V_{OL} 以及平均传输延迟时间 t_{pd} 的测量，比较门电路在不同负载条件下的输出特性及动态响应。

表 5.14.1 TTL 和 CMOS 逻辑门电路的技术参数 ($V_{CC}=V_{DD}=5\text{ V}$)

系列 参数名称/单位		TTL	CMOS		
		74LS00	74HCT00	74HC00	CD4011A
电源电压/V	V_{CC} 或 V_{DD}	4.75~5.25	4.5~5.5	2.0~6.0	3.0~18.0
输出电压/V	$V_{OH(min)}$	2.7	4.9	4.9	4.95
	$V_{OL(max)}$	0.5	0.1	0.1	0.05
输入电压/V	$V_{IH(min)}$	2.0	2.0	3.5	3.5
	$V_{IL(max)}$	0.8	0.8	1.5	1.5
输出电流/mA	$I_{OH(max)}$	-0.4	-0.02	-0.02	-0.5
	$I_{OL(max)}$	8	0.02	0.02	0.5
输入电流/ μA	$I_{IH(max)}$	20	1	1	1
	$I_{IL(max)}$	-400	-1	-1	-1
传输延时/ns ($C_L=15\text{ pF}$)	t_{pd}	3	8	7	50

注:表中电流数据值前的负号表示电流从器件流出,否则电流流入器件。

图 1: 逻辑门主要参数参考图

4.2 组合逻辑设计

组合逻辑电路设计流程为：逻辑抽象、列真值表、逻辑化简、器件映射和电路实现。逻辑化简的目标是在功能不变前提下减少门数、缩短信号路径并提升可靠性。

TTL/CMOS 门电路使用中需注意：电源稳定、输入端不得悬空、输出端不能违规并联，布线应尽量短以降低干扰。

本实验使用两片 74HC00 设计一位二进制数比较电路，输出三种状态： $L_1(A > B)$ 、 $L_2(A < B)$ 、 $L_3(A = B)$ 。




图 2: 比大小组合逻辑参考电路

5 硬件实验内容

5.1 集成逻辑门电路参数测试

5.1.1 测 V_{OH}

按下拉电阻法连接测试电路，改变负载条件（空载、 510Ω 、 $5.1k\Omega$ ），分别测输出高电平。




图 3: 下拉电阻测 V_{OH}

5.1.2 测 V_{OL}

按上拉电阻法连接测试电路，改变负载条件（空载、 510Ω 、 $5.1k\Omega$ ），分别测输出低电平。




图 4: 上拉电阻测 V_{OL}

5.1.3 测传输延迟时间 t_{pd}

将多个门串联测总延时，记录上升沿延迟 t_{pLH} 与下降沿延迟 t_{pHL} ，再计算单个门的平均延迟。




图 5: 传输延迟测试电路

5.2 组合逻辑设计

仅使用两片 74HC00，搭建一位二进制比较器。输入端 A、B 分别接高低电平，观察三路 LED 输出：

- L_1 亮表示 $A > B$ 。
- L_2 亮表示 $A < B$ 。
- L_3 亮表示 $A = B$ 。




图 6: 组合逻辑设计逻辑功能与连线说明

6 硬件实验结果分析

6.1 集成逻辑门电路参数测试

6.1.1 测量输出高电平、低电平

表 3: V_{OH} 、 V_{OL} 测试数据

	空载	带载 ($5.1k\Omega$)	带载 (510Ω)
V_{OH}	20.0mV	5.06V	—
V_{OL}	5.07V	—	0.321V

6.1.2 测量门传输延迟时间




图 7: 上升沿延迟 t_{pLH} 测量波形

从图中可见，4 个串联与非门的上升沿延迟 t_{pLH} 约为 27.800 ns。




图 8: 下降沿延迟 t_{pHL} 测量波形

从图中可见，4 个串联与非门的下降沿延迟 t_{pHL} 约为 51.200 ns。

总延时取平均值约为

$$t_{pd(\text{total})} = \frac{t_{pLH} + t_{pHL}}{2} = \frac{27.800 + 51.200}{2} \text{ ns} = 39.500 \text{ ns}$$

单个与非门延迟约为

$$t_{pd} = \frac{39.500 \text{ ns}}{4} = 9.875 \text{ ns} \approx 9.9 \text{ ns}$$

6.1.3 结果分析

空载时测得输出电平受测试方式影响较明显，接入合适负载后输出高、低电平更接近器件实际工作状态。根据真实波形数据计算得到单个与非门平均传输延迟约为 9.9 ns，量级与 74HC00 的特性基本一致。

6.2 组合逻辑设计

6.2.1 实验插板图




图 9: 组合逻辑设计插板图（一）




图 10: 组合逻辑设计插板图 (二)

6.2.2 实验效果图与分析




图 11: $A > B$ 时 (绿灯亮)




图 12: $A < B$ 时 (红灯亮)




图 13: $A = B$ 时 (同为低电平, 黄灯亮)




图 14: $A = B$ 时 (同为高电平, 黄灯亮)

实验现象与理论一致, 电路实现了比较功能。

7 实验总结

7.1 集成逻辑门电路参数测试

实验过程较顺利, 主要完成了逻辑电平与延迟参数的测量。操作中体会到自动测量功能在延迟读数时更稳定、精度更高, 可减少人工游标误差。

7.2 组合逻辑设计

实验初期出现 LED 闪烁和状态不稳定, 分析为电源引线过长导致干扰较大。将 5V 电源引线缩短后, 电路稳定工作, 三种比较状态均可正确显示。

8 思考题

8.1 集成逻辑门电路参数测试

1. 当异或门的一个输入端接高电平时, 它相当于什么门?

答: 相当于非门。

2. 用一片 CD4011 可以构成几个非门? 几个二输入与门?

答：可构成四个非门，也可构成两个二输入与门。

3. 两个普通与非门的输出端并联会产生什么后果？

答：会形成大电流冲突，可能导致器件损坏。

8.2 组合逻辑设计

1. 在设计组合逻辑电路时，为什么要进行逻辑化简？化简依据是什么？

答：化简是在功能不变前提下进行优化，可减少器件数量、缩短路径并降低成本。
化简依据是布尔代数与卡诺图方法。