全国大学生嵌入式芯片与系统设计竞赛

2026 FPGA 赛道　紫光同创选题二

基于紫光同创 FPGA 的任意角度畸变矫正系统

设计报告模板

作品名称：　【待补充：正式作品名称】

参赛学校：　【待补充：学校及学院】

队伍编号：　【待补充：队伍编号】

团队成员：　【待补充：姓名与分工】

指导教师：　【待补充：姓名】

文档版本：　V0.1（工程定制模板）

整理日期：　2026 年 10 月 25 日

工程基线：Pgl50h / 2026-10-22 CP2102 版本

本模板预填工程已有证据，实板测评数据需另行补充。

模板使用说明

本模板根据本目录的 `problem.md` 及相邻 `../Pgl50h/` 工程整理，适用于“基于紫光同创 FPGA 的任意角度的畸变矫正”选题。模板以 2026 年 10 月 22 日 CP2102 位流及其归档证据为主要基线，预填系统架构、算法、模块职责和已有验证数据。所有蓝色“待补充”字段、撰写提示和图片框，均应在正式提交前完成替换或删除。

本文使用三种结果口径：**工程实现**描述源码中已有的功能；**仿真/实现工具结果**引用已有 RTL 日志及 PDS 报告；**实板测量**留待实际硬件验证。当前归档身份文件明确标记 `board_programmed=false`、`board_tested=false`。模板整理过程中仅查阅工程与验证记录，未重新运行 FPGA 综合、布局布线或 RTL 回归。

报告中的“任意角度”沿用赛题名称；当前基线仅使用 yaw/pitch，默认每轴约 $\pm 15^\circ$，roll 不参与变换。默认实时分块路径使用最近邻采样；历史串行路径保留双线性，但其性能不适用本模板中的分块吞吐数据。1080p60 表示输入/输出扫描时序，1080p30 表示当前行为模型仿真的新矫正帧更新能力。

撰写提示：首先填写封面和第 1 章指标，再补充第 6、7 章实测数据。如更换源码、标定或位流，应同时更新基线、结果表和附录证据，不能沿用旧性能结论。

摘要

针对镜头畸变和相机姿态变化引起的图像几何失真，本文基于紫光同创 PGL50H-FBG484-6 FPGA，设计面向 1920 × 1080 视频的几何矫正系统。系统通过 MS7200 接收 HDMI RGB888 数据，在量化为 RGB565 前完成帧自适应 Gamma 预处理，并将源帧写入 DDR3。矫正器根据相机标定内参、二阶径向畸变系数及逐帧锁存的 IMU yaw/pitch，通过定点逆投影生成采样坐标，采用 128 × 32 双槽分块缓存和突发访问生成结果帧，经 MS7210 输出 HDMI 视频。板载 CP2102 提供去畸变、姿态补偿和 Gamma 的独立控制及亮度统计遥测。

当前基线在包含并发采集、渲染、显示及 DDR 停顿的完整 RTL 行为模型中，达到约 30.000030 个新结果帧/秒，最慢观测渲染时间为 33.14614 ms；显示扫描为 60 Hz。PDS 2025.2 最终双工作角时序检查通过，最终占用 104/134 个 DRM 位置、16,878/42,800 个 LUT（含常量和旁路）。上述数据来自归档仿真及实现报告；实板端到端延迟、真实帧率、直线度及 MTF50/SFR 等结果为【待补充：实测结果及最终结论】。

关键词：紫光同创 FPGA；畸变矫正；逆投影；IMU；分块缓存；自适应 Gamma

撰写提示：正式摘要建议保留“问题—方法—结果—结论”结构。补齐实测后更新结果段，并保持与第 7 章一致；不能把渲染耗时写成端到端延迟。

目录

模板使用说明 **I**

摘要 **II**

第一章 赛题需求分析 **1**

1.1 研究背景与应用价值 1

1.2 赛题任务分解 1

1.2.1 基础功能需求 1

1.2.2 高阶功能需求 2

1.3 设计目标与评价指标 2

1.3.1 系统规格与实时处理目标 2

1.3.2 算法精度与工程评价方法 3

1.4 开发约束与验证要求 3

1.5 本报告的工作内容 4

第二章 系统总体方案设计 **5**

2.1 开发平台与器件选型 5

2.1.1 FPGA 芯片及资源配置 5

2.1.2 MES50HP 开发板 6

2.1.3 PDS 开发工具与工程组织 6

2.2 系统硬件设计 6

2.2.1 FPGA 器件与板卡选型 6

2.2.2 摄像头选型与视频输入 6

2.2.3 视频输出与显示接口 9

2.2.4 IMU 设计与姿态输入 9

2.2.5 云台设计 10

2.2.6 上位机设计与控制接口 10

2.3 总体数据通路 10

2.4 方案选择与实现边界 10

2.4.1 逆映射与分块访存方案 10

2.4.2 精度、资源与吞吐的取舍 11
2.5 时钟域与帧级工作过程 11

第三章 算法理论推导与 MATLAB 仿真 12
3.1 算法流程与成像坐标约定 12
3.1.1 针孔模型与内参矩阵 12
3.1.2 标定数据与像素中心 13
3.2 镜头去畸变算法 13
3.2.1 径向与切向畸变模型 13
3.2.2 由正向成像模型构造逆映射 14
3.2.3 去畸变 MATLAB 仿真 14
3.3 姿态矫正算法 14
3.3.1 参考视线到源相机视线的变换 14
3.3.2 单应关系与姿态、镜头补偿的组合 15
3.3.3 姿态输入、有效域与 MATLAB 实验 16
3.4 图像重采样及通用处理方法 17
3.4.1 最近邻与双线性插值 17
3.4.2 权重量化与整数累加 17
3.4.3 边界、有效掩码与颜色处理 17
3.5 帧自适应 Gamma 矫正算法 18
3.5.1 Gamma 变换与查找表 18
3.5.2 原始亮度统计与曲线选择 18
3.5.3 跨帧确认与平滑切换 20
3.5.4 自适应 Gamma MATLAB 仿真 20
3.6 仿真代码组织与结果分析 20
3.6.1 目录与复现入口 20
3.6.2 验证状态与数值观察 22

第四章 FPGA 代码设计与实现 24
4.1 设计范围与 RTL 总体结构 24
4.2 图像处理算法到 FPGA 硬件的部署方法 26
4.2.1 按计算粒度拆分软件算法 26
4.2.2 联合逆映射与一次重采样 26
4.2.3 流式前处理与帧式几何处理的衔接 27
4.3 顶层接口、时钟与启动控制 28
4.3.1 顶层端口及接口边界 28
4.3.2 时钟域划分与复位顺序 28
4.4 视频输入、自适应 Gamma 与输出时序 29

4.4.1 固定延迟的输入数据通路 29
4.4.2 Gamma 的统计、控制与 LUT 电路 29
4.4.3 非线性算法的查表化与统计反馈部署 30
4.4.4 显示读出及行场对齐 31
4.5 完整帧缓存与帧槽所有权 31
4.5.1 帧缓存接口和 DDR 地址组织 31
4.5.2 源帧采集、提交与并行调度 32
4.5.3 结果发布与显示 epoch 握手 33
4.6 双槽分块渲染器设计 33
4.6.1 接口契约、块划分与片内存储 33
4.6.2 投影、包围矩形与源区域预取 34
4.6.3 最近邻采样、行就绪与结果写回 35
4.6.4 双线性插值的整数实现与分支代价 36
4.7 姿态与镜头联合逆投影流水线 36
4.7.1 模块接口与定点格式 36
4.7.2 分级运算与有效性传播 37
4.7.3 姿态旋转的乘加展开与系数复用 38
4.7.4 畸变多项式的定点运算及位宽约束 39
4.8 DDR3 仲裁与事务完成控制 39
4.8.1 用户接口与客户端握手 39
4.8.2 事务状态机及共享写缓冲 40
4.9 姿态输入、运行控制与统计遥测 41
4.9.1 IMU 协议及帧姿态快照 41
4.9.2 PC 控制的帧边界原子应用 41
4.9.3 遥测快照与跨域发送 43
4.10 跨时钟域实现与工程约束 43
4.10.1 异步 FIFO 的存储与指针同步 43
4.10.2 FDC 与实现检查的对应关系 43

第五章 FPGA 仿真与验证 46
5.1 仿真环境与验证层次 46
5.1.1 工具、时钟与证据管理 46
5.1.2 自动判定方法与测试矩阵 46
5.2 姿态输入与跨时钟域验证 48
5.2.1 IMU 串口帧解析 48
5.2.2 异步姿态快照与波形分析 48
5.3 像素预处理与帧级配置验证 49
5.3.1 Gamma 数值参考和视频节拍 49

5.3.2 运行时掩码、SOF 原子应用和首像素对齐 49
5.3.3 遥测与输出格式 50
5.4 逆映射与分块渲染验证 51
5.4.1 坐标运算模块的参考点测试 51
5.4.2 分块遍历、缓存和逐像素计分板 51
5.5 异步缓存与共享 DDR 协议验证 52
5.5.1 异步 FIFO 的顺序、反压和复位 52
5.5.2 DDR 仲裁与实际完成事件 52
5.6 厂商模型与整帧并发归档复核 53
5.6.1 实际 DDR 控制器的突发边界测试 53
5.6.2 完整 1080p 并发链路 54
5.7 复现方法与待补充验证 54

第六章 FPGA 实时性能与资源效率 56
6.1 分析配置与数据来源 56
6.1.1 工作配置及评价指标 56
6.1.2 报告版本与证据边界 56
6.2 实时处理预算与流水重叠 58
6.2.1 帧率目标与单帧预算 58
6.2.2 块内流水与块间并行 58
6.3 完整链路吞吐与时间余量 59
6.3.1 仿真条件及观测结果 59
6.3.2 整帧效率与裕量解释 60
6.4 处理延迟与显示响应 61
6.4.1 端到端延迟的事件定义 61
6.4.2 已有数据能够支持的延迟结论 62
6.5 DDR 访问效率与带宽约束 62
6.5.1 有效载荷与带宽预算 62
6.5.2 分块、突发长度与命令开销 63
6.5.3 带宽充足与按期完成的区别 63
6.6 资源占用与存储组织效率 64
6.6.1 综合逻辑与最终物理资源 64
6.6.2 模块资源归因与计算开销 65
6.6.3 片内缓存与片外帧存储 66
6.7 优化收益及其性能代价 66
6.7.1 分块尺寸调整的存储收益 66
6.7.2 共享写缓冲与连续行装载 67
6.7.3 物理资源的综合改善与扩展约束 67

6.8 静态时序与实现可靠性 68
6.8.1 时序余量与帧预算是两类约束 68
6.8.2 流水分级与 CDC 的配套检查 68
6.8.3 跨工具重编译与未采用候选 69
6.9 性能结论与后续测量重点 69

第七章 矫正效果评估 71
7.1 评价目标与测试原则 71
7.1.1 评价对象及指标 71
7.1.2 同源比较与控制变量 71
7.2 图卡、采集环境与测试分组 72
7.2.1 标准测试图卡与布置 72
7.2.2 模式与姿态测试矩阵 73
7.2.3 中心、边缘与角部 ROI 73
7.3 基于斜边的 SFR 与 MTF50 清晰度测量 74
7.3.1 测量方法与计算流程 74
7.3.2 频率单位、方向及局部尺度 75
7.3.3 清晰度结果模板 75
7.4 网格直线度与残余畸变 75
7.4.1 直线提取及误差定义 75
7.4.2 直线度记录与判定模板 77
7.5 边缘拉伸、断裂与局部完整性 77
7.5.1 异常拉伸与局部尺度 77
7.5.2 断裂、错位和跨块连续性 78
7.6 综合判据与结果汇总模板 80
7.6.1 门限与验收表 80
7.6.2 待填结论与证据归档 80

第八章 总结、局限与后续工作 82
8.1 已完成工作的总结 82
8.2 赛题完成情况与当前局限 82
8.3 可进一步改进的方向 82

参考资料 84

附录 A 利用 MATLAB 工具箱进行相机标定 86
A.1 标定对象、图卡与采集条件 86
A.1.1 固定实际成像链路 86
A.1.2 覆盖画面与姿态变化 86

A.2 Camera Calibrator 的操作流程 87
A.3 模型、误差指标与已有参数 88
A.3.1 模型与重投影误差 88
A.3.2 工程已确认的参数 88
A.4 参数导出与坐标转换 89
A.4.1 保存 MATLAB 对象与上位机可读文件 89
A.4.2 MATLAB、OpenCV 与 FPGA 对齐 90
A.5 参数进入 FPGA 与实验归档 90

附录 B 利用 IMU 获取摄像头姿态 91
B.1 硬件接口与任务组织 91
B.1.1 传感器采集链路 91
B.1.2 解算与双通道分发 91
B.2 惯性数据处理与 Mahony 姿态解算 93
B.2.1 单位转换、零偏与温度 93
B.2.2 四元数更新与角度输出 93
B.3 IMU 安装坐标与摄像头姿态 94
B.3.1 刚性安装与参考零位 94
B.3.2 与默认 FPGA 路径对接 94
B.4 姿态帧、传输通道与异常处理 95
B.4.1 十字节二进制帧 95
B.4.2 两条发送链路的区别 95
B.5 联调步骤与测量记录 96

附录 C 上位机软件研发与使用 97
C.1 功能范围与设备连接 97
C.1.1 两路视频与两条串口 97
C.1.2 界面组织 98
C.2 软件分层与并发设计 98
C.2.1 模块划分 98
C.2.2 采集、预览和副屏分别调度 99
C.2.3 延时对照与性能数据含义 99
C.3 FPGA 控制与 Gamma 遥测 100
C.3.1 协议与帧边界生效 100
C.3.2 亮度统计与新鲜度 100
C.4 姿态解码与三维模型显示 101
C.5 图卡评估模块与标定结果导入 101
C.5.1 全分辨率检测和指标计算 101

C.5.2 标定参数与 JSON 报告 102
C.6 部署、联调与软件验证 103
C.6.1 启动与实物操作流程 103
C.6.2 本次软件测试结果 103

第一章　赛题需求分析

1.1　研究背景与应用价值

本项目面向 2026 年全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计赛道, 选择紫光同创选题二“基于紫光同创 FPGA 的任意角度的畸变矫正”。该赛题要求利用国产 FPGA 平台构建完整的视频处理系统，在真实相机标定参数的基础上，实现图像几何矫正，并进一步结合姿态感知、硬件流水线及自适应增强，提升动态场景下的实时处理能力与成像效果 [1]。

在机器视觉、自动驾驶、智能交通和视觉测量等应用中，图像不仅用于观察，也是目标定位与空间测量的数据来源。镜头的径向畸变可能使直线呈现桶形或枕形弯曲，切向畸变则会造成局部位置偏移；相机倾斜和转动还会改变目标的投影关系。这些因素会影响图像拼接、目标检测及尺寸测量的准确性。因此，需要将镜头畸变补偿与相机姿态变换结合起来，使输出图像保持符合预期的几何关系。

高分辨率视频的几何矫正需要逐像素进行坐标变换与重采样，且变换后的源像素访问通常不连续。FPGA 可将坐标计算、图像缓存和视频接口组织为并行模块与流水线, 为持续视频处理提供可控的时序基础。其实现难点在于有限逻辑、乘法和片内存储资源下, 协调运算精度、外部存储带宽与处理延迟。本项目以可改变姿态的相机为应用对象，通过云台调整拍摄方向、IMU 提供姿态信息，在 FPGA 上完成图像矫正与增强，并由上位机观察输出和控制功能，形成可用于动态演示与客观测评的实验系统。

1.2　赛题任务分解

依据选题指南正文第 10–12 页，本系统的任务分为基础功能与高阶功能两部分。基础功能构成从视频输入到矫正输出的数据链路，高阶功能进一步解决动态姿态、实时吞吐和复杂光照条件下的适应性问题 [1]。

1.2.1　基础功能需求

（1） **图像采集、缓存与显示**。实现 HDMI 或摄像头接口的视频输入、图像缓存和显示输出，保证像素数据与同步信号一致。本系统采用 HDMI 输入输出和 DDR3 帧缓存, 为几何变换提供可寻址的源图像。该链路还需协调输入、存储和输出时钟域，避免读写冲突及画面撕裂。

(2) **畸变模型与坐标映射**。在 FPGA 中实现二阶径向及切向畸变模型，依据焦距、主点和畸变系数计算像素对应关系。标定参数应来源于真实相机，并保持标定分辨率、像素坐标约定与硬件实现一致。本系统采用输出像素驱动的逆映射，由理想输出位置反求畸变源图像中的采样坐标。

(3) **图像重采样与完整性**。根据映射得到的非整数坐标进行重采样，赛题给出双线性插值作为基础算法示例，并要求消除矫正后的黑边或空洞现象。设计中需分别处理离散映射产生的漏采样与变换后超出源视场的区域：逆映射可避免前者，后者需通过有效视场选择、裁切等策略控制，并评价其对视场的影响。

1.2.2 高阶功能需求

(1) **任意角度与动态矫正**。结合 IMU 或上位机指令，在相机倾斜、旋转时动态更新几何变换。姿态坐标轴、角度符号和安装零点应与图像坐标系保持一致；同一帧处理期间应采用一致的姿态参数，避免参数切换引起局部错位。动态验证需覆盖连续角度变化及不同测试图卡，记录支持的角度范围与边界行为。

(2) **硬件加速与流水线优化**。针对坐标映射中的乘除法、定点运算和非连续访存设计硬件流水线，通过缓存复用和突发传输提高外部存储效率。系统吞吐应包含采集、运算、访存和结果发布全过程，并满足持续视频处理所需的帧率与时序约束。

(3) **自适应图像预处理**。面向强光、夜间等复杂光照，在矫正前或矫正过程中加入自适应 Gamma 校正或直方图均衡等增强算法。本系统选择帧自适应 Gamma 方案，根据亮度统计调整映射曲线，并通过增强开关对比暗部细节、高光表现及帧间稳定性。

1.3 设计目标与评价指标

1.3.1 系统规格与实时处理目标

赛题以 1080P@30fps 或 60fps 为实时处理标准的示例，同时要求测量端到端硬件延迟，并在满足性能的前提下降低资源占用。结合所选 PGL50H 器件与帧缓存结构，本系统将输入输出配置为 1920×1080、60 Hz 扫描，将完整矫正结果的更新速率设为不低于 30 fps 的工程目标。按有效图像区域计算，30 fps 对应每秒处理 62.208 百万个输出像素，每个结果帧的平均时间预算约为 33.33 ms。

显示扫描率与矫正更新率分别统计：前者反映输出接口的扫描时序，后者统计单位时间内由不同源帧生成的完整结果帧数量。重复显示上一结果帧不计入新的矫正帧，单帧渲染耗时也不等于端到端延迟。端到端硬件延迟以 FPGA 视频输入侧接收某一可识别事件为起点、视频输出侧输出其对应像素为终点；若使用相机和采集卡测量整条演示链路，还需说明这些设备引入的额外延迟。

1.3.2 算法精度与工程评价方法

表 1.1 给出本系统依据赛题建立的评价项目。赛题对清晰度、直线度和延迟给出了评价方向，但未规定统一的数值门限，因此本报告采用固定图卡、固定测试区域和可重复的测量方法记录结果，并结合软件参考与原始图像进行比较。

表 1.1: 系统设计目标与评价方法

评价项目	设计目标或评价重点	测量与判定方法
视频链路	1920×1080，60 Hz 输入输出扫描，RGB888 接口	检查有效像素数、同步时序、颜色和帧完整性
标定与坐标精度	正确使用真实相机内参及畸变系数，控制定点误差	核对参数来源，与独立浮点参考比较最大及均方根坐标误差
图像质量	直线无明显弯曲，边缘无明显拉伸或断裂	使用网格和斜边图卡，测量直线度及 MTF50 或 SFR，记录有效视场与无效区域比例
实时性与延迟	完整矫正结果更新率 ≥ 30 fps，并降低链路延迟	按源帧身份统计发布率，分别测量渲染耗时和端到端延迟
动态姿态	在声明的角度范围内连续更新，帧内参数一致	测试中间及边界角度、连续转动、零点和异常姿态输入
自适应增强	改善复杂光照下的可见细节，控制亮度跳变	对比增强开关及亮暗切换场景，记录亮度统计和主客观效果
资源与稳定性	资源占用不超过器件容量，满足时序并保持连续运行	检查 LUT、FF、APM、DRM 报告、CDC 处理及持续运行中的异常计数

1.4 开发约束与验证要求

硬件平台采用赛题推荐的 MES50HP 开发板，核心处理器件为紫光同创 PGL50H，使用 Verilog HDL 开发，采用 Pango Design Suite（PDS）完成综合、布局布线、时序分析和位流生成。标定与测试环境由参赛者自行准备，需包含真实相机、棋盘格或圆点标定板、标定软件及上位机图像质量分析工具。赛题列举 OpenCV 标定工具箱用于生成基准参数，本工程使用实际相机的 MATLAB 标定记录，后续比较应统一参数含义、坐标约定及畸变模型。

工程实现需重点处理视频输入、存储控制、姿态接收和显示输出之间的跨时钟域通信，合理分配片内存储并约束外部接口时序。功能划分、接口定义、关键定点格式和时序约束应在代码及文档中保持一致。验证采用算法参考、RTL 仿真、FPGA 实现分析与

板级测试相结合的方式，保存与源码、约束和位流版本对应的记录。决赛演示应能够连续输入实时视频，并在改变相机物理角度或更换图卡时展示输出效果。

1.5 本报告的工作内容

本报告围绕“视频采集与缓存、姿态与镜头模型、逐像素逆映射、图像重采样及显示”组织系统设计，重点说明定点运算流水线、分块访存和帧级参数管理之间的配合。第 二 章介绍开发平台、硬件组成与总体数据通路；第 三 章介绍标定参数、姿态变换、畸变模型及重采样方法；第 四 章说明 FPGA 模块划分、存储调度与跨时钟域设计；第 五 章给出模块与链路仿真方法、自动检查项及验证结果；第 六 章分析 FPGA 实时性能与资源效率；第 七 章建立矫正清晰度、直线度及边缘质量的评估模板，最后总结局限与改进方向。

当前工程基线采用最近邻重采样，yaw/pitch 每轴支持范围约为 $\pm 15^{\circ}$，roll 未参与变换，所用标定的切向系数为零，无效源区域输出黑色。因此，双线性插值的实时实现、非零切向场景、完整姿态自由度及黑边处理仍需单独评估。已有归档提供 RTL 仿真和布局布线证据，实板画质与端到端延迟尚需测量；后续各章据此说明实现范围，并以相应测试记录判定赛题要求的满足情况 [2, 4]。

第二章　系统总体方案设计

2.1　开发平台与器件选型

本系统选用搭载紫光同创 Logos 系列 PGL50H FPGA 的 MES50HP（盘古 50）开发板，采用紫光同创 PDS 软件完成逻辑设计与实现。平台选型主要考虑视频流处理的并行性、定点坐标变换的运算需求，以及图像缓存和外部接口的扩展能力。

2.1.1　FPGA 芯片及资源配置

MES50HP 核心板采用的 FPGA 完整型号为 PGL50H-6IFBG484，属于紫光同创 Logos 系列，采用 40 nm 工艺，速度等级为 -6，温度等级为工业级，封装为 FBG484，共有 484 个引脚。实际 PDS 工程将器件系列、型号、封装和速度等级分别配置为 Logos、PGL50H、FBG484 和 -6，实现记录中的器件标识为 PGL50H-FBG484-6，与板卡手册给出的型号在这些配置项上一致。根据硬件手册第 2.2.1 节，芯片主要逻辑与存储资源如表 2.1 所示 [7]。

表 2.1: PGL50H FPGA 主要资源及其在本系统中的用途

资源类型	器件资源总量	本系统中的主要用途
六输入查找表（LUT6）	42 800 个	图像预处理、坐标变换及控制逻辑
触发器（FF）	64 200 个	流水线寄存、状态保持及跨时钟域同步
片内存储块（DRM）	134 个，每个 18 Kbit	图像分块缓存、查找表及 FIFO
乘法运算单元（APM）	84 个	定点投影变换中的乘法运算

畸变矫正需要对输出像素逐点计算源图像坐标，并与视频采集、缓存读写和显示输出协同运行。FPGA 可将上述功能组织为并行模块和多级流水线；其中，APM 为定点乘法提供专用运算资源，DRM 用于构建局部图像缓存和数据缓冲，LUT 与触发器实现采样控制、数据调度和接口时序。上述资源配置为本系统的分块逆映射方案提供了硬件基础，具体资源占用与时序结果在实现验证章节中给出。

2.1.2 MES50HP 开发板

MES50HP 由核心板和扩展底板组成，两者通过高速板对板连接器连接。核心板集成 FPGA、存储器、配置 Flash、电源及复位电路，构成 FPGA 最小运行系统；扩展底板提供视频、通信及通用 I/O 接口，便于连接输入输出设备并开展系统联调 [7]。这种结构兼顾了核心处理电路的集成与外围接口的扩展，适合本系统从算法验证到完整视频链路搭建的开发过程。

核心板提供 50 MHz、27 MHz 单端时钟源及 125 MHz 差分时钟源，其中 50 MHz 用作 FPGA 系统参考时钟，125 MHz 用作 HSST 高速收发器参考时钟。本工程使用板载 50 MHz 和 27 MHz 参考时钟，并通过 PLL 生成所需的内部工作时钟和视频输出像素时钟。板卡已有的时钟、电源、复位和 JTAG 配置条件，为逻辑下载与调试提供了基础。各外部设备的型号、接口电路及连接方式在下一节说明。

2.1.3 PDS 开发工具与工程组织

本系统使用紫光同创 Pango Design Suite（PDS）作为 FPGA 开发工具，工程归档版本为 PDS 2025.2 build 211867。PDS 面向紫光同创 FPGA 提供从 HDL 设计输入、逻辑综合、器件映射、布局布线到静态时序分析及位流生成的实现流程，并配合厂商 IP 完成时钟与存储接口等基础模块的集成。

实际主工程文件为 `EmbFPGA.pds`，顶层模块为 `hdmi_ddr3_top`。工程以 Verilog HDL 描述图像处理与控制逻辑，RTL 源码集中在 `src/` 目录；PLL、读写缓存及 DDR3 控制器等 IP 位于 `ipcore/` 目录，并通过 `.idf` 文件加入工程。引脚、电气属性和时序约束由 `src/constraints/hdmi_ddr3_top.fdc` 管理。开发时依据板卡手册核对引脚及接口电平，在 PDS 中完成综合与布局布线后，结合资源报告和时序报告检查实现结果，再生成用于板级验证的配置位流。固定工具版本、目标器件与约束文件，有助于保持后续功能迭代及验证结果的可追溯性。

工程依据：`../Pgl50h/EmbFPGA.pds`；`../Pgl50h/bitstream/pc_control_20261022_identity.json`

2.2 系统硬件设计

2.2.1 FPGA 器件与板卡选型

本项目使用紫光同创的 MES50HP 开发板, 该板搭载 Logos 系列的 PGL50H FPGA 芯片。

2.2.2 摄像头选型与视频输入

摄像头选用杰锐微通 USB 工业相机, 支持 1920x1080@60fps 分辨率输出。PC 通过 opencv 捕获相机原始图像, 通过 PC 副屏 hdmi 输出到开发板的 hdmi-in 接口, 经过板载



图 2.1: PGL50H 芯片实物图



图 2.2: MES50HP 开发板实物图

ms7200 芯片转为为 rgb888 实现视频输入。



图 2.3: 杰锐微通 USB 工业相机实物图

2.2.3 视频输出与显示接口

处理后的图像通过板载 ms7210 芯片编码后, 经开发板的 hdmi-out 接口输出, 经过绿联 USB 采集卡转换为 USB 视频流, 在 PC 端显示。

2.2.4 IMU 设计与姿态输入

imu 使用 robomasterC 型开发板, 其搭载了 stm32h407 主控与 bmi088 惯性测量单元, 可以通过 spi 通信获取 bmi088 原始数据, 并通过姿态解算算法将原始三轴加速度计数据和三轴陀螺仪数据转换为 yaw,pitch,roll 三轴欧拉角姿态信息, 最后经过 int16 量化后通过 uart 串口发送给开发板, 实现姿态输入。

2.2.5 云台设计

自研二自由度云台, 使用达妙电机驱动 yaw,pitch 轴, 实现摄像头姿态精准控制。

2.2.6 上位机设计与控制接口

通过板载 cp2102 usb 转串口芯片, 将开发板的 uart 串口连接到 PC 端, 实现上位机对开发板的控制和状态监控。

2.3 总体数据通路

图 2.4 给出默认路径。RGB888 输入先完成帧自适应 Gamma，再转换为 RGB565 以降低帧缓存带宽。采集、渲染和显示并行运行，矫正器使用源帧对应的姿态和功能快照生成完整结果帧，显示端只在安全的帧边界交接结果。




图 2.4: 默认配置的系统数据与控制通路

2.4 方案选择与实现边界

2.4.1 逆映射与分块访存方案

正向映射由输入像素寻找输出位置，可能出现输出冲突和未覆盖像素。本工程采用输出驱动的逆映射，对每个输出像素计算源坐标，再执行采样。源坐标在外部帧存储中分布不连续，因此使用分块包围矩形与片内缓存，将多个随机像素访问转换为行内突发读取。

分块仅用于调度和存储，块内仍逐像素计算逆投影，不使用四角网格插值。输出保持与输入相同的标定内参，不额外裁切或调整焦距；映射超出有效源域时输出黑色。

2.4.2 精度、资源与吞吐的取舍

RGB565 将单像素存储量由 24 bit 降为 16 bit，代价是颜色量化。默认最近邻采样降低访存和采样开销，但需评估边缘锯齿与高频纹理误差。当前采用精确流水除法路径，实验性倒数 LUT 默认关闭；历史串行双线性路径不具有当前分块路径的 30 fps 验证结果。【待补充：与 CPU/GPU 或串行 FPGA 路径的同条件定量对比】。

2.5 时钟域与帧级工作过程

系统参考时钟为 50 MHz，视频参考为 27 MHz；视频 PLL 产生 148.5 MHz 输出像素时钟，DDR 用户接口/渲染域为 100 MHz。输入像素时钟由 HDMI 接收侧提供，即使同为 148.5 MHz，也应按工程的实际异步关系处理。

帧级过程为：输入 SOF 提交功能设置并锁存姿态，完成源帧采集后允许调度渲染；渲染期间源槽和结果槽的归属保持不变；最后一个 DDR 写事务完成后登记结果，显示侧在 VS 边界及相关读事务安全结束后交接。处理未完成时继续显示上一完整结果帧。

待插入图片

插入开发板、HDMI 输入/输出、IMU、CP2102 和电源的连接照片，标注端口及信号方向。

图 2.5: 硬件连接与演示环境

工程依据：`../Pgl50h/src/top/hdmi_ddr3_top.v`；`../Pgl50h/src/constraints/hdmi_ddr3_top.fdc`

第三章　FPGA 代码设计与实现

3.1　设计范围与 RTL 总体结构

本章以 `../Pgl50h/EmbFPGA.pds` 登记的工程及 `src/top/hdmi_ddr3_top.v` 默认参数为依据，说明第三章算法在 PGL50H-FBG484-6 上的 RTL 实现。系统输入、输出均为 1920 × 1080、60 Hz 的 HDMI 视频，外部并行接口采用 RGB888，DDR3 内的源帧和结果帧采用 RGB565。算法按完整源帧调度，显示端按独立光栅连续扫描，两者通过结果帧槽解耦；60 Hz 输出时序本身不代表每秒产生 60 个不同的矫正结果。

默认参数为 `UNDISTORT_ENABLE=1`、`POSE_CORRECTION_ENABLE=1`、`POSE_TILED_ENABLE=1`、`INTERPOLATION_MODE=1`，即启用双槽分块逆投影与最近邻采样。输入预处理选择 `ADAPTIVE_PREPROCESS_MODE=3`，启用帧自适应 Gamma；`PC_CONTROL_ENABLE=1` 支持运行时控制。`POSE_RECIPROCAL_LUT_ENABLE=0` 选择恢复除法流水线，`OUTPUT_BYPASS=0` 选择处理后输出。双线性插值由保留的串行路径实现，不属于本章默认分块数据通路。

图 4.1 给出按实际实例关系整理的 RTL 结构原理图。图中的 DDR3 控制器以及时钟通路使用的 PLL 采用厂商 IP；像素处理、帧管理和仲裁功能由工程 RTL 实现。




图 3.1: 默认配置的 RTL 数据通路结构原理图（按源码连接重绘）

表 3.1: 默认数据通路中的主要模块及职责

模块（相对 src/）	实现职责
top/hdmi_ddr3_top.v	连接板级接口、PLL、DDR3 IP、视频处理和控制通路；按参数选择生成分支。
board/ms72xx_ctl.v	组织 MS7200、MS7210 的寄存器初始化及两路 I^2C 接口。
video/preprocess/adaptive_gamma_stream.v	原始帧亮度统计、目标曲线选择、三通道同步 LUT 查询及旁路对齐。
video/format/rgb888_to_rgb565.v	对齐 VS、DE 与 RGB，寄存输出 RGB565 写接口。
video/pose/fram_buf_pose.v	完整源帧采集、帧槽分配、姿态快照、渲染启动、结果发布与显示读出。
video/pose/pose_renderer_tiled.v	双块槽调度、逐像素投影、源区域预取、最近邻采样及结果突发写回。
video/pose/pose_inverse_project_q14.v	帧姿态系数准备、定点逆投影、镜头模型及坐标有效性判定。
video/pose/pose_ddr_arbiter.v	两个写客户端、两个读客户端共享 DDR3 用户接口；核验长度、ID 和 LAST。
video/pose/pose_async_fifo.v	采集和显示数据的双时钟缓冲, 含同步 RAM 预取与 Gray 指针同步。
video/timing/sync_vg.v、video_raster_delay.v	独立生成 1080p60 光栅，延迟显示 DE；二者位于同一目录。
video/format/rgb565_to_rgb888.v、video/preprocess/gamma_correct_rgb888.v	RGB 展开及输出寄存；自动 Gamma 模式关闭后级固定 Gamma 运算。
imu/imu_protocol_50m.v、imu/attitude_cdc.v	IMU 串口解析及姿态快照跨域。
control/cp2102_control.v、control/video_control_cdc.v	PC 协议解析、串口应答及输入帧边界应用控制掩码。

模块（相对 src/）	实现职责
control/gamma_telemetry.v、control/cdc_snapshot.v	形成同帧统计快照，握手跨域后发送遥测。

工程还保留线性帧缓存、单独去畸变及串行姿态矫正等生成分支。独立文件 pose_frame_bank_allocator.v 和 pose_tile_read_scheduler.v 虽登记在工程中，默认路径未实例化；本章的帧槽、块读取调度分别对应 fram_buf_pose.v 和 pose_renderer_tiled.v 内部逻辑。

工程依据：../Pgl50h/EmbFPGA.pds；../Pgl50h/src/top/hdmi_ddr3_top.v

3.2 图像处理算法到 FPGA 硬件的部署方法

3.2.1 按计算粒度拆分软件算法

第三章中的矩阵运算、非线性变换和图像访问，在硬件中分别展开为算术流水线、查找表和受控存储事务。部署时首先区分参数更新频率：标定结果在综合前确定，姿态及控制状态按帧锁存，像素数据在各自时钟域连续推进。这样可以将标定求解、幂函数及三角系数准备从逐像素通路中移出，把高频数据通路集中在乘加、比较、移位和 RAM 访问上。表 4.2 给出算法与实际电路的对应关系。

离线参数包括 $f_x, f_y, c_x, c_y, k_1, k_2, p_1, p_2$、定点格式和 Gamma 表内容，以常量进入综合。帧级参数包括 yaw、pitch、镜头使能及 Gamma 曲线状态，进入各算法规定的帧边界后保持稳定。逐像素变量则只保存在流水寄存器、FIFO 和块缓存中。当前 PC 控制接口提供功能使能与遥测，并不提供在线改写标定系数或 Gamma ROM 的接口；更换镜头标定或曲线表后，需要重新生成相关常量并完成综合、实现及配置文件更新。

3.2.2 联合逆映射与一次重采样

几何处理采用“枚举输出像素、反求源坐标、读取源图”的部署顺序。输出坐标由渲染器生成，先转为归一化射线，再施加帧姿态，经过透视归一化后直接代入镜头畸变模型，最后生成原始源图的采样位置。这一顺序将姿态矫正与镜头去畸变合并到同一个坐标计算器中，无需先生成一张去畸变中间图，再对中间图做姿态变换。源帧与最终结果帧之间只执行一次几何重采样，因而省去一个完整中间帧的存储及读写，也避免连续两次插值引入的额外量化和细节损失。这里的“去畸变”是在输出位置已知的条件下计算其畸变源坐标，因此直接使用第三章的正向畸变多项式，无需为每个像素迭代求多项式反函数。

实际像素顺序为“RGB888 输入 → 自适应 Gamma → RGB565 源帧 → 联合几何映射与采样 → RGB565 结果帧 → RGB888 显示”。Gamma 先在完整 8 bit 通道上查表，再

表 3.2: 图像处理算法的计算粒度及硬件映射

算法步骤	执行粒度	默认部署方式与数据载体
相机标定、参数量化	离线	MATLAB 求内参与畸变系数，转换为 RTL 参数；不在 FPGA 内迭代求解标定。
Gamma 非线性映射	离线建表、逐像素查询	预生成 8 组通道映射，RGB 三份同步 ROM 并行读，避免实时浮点幂运算。
亮度统计与曲线选择	像素累加、帧级决策	加法器、计数器、阈值比较及曲线状态寄存器；不需要保存整帧亮度图。
姿态矫正	帧级系数、逐像素旋转	帧姿态查表插值得到正余弦；乘加流水线形成旋转射线。
透视除法、镜头去畸变	逐输出像素	两路恢复除法器与径向、切向多项式流水线，输出 Q14 源坐标和有效位。
最近邻重采样	逐块预取、逐像素采样	坐标 RAM、源矩形 RAM、像素选择器和打包寄存器，构成默认分块通路。
双线性重采样	保留的串行分支	缓存四邻点，RGB565 分通道整数加权；不属于默认双槽分块实现。

量化为 RGB565；几何映射只决定地址，颜色值由源缓存取得。在保留的双线性分支中，邻点加权也发生在 RGB565 域，因此软件比对应复现这一处理顺序，不能把 RGB888 插值后再量化的结果直接当作位精确参考。

3.2.3 流式前处理与帧式几何处理的衔接

Gamma 的每个输出只依赖当前像素和已锁存的曲线，适合在输入像素域按每拍一个像素部署。几何逆映射可能访问源帧的任意位置，所需源行不一定与输入扫描顺序一致，因此默认采用完整源帧 DDR 缓存，再按输出块预取源矩形。片内 RAM 只缓存当前两个块需要的数据，既保持随机采样能力，又将外部存储访问组织成连续突发。源矩形中的相邻采样复用已读入的 beat，不必为每个输出像素单独发送 DDR 请求。

运算流水线的启动间隔与系统产出速率须分别计算。100 MHz 投影器即使持续每拍接受一个坐标，处理 1920×1080 个位置也至少需要 20.736 ms 的输入发射时间；实际还存在系数准备、流水线排空、源区域传输及写回开销。因此系统用帧槽隔离采集、渲染和显示，并在新结果完成前重复显示已有结果。双块槽用于重叠不同块的阶段，不能把一个坐标每拍的局部能力直接解释为整机 1080p60 矫正能力。

工程依据：`../Pgl50h/src/video/pose/fram_buf_pose.v`；`pose_renderer_tiled.v`；`pose_renderer_dma.v`

3.3 顶层接口、时钟与启动控制

3.3.1 顶层端口及接口边界

表 4.3 中方向均相对于 FPGA。视频接口使用 DE 指示有效像素，输入 HS 不参与默认路径的逐行地址计数；完整帧内有效像素按 DE 顺序打包，不进行水平抽列或缩放。

表 3.3: 顶层主要物理接口

端口组及位宽	方向	含义
`sys_clk`、`video_ref_clk`	输入	板载 50 MHz 系统时钟、27 MHz 视频参考时钟。
`pixclk_in`、`vs_in/hs_in/de_in`、`r_in/g_in/b_in[7:0]`	输入	MS7200 输出的源同步像素总线，1080p60 下约 148.5 MHz。
`pixclk_out`、`vs_out/hs_out/de_out`、`r_out/g_out/b_out[7:0]`	输出	驱动 MS7210 的并行视频总线。
`imu_uart_rx`	输入	IMU UART，921600 bit/s、8N1。
`pc_uart_rx`、`pc_uart_tx`	入/出	板载 CP2102 UART，115200 bit/s、8N1。
`sys_led[7:0]`	输出	低三位依次显示镜头、姿态、Gamma 的已应用使能，其余位为 0。
`rstn_out`、两路 `iic*_scl/sda`	出/双向	桥芯片复位与寄存器配置，SDA 通过三态接口连接。
`mem_a[14:0]`、`mem_ba[2:0]`、命令/时钟端口	输出	DDR3 行列/Bank 地址、差分时钟及命令控制。
`mem_dq[31:0]`、`mem_dqs(_n)[3:0]`、`mem_dm[3:0]`	双向/出	32 bit DDR3 物理数据、四组差分数据选通与字节屏蔽。

3.3.2 时钟域划分与复位顺序

系统分为四类工作域，如表 4.4 所示。输入、输出像素时钟即使标称频率相同，也来自不同信号源，不能直接混用。视频 PLL 锁定后，`cfg_clk` 域计数至 10000，约等待 1 ms，再拉高 `rstn_out`。`ms72xx_ctl` 先完成接收端 MS7200 的配置，再以接收端完成信号释放 MS7210 配置状态机；两路 I^2C 使用独立驱动，按约 400 kHz 参数配置，寄存器地址低字节先发送。DDR3 IP 同时以 `rstn_out` 释放复位并完成校准。

系统、输入像素和输出像素逻辑设置各自的两级复位释放同步寄存器；帧缓存与异步 FIFO 以 `ddr_init_done` 为复位条件，分别在像素域释放。跨域数据通路只有在相应复位释放且有效标志成立后使用。输出光栅由 `video_reset_n` 控制，独立于 DDR 校准

表 3.4: 实际工作时钟与承载逻辑

时钟域	来源与频率	承载逻辑
sys_clk	板载 50 MHz	UART 接收/发送、IMU 协议、PC 控制。
cfg_clk	$27 \times 44/119 \approx 9.983$ MHz	启动等待及 MS72xx I^2C 配置。
pixclk_in	HDMI 接收像素时钟	输入寄存、自动 Gamma、RGB565 打包、源帧姿态锁存。
ddr_core_clk	DDR3 IP 用户时钟 100 MHz	采集写入、帧槽管理、投影/渲染、DDR 仲裁及显示预取。
pixel_clk	$27 \times 44/8 = 148.5$ MHz	输出光栅、RGB565 解包、输出流水线。

和首帧完成状态运行，因此初始化尚未完成时仍能提供标准行场时序，并用诊断颜色表示状态。

3.4 视频输入、自适应 Gamma 与输出时序

3.4.1 固定延迟的输入数据通路

默认输入通路如图 4.2。原始 RGB、DE 和低有效 VS 首先在 pixclk_in 上升沿寄存；送入自动 Gamma 时将 VS 取反，以高有效 VS 的上升沿表示帧起始 SOF。Gamma 的两个寄存级同时处理 RGB、完整 VS 电平和 DE，再由 rgb888_to_rgb565 寄存成写接口。总计四拍输入延迟，其中格式转换为

$$P_{565} = \{R[7:3],\ G[7:2],\ B[7:3]\}. \tag{3.1}$$

格式转换输出 wr_en、wr_data[15:0] 和 vs_out 进入帧缓存；SOF 在帧缓存入口恢复为高有效 wr_fsync。Gamma 关闭时使用同延迟旁路，保证开关前后帧同步与像素位置不变。

3.4.2 Gamma 的统计、控制与 LUT 电路

adaptive_gamma_stream 的数据接口为 in_r/g/b[7:0]、in_de/in_vs 输入和对应 out_r/g/b[7:0]、out_de/out_vs 输出，流水线启动间隔为一拍，接口不支持输入回压。控制端 enable 在 SOF 锁存，输出 active_curve[2:0]、target_curve[2:0] 表示曲线状态。

亮度以 $Y = (R + 2G + B) \gg 2$ 计算，仅对原始输入的 DE 像素累加。内部亮度和为 30 bit，像素数、暗像素数和高亮像素数为 22 bit，分别覆盖 1080p 的最大亮度和




图 3.2: 自适应 Gamma 的像素流水线与帧级控制回路

528768000 与像素数 2073600。统计结果在下一帧 SOF 以 `stats_valid` 发布，四项统计扩展为 32 bit；`stats_curve/stats_target/stats_enabled` 描述刚完成的统计帧。

曲线选择电路通过亮度和 S 与常数倍像素数 N 比较，避免实时求平均值除法。在不满足混合光照判据时，按表 4.5 选曲线。若暗像素 $Y < 48$ 和高亮像素 $Y \geq 208$ 均至少占 $1/8$，优先选择曲线 2。连续两次分类相同才更新目标曲线；活动曲线仅在 SOF 向当时已

表 3.5: 自动 Gamma 的分类规则及预存指数

分类条件（依次判定）	曲线编号	LUT 指数 γ
$S < 48N$	0	0.50
$48N \leq S < 80N$	1	0.65
$80N \leq S < 112N$	2	0.80
$S > 208N$	6	1.90
$176N < S \leq 208N$	5	1.55
$144N < S \leq 176N$	4	1.25
其余	3	1.00

有目标移动一级。当前 SOF 发布的统计稍后才形成新目标，因此不会改变正在开始的这一帧。复位时活动与目标均为恒等曲线 3。`adaptive_gamma_lut` 按 round$[255(v/255)^{\gamma}]$ 预存映射，地址为曲线号与 8 bit 通道值拼接；每通道实例化一份 2048×8 bit 同步 ROM。关闭增强仍保留原始统计与曲线状态演进，像素选择延迟匹配的旁路值。

工程依据：`../Pgl50h/src/video/preprocess/adaptive_gamma_stream.v;adaptive_gamma_lut.v`

3.4.3 非线性算法的查表化与统计反馈部署

Gamma 表由 `tests/generate_adaptive_gamma_lut.py` 离线生成，脚本枚举所有曲线及 256 个输入灰度，将式 (3.27) 量化为 8 bit 初始化常量并写入 RTL。曲线编号

0～6 对应七种指数，第 7 组为恒等映射。地址拼接等价于 $a = 256c + v$，因此曲线切换只改变地址高位，无需在帧间重新装载像素表。三份 ROM 复制是为了同时满足 R、G、B 三个独立读地址，其逻辑存储总量为 $3 \times 2048 \times 8 = 49152$ bit；具体占用多少片内存储块仍以综合映射为准。

统计反馈与像素映射并行运行：像素支路只经过固定两拍，统计支路跨整帧积累状态，决策支路在统计发布后更新目标。例如判断平均亮度低于 80，无需先计算 S/N，而是比较 $S < 80N = (N \ll 6) + (N \ll 4)$；暗区比例不少于 $1/8$ 也可用整数比较完成。这使像素支路无需等待除法或帧统计结束，并保持亮度统计来自增强前的图像，避免用增强结果反过来驱动同帧曲线。若需要依据完整当前帧统计增强当前帧，则还需增加帧缓存及重读过程；当前实现采用因果帧间反馈，不能按同帧全局增强模型解释其响应延迟。

工程依据：`../Pgl50h/tests/generate_adaptive_gamma_lut.py`；`../Pgl50h/src/video/preprocess/adaptive_gamma_stream.v`

3.4.4 显示读出及行场对齐

`sync_vg` 的行总长为 2200 像素，场总长为 1125 行，有效区域为 1920×1080；水平前肩/同步/后肩分别为 88/44/148，垂直分别为 4/5/36。在 148.5 MHz 下，帧率为 $148.5 \times 10^6/(2200 \times 1125) = 60$ Hz。默认 `alg_rd_en=timing_de`，每个有效扫描位置都请求一个像素。

显示 FIFO 的 256 bit 数据按低位到高位拆成 16 个 RGB565 像素，`fram_buf_pose` 内两拍寄存输出像素。`video_raster_delay` 将光栅 DE 延迟同样的两拍，`rgb565_to_rgb888` 用位复制组合展开到 RGB888，后级 `gamma_correct_rgb888` 即使关闭运算仍保留一拍寄存，最终顶层输出再寄存一拍。因此默认数据、DE、HS、VS 相对于输出时序源均延迟四拍。自动 Gamma 生效时后级固定 Gamma 被旁路，避免重复校正。

最终视频寄存器放置在输出 I/O 单元；物理 `pixclk_out` 保持正相，RGB/控制在上升沿更新，MS7210 按下降沿采样。DE 无效时 RGB 清零；有效期内依优先级输出初始化诊断颜色：发送端未完成为品红、DDR PLL 未锁定为蓝、DLL 未锁定为青、DDR 未完成校准为红、尚无完整结果帧为黄，均就绪后输出处理数据。

工程依据：`../Pgl50h/src/top/hdmi_ddr3_top.v`；`../Pgl50h/src/video/timing/`

3.5 完整帧缓存与帧槽所有权

3.5.1 帧缓存接口和 DDR 地址组织

`fram_buf_pose` 将采集、渲染与显示封装为统一帧缓存。输入域接收 `wr_fsync/wr_en/wr_data[15:0]` 和已跨域的 `imu_yaw/imu_pitch[15:0]`、`lens_enable`；输出域接收 `rd_fsync/rd_en`，返回 `vout_de/vout_data[15:0]`；DDR 域输出下节定义的用户命令。`init_done` 在首个结果帧交给显示后置位，`captured_frames/rendered`

_frames/displayed_frames 分别计数采集提交、渲染完成和结果发布次数。这些诊断计数及 protocol_error 等端口在当前顶层留空，未直接接入 UART 遥测。

一帧的有效数据量为

$$S_f = 1920 \times 1080 \times 2 = 4147200 \text{ bytes}, \qquad N_b = \frac{1920 \times 1080}{16} = 129600 \text{ beat}. \tag{3.2}$$

DDR 用户地址以 32 bit word 为单位，一拍 256 bit 占 8 个地址单位，同一帧相邻行首地址相差 $1920/2 = 960$。帧槽 b 的基址及其中像素 (x, y) 所在 beat 地址为

$$A_b = b\,2^{22}, \qquad A(b, x, y) = A_b + 960y + 8\left\lfloor \frac{x}{16} \right\rfloor. \tag{3.3}$$

像素在 beat 内的 lane 为 x mod 16，首像素位于数据低 16 bit。基址转换为字节地址后如表 4.6。帧槽间隔为 16 MiB，仅有效帧载荷参与传输；DDR 帧槽与后文片内两个块槽是

表 3.6: DDR3 帧槽布局

槽号	用户地址基址（word）	字节地址基址	用途
0	0x0000000	0x00000000	源帧 A
1	0x0400000	0x01000000	结果帧 A
2	0x0800000	0x02000000	结果帧 B
3	0x0C00000	0x03000000	源帧 B

不同层次的缓存。

3.5.2 源帧采集、提交与并行调度

DDR 域翻转 capture_request 请求一帧，输入域同步该翻转，在下一个 SOF 才开始采集，并同时锁存 yaw、pitch 和镜头使能。每收齐 16 个有效像素产生一个 256 bit FIFO 写脉冲。DDR 域从采集 FIFO 取数，先装满最多 16 beat 的客户端突发 RAM，再提交写命令。未凑满 16 beat 的尾部在确认采集结束且 FIFO 排空后提交。

输入域收齐 2073600 个像素后发布完成翻转；DDR 域同步完成与失败标志，再等待 8 个 DDR 时钟，使完成消息和最后一笔 FIFO 写指针均有时间到达。只有 FIFO 无有效数据、占用计数为零、无未完成采集写、突发缓冲为空，且已完成写入恰为 129600 beat 时，才接受该源帧。输入提前出现新 SOF、FIFO 满导致写脉冲未被接受或帧长度不符，均使该帧被丢弃并重新请求。HDMI 输入不能回压，FIFO 的 wr_ready 只用于检测接收失败。

默认快速路径的控制状态为 C_REQUEST（请求采集）、C_CAPTURE（收集并提交）和 C_RENDER（完整源帧等待调度）。后者需等待渲染器空闲、无待发布结果且无渲染错误，再把源帧槽、姿态和镜头使能交给渲染器。启动后采集槽在 0/3 间切换，下一帧采集与当前帧渲染重叠；若新源帧已就绪而渲染器仍忙，就保持该源帧，并跳过后续输入帧，直到它可以调度。




图 3.3: 源帧与结果帧的逻辑所有权流转（概念状态，与 RTL 标志及控制状态对应）

3.5.3 结果发布与显示 epoch 握手

结果帧始终写入当前显示槽之外的 1/2 号槽。`renderer_done` 且无错误时设置 `pending_valid`，表示完整结果已提交。显示域在 VS 上升沿翻转 `display_request`，开始刷新 epoch，停止使用旧像素并排空显示 FIFO。DDR 域检测到新 epoch 后停止发旧帧读命令，等在途读完成且 FIFO 写域空闲额度恢复为全深度，才确认 epoch；此时如有待发布结果则切换显示槽，否则继续使用原显示槽。显示域收到确认后返回 `display_accept_epoch`，DDR 域收到此接受消息才允许新一轮预取。因此旧事务、旧 FIFO 数据均先结束，随后才允许新的帧数据进入。

显示按最多 16 beat 突发预取，发命令前检查 FIFO 空闲额度能够容纳整笔返回。若有效扫描期间 FIFO 饥饿，置位粘滞诊断 `display_underrun`，并把本帧余下像素补黑、排掉迟到数据，下一帧边界重新交接，避免晚到像素造成水平错位。`displayed_frames` 只在发布新结果时增加，不能用它直接计数全部物理 HDMI 扫描帧。

工程依据：`../Pgl50h/src/video/pose/fram_buf_pose.v`

3.6 双槽分块渲染器设计

3.6.1 接口契约、块划分与片内存储

`pose_renderer_tiled` 工作在 100 MHz DDR 用户时钟域。`start` 仅在 `busy=0` 时接收；同时锁存 `source_bank[1:0]`、`render_bank[1:0]`、`yaw_q2048/pitch_q2048[15:0]` 和 `lens_enable`。整个渲染过程中这些帧级参数保持不变。`done` 为一拍完成脉冲，`completed_bank[1:0]` 指示结果槽；`error` 表示容量或数据返回异常，出现后停止继续调度，当前实现依赖复位恢复。

输出划分为 128×32 的块，按从左到右、从上到下顺序遍历。1080p 共 15 列、34 排、510 块，最后一排高度为 24。每块所有输出像素均执行定点逆投影，逐点记录最近邻采样坐标，不采用只计算块角点的网格近似。内部块槽 0/1 各包含坐标 RAM、源区域

RAM 和输出 RAM，容量见表 4.7。这些是 RTL 逻辑容量，实际 DRM 位置数还取决于

表 3.7: 默认分块配置的逻辑缓存容量

缓存	容量	实现用途
`coordinates`	总计 8192×23 bit	每项为有效位、11 bit 源行坐标、11 bit 源列坐标。
`source_mem`	总计 4096×256 bit	每槽 2048 beat，即 64 KiB 源矩形缓存。
`output_mem`	总计 512×256 bit	每槽 256 beat，容纳一个完整 128×32 结果块。
采集/显示 FIFO	各 512×256 bit	各 16 KiB，跨像素域与 DDR 域。
采集/渲染写 RAM	各 16×256 bit	客户端持有的分布式 RAM 突发缓冲。

端口组织和工具映射。大容量 RAM 不逐项复位，而是复位指针、占用和有效状态，以先写后读及槽所有权防止使用旧内容，并保持同步块 RAM 推断。

3.6.2 投影、包围矩形与源区域预取

图 4.4 将投影/读源、采样和写回三个并行状态机展开。`pb` 指向投影/预取块槽，`sb` 指向采样/写回块槽；`occupied` 与 `ready_tiles` 分别表示槽被占用、坐标和源区域已准备好。投影器每拍接收一个块内输出位置，返回值有效时用

$$x_t = \left\lfloor u_s + \tfrac{1}{2} \right\rfloor, \qquad y_t = \left\lfloor v_s + \tfrac{1}{2} \right\rfloor \tag{3.4}$$

得到最近邻坐标。RTL 直接使用 Q14 坐标整数部分加第 13 位实现舍入，并对所有有效采样点求 $x_{\min}, x_{\max}, y_{\min}, y_{\max}$。

源矩形按 16 像素打包边界横向扩展，所需 beat 数为

$$W_s = \left\lfloor \frac{x_{\max}}{16} \right\rfloor - \left\lfloor \frac{x_{\min}}{16} \right\rfloor + 1, \qquad H_s = y_{\max} - y_{\min} + 1, \qquad B_s = W_s H_s. \tag{3.5}$$

`P_BOUNDS` 寄存矩形宽高，`P_AREA` 寄存面积，`P_CAPACITY` 检查 $B_s \le 2048$，将减法、乘法和比较分到不同周期。超限时在发出首个读命令前置错，避免源 RAM 地址截断引起静默覆盖。全块坐标无效时直接标记块就绪，后续生成黑块而不读源帧。

读取接口为 `rd_cmd_valid/ready`、`rd_cmd_addr[27:0]`、`rd_cmd_len[4:0]`，长度为实际 beat 数 1～16。按源矩形逐行发突发，不把跨行的无关数据并入同笔请求。返回接口 `rd_data_valid`、`rd_data[255:0]`、`rd_data_last` 没有回压；这里的 `rd_data_last` 接的是仲裁器核验后的读完成脉冲。每拍写入当前块槽源 RAM，并核对末拍位置与累计缓存容量。读源完成后发布 `ready_tiles[pb]`，投影端转向另一空槽。




图 3.4: 双槽分块渲染流程（按三个实际状态机分组，省略等待自环）

3.6.3 最近邻采样、行就绪与结果写回

采样状态机对就绪块依序读取坐标，经过“坐标 RAM → 相对地址 → 源 RAM → lane 选择 → 打包”流水线，每拍启动一个像素。若源矩形左边界的 beat 列为 x_{w0}、首行为 y_0，局部源 RAM 地址为

$$a_{\text{local}} = (y_t - y_0)W_s + (\lfloor x_t/16 \rfloor - x_{w0})\,. \tag{3.6}$$

以 x_t mod 16 选择 16 bit 像素；坐标有效位为零时输出黑色。每 16 个像素打包写入输出 RAM，`rows_ready` 记录已完整生成的行数。

写回状态机无需等待整块采样结束，只需下一行已经完整生成，即可在 `W_LOAD` 将该行从同步输出 RAM 装载到客户端突发 RAM，排空最后一拍 RAM 读延迟后，以 `W_CMD` 发写请求。一个 128 像素行对应 8 beat，写地址按式 (4.3) 计算。`wr_cmd_valid/ready` 仅表示仲裁器接收命令，客户端仍须保持缓冲内容，直到 `wr_done` 才推进结果行。块最后一行真实写完后清除占用、切换 `sb`；最后一个块提交后才撤销 `busy` 并产生 `done`，不会在仅完成投影或发出写地址时发布结果。

两个块槽允许第 $n+1$ 块投影及读源与第 n 块采样和写回重叠；同块内还允许已完成行写回与后续行采样重叠。当两个几何开关均关闭、帧姿态为零时，渲染器选择精确恒等坐标通路，避开定点往返误差和投影器的边界保护，保留最后一行、最后一列的直接拷贝。

工程依据：`../Pgl50h/src/video/pose/pose_renderer_tiled.v`

3.6.4 双线性插值的整数实现与分支代价

第三章式 (3.23) 的硬件实现保留在 `pose_renderer_dma.v` 中。当 `INTERPOLATION_MODE=0` 时，帧缓存的生成条件不选择默认分块器，而选择该串行渲染器。该分支每批发送 16 个输出坐标，接收并保存全部投影结果后再逐点采样，通过四次缓存查找取得 (i,j)、$(i+1,j)$、$(i,j+1)$、$(i+1,j+1)$。相邻点可能命中同一个缓存 beat，因此四个邻点不等于必然需要四笔 DDR 事务；但串行邻点查找和缓存失配等待仍会增加每个输出像素的处理周期。

RTL 从非负 Q14 源坐标的第 13～9 位截取小数，得到

$$a=\lfloor 32\alpha\rfloor,\qquad b=\lfloor 32\beta\rfloor,\qquad a,b\in\{0,\ldots,31\}. \tag{3.7}$$

对 RGB565 的每个独立通道 C，整数加权为

$$\begin{aligned} A_C &= (32-a)(32-b)C_{00}+a(32-b)C_{10}\\ &\quad +(32-a)bC_{01}+abC_{11},\\ C_o &= (A_C+512)\gg 10. \end{aligned} \tag{3.8}$$

四个权重之和恒为 1024，$+512$ 对应最终除以 2^{10} 的四舍五入。R、B 通道最大值为 31，累加值加舍入项至多 32256；G 通道最大值为 63，相应至多 65024，因此非负累加结果用 16 bit 即可容纳。这些是按通道范围推导的数值界限；当前函数使用 Verilog `integer` 表达中间量，最终的位宽优化与 DSP 映射由综合工具决定。比较位精确结果时，应采用本节的“小数截断、输出舍入”规则，不能直接套用第三章用于误差研究的“小数四舍五入、输出截断”仿真分支。

若将双线性迁入分块器，除增加权重乘加外，还需保存坐标小数、把四邻点全部纳入源矩形边界，并解决片内 RAM 同拍多地址读取的端口安排。可采用分银行、复制存储或分拍取邻点，但这些属于后续扩展方案；当前默认坐标 RAM 只存有效位和整数源坐标，没有部署上述双线性硬件。

工程依据：`../Pgl50h/src/video/pose/pose_renderer_dma.v`；`fram_buf_pose.v`

3.7 姿态与镜头联合逆投影流水线

3.7.1 模块接口与定点格式

`pose_inverse_project_q14` 以 `pose_load` 锁存帧姿态及镜头开关，准备三角系数后置 `pose_ready`；渲染器等待该信号后才发送像素。输入为 `in_valid` 与 `dst_x/dst_y[10:0]`，输出为 `out_valid`、`map_valid` 和两个有符号 32 bit Q14 源坐标。`out_valid` 表示该拍对应一个已经处理完的输入坐标，`map_valid` 才表示此坐标能够采样。无效位置仍占一个输出顺序位置，下游将其填黑，不能删去该项；投影流水线没有 `ready` 回压接口。

表 3.8: 主要定点量及数值含义

量	位宽/小数位	说明
yaw、pitch	有符号 16 bit，11 位小数	Q2048 弧度值；实际角度为码值除以 2048。
正弦、余弦	有符号 16 bit，14 位小数	整数角度查表及表间线性插值。
归一化坐标、旋转射线	有符号 24 bit，18 位小数	乘法保留宽中间结果，按级移位回到 Q18。
f_x, f_y, c_x, c_y	有符号 32 bit，14 位小数	由标定参数预量化；焦距倒数为编译期常数。
k_1, k_2, p_1, p_2	有符号 18 bit，14 位小数	默认 $162, -711, 0, 0$。
输出源坐标	有符号 32 bit，14 位小数	下游按整数部分及最高小数位进行最近邻舍入。

默认渲染器向投影器传入 `POSE_LIMIT_Q2048=536`，即约 $\pm 15°$；超限输入先钳位并置 `pose_clamped`。该上限来自调用实例，不能误用投影模块独立声明中更大的兼容默认值。roll 虽由 IMU 解码，但默认联合矫正只使用 yaw、pitch。

3.7.2 分级运算与有效性传播

图 4.5 给出联合映射的硬件运算顺序。输出坐标从 0 开始，而标定主点采用原有的一基坐标，因此归一化使用 $(u_d + 1 - c_x)/f_x$、$(v_d + 1 - c_y)/f_y$，投回源图时再减 1。归一化乘以编译期预求的焦距倒数，不在像素通路中计算焦距除法。




图 3.5: 姿态与镜头联合逆投影的定点硬件流水线

三角系数准备按“幅值钳位 → 弧度转角度 → 相邻整数角度查表 → 插值乘积 → 符

号恢复”分级。像素前端分成归一化、yaw 乘积、yaw 求和、pitch 乘积、pitch 求和五级，实现第三章所定义的逆向射线映射 $\boldsymbol{r} = R_x(\text{pitch})R_y(\text{yaw})[x_d, y_d, 1]^{\mathsf{T}}$。这里采用从理想输出射线映射到当前相机射线的方向，不将用于描述相机朝向的逆矩阵 $C = R_y(-\text{yaw})R_x(-\text{pitch})$ 直接用于采样。系数快照随像素前端一起寄存，避免控制更新与在途像素混用。

透视归一化使用两个并行的恢复除法器计算 r_x/r_z、r_y/r_z。分子宽度为 $24 + 18 = 42$ bit，每一级处理一位，形成 42 级除法流水线，从而用多级延迟换取每拍一组坐标的吞吐，而非每像素等待一次串行除法。默认关闭实验性的倒数 LUT 分支。射线须满足 $r_z > 1024/2^{18}$ 且 $|r_x|, |r_y| < 2r_z$，不满足时仍传播有效拍但清除候选有效位，并使用安全分母/分子进入后续运算。

镜头模型依次计算 x^2, y^2, xy, r^2, r^4、径向系数和切向偏移，再乘焦距并加主点。乘法、交叉项求和与主点累加分别寄存，较宽焦距乘法还拆分为高低部分积，缩短单周期组合链。镜头开关关闭时径向缩放设为 1、切向项设为 0，姿态映射仍正常工作。镜头开启时还要求 $r^2 \le 600000/2^{18}$。最终保守有效范围为 $0 \le u_s < 1919$、$0 \le v_s < 1079$，这是投影模块沿用的四邻域边界保护；默认最近邻路径也继承该判据，仅前述精确恒等通路绕过它。所有阶段同步传递 valid 和候选标志，渲染器以返回 valid 计数排空流水线，不用固定等待估计完成时间。

工程依据：`../Pgl50h/src/video/pose/pose_inverse_project_q14.v`

3.7.3 姿态旋转的乘加展开与系数复用

第三章的旋转矩阵在 RTL 中并非通用矩阵乘法器，而是按 yaw、pitch 的分解次序展开为固定乘加网络。记输出归一化坐标为 (x_d, y_d)，$s_\psi, c_\psi, s_\theta, c_\theta$ 为帧级正余弦，则前端先计算

$$\begin{aligned} x_1 &= c_\psi x_d + s_\psi, & z_1 &= c_\psi - s_\psi x_d, \\ r_x &= x_1, & r_y &= c_\theta y_d - s_\theta z_1, & r_z &= s_\theta y_d + c_\theta z_1. \end{aligned} \tag{3.9}$$

其中输入射线的第三分量固定为 1，对应乘法直接化为系数加减，并通过级间寄存器复用 z_1。yaw 级计算两个乘积，pitch 级计算四个乘积，乘法结果与加减结果分别寄存。这一固定拓扑对应当前双轴旋转模型；如果引入 roll，需要扩展射线旋转网络，不能仅把 IMU 的第三个角接到现有接口。

系数准备通路只在帧姿态装载时产生有效更新，像素通路随后重复使用相同的四个 Q14 系数。因此三角函数查表插值的准备延迟只需在帧启动时支付，不会对每个输出像素重新执行；但现有 RTL 并未据此实现独立的时钟门控，不能由更新次数直接推算动态功耗。

3.7.4 畸变多项式的定点运算及位宽约束

设透视除法后的 Q18 整数坐标为 X, Y，量化后的畸变系数为 Q14 整数 K_1, K_2。以径向部分为例，定点运算顺序为

$$\begin{aligned} R_2 &= (X^2 + Y^2) \gg 18, \\ R_4 &= (R_2^2) \gg 18, \\ S_{14} &= 2^{14} + (K_1 R_2 \ggg 18) + (K_2 R_4 \ggg 18), \\ X_{\text{dist}} &= (X S_{14} \ggg 14) + T_x. \end{aligned} \tag{3.10}$$

其中 T_x 是以 Q18 表示的切向偏移，Y 方向同理。式中 $\ggg$ 表示保留符号的算术右移，非负平方量使用普通右移。R_2 从两个宽平方之和统一移位得到，不能先分别截断两个平方再求和，否则最低有效位可能不同。切向项另外复用 X^2, Y^2, XY，默认 $P_1 = P_2 = 0$ 时相应常量乘法具备被综合消除的条件；若重新配置非零系数，则仍按完整切向通路计算。

位宽收缩需以有效输入范围为依据。透视级先限制 $|r_x/r_z|, |r_y/r_z| < 2$，因此可发布的 Q18 商可用有符号 20 bit 表示；平方和交叉乘法读取该 20 bit 数值，同时保留较宽结果寄存器。又因镜头有效候选要求 $0 \le R_2 \le 600000 < 2^{20}$，计算 R_4 时可只对 R_2 的低 20 bit 作平方。原始全宽 R_2 仍传到最终有效性判断，超出支持范围的射线不会因低位截取而误判有效。这类范围驱动的优化减少乘法输入位宽，同时保持有效样本上的整数结果一致。

反归一化中，Q18 畸变坐标与 Q14 焦距相乘形成 Q32 乘积，右移 18 位后与 Q14 主点相加，再减去 2^{14} 完成一基到零基转换。32 bit 乘法按高低 16 bit 拆成四个部分积；低半部按非负数扩展，高半部保留符号，随后寄存交叉项、重组乘积与主点累加。这样将宽乘加链拆开，而不是依赖一拍完成整个焦距变换。最终仍先用宽坐标检查源图边界，再向下游提交 32 bit Q14 值。

上述移位主要执行截断，未在每级加入最近舍入或饱和钳位。Q14 源坐标的最小表示步长为 2^{-14} 像素，它仅表示输出格式的分辨率，不等于联合映射误差；总误差还包含标定量化、Q2048 姿态量化、三角查表、除法及中间级截断。部署验证须先逐级对照相同整数运算，再与双精度坐标比较，最后评价重采样图像，不能用某一级的小数位数替代整条链路的精度结果。

工程依据：`../Pgl50h/src/video/pose/pose_inverse_project_q14.v`

3.8 DDR3 仲裁与事务完成控制

3.8.1 用户接口与客户端握手

`pose_ddr_arbiter` 为采集写、渲染写、显示读、渲染读提供统一接口。写通道固定采集优先，读通道固定显示优先；读写通道分别拥有独立状态机，允许同时存在一笔

读事务与一笔写事务，各自最多一笔在途，不交错同向事务。同向优先请求持续存在时，渲染请求等待仲裁。

表 3.9: DDR3 IP 用户接口的实际语义

信号	方向（仲裁器）	语义
`axi_awaddr[27:0]`、`awid[3:0]`、`awlen[3:0]`、`awvalid`	输出	写首地址、客户端 ID、beat 数减 1、地址有效；等待 `awready`。
`axi_wdata[255:0]`、`wstrb[31:0]`	输出	当前 beat 及字节写使能，默认屏蔽全开。
`axi_wready`、`axi_wlast`	输入	IP 接受当前写 beat，IP 指示该拍为最后一拍。
`axi_araddr[27:0]`、`arid[3:0]`、`arlen[3:0]`、`arvalid`	输出	读首地址、客户端 ID、beat 数减 1、地址有效；等待 `arready`。
`axi_rdata[255:0]`、`rid[3:0]`、`rvalid/rlast`	输入	无回压读返回，逐 beat 核对 ID 与最后一拍标志。

该接口是厂商 DDR3 IP 的精简 AXI 风格接口，不能按完整 AXI4 连接理解：没有 `WVALID`、`RREADY` 或写响应 B 通道，`axi_wlast` 是 IP 输出给仲裁器的信号。因此发 AW 前客户端必须准备好整笔写数据，发 AR 前必须预留整笔返回空间。内部命令长度为 5 bit 的实际 beat 数 $L \in [1, 16]$，对 IP 编码为 4 bit 的 $L - 1$；采集/显示 ID 为 0，渲染 ID 为 1。

3.8.2 事务状态机及共享写缓冲

如图 4.6，`IDLE` 接受客户端 `valid&&ready` 后锁存地址、长度和所有者；`ADDRESS` 保持地址及 valid，直至 IP 接受；`PAYLOAD` 按真实 beat 传输推进计数。实现还覆盖地址握手与首个数据传输出现在同一周期的情况。

每次 `WREADY` 有效才推进写 beat 索引，并核对 `WLAST==(remaining==1)`；只有正确接受最后一个 beat 才产生 `cap_w_done` 或 `render_w_done`。此处完成的含义是 IP 用户接口已接受全部数据，并非 DDR 器件物理写入的独立确认。读返回则要求当前处于允许返回的事务阶段、ID 匹配且 LAST 与剩余长度一致，通过后路由到对应客户端，末拍同时产生 `*_r_done`。非法长度、过早/过晚 LAST、错误 ID 或无事务返回均使相应通道进入 `FAULT`，置位 `protocol_error`，直到复位才恢复，防止错误事务引起帧槽提前复用。




图 3.6: DDR 事务状态与完成条件（读写通道分别独立运行）

默认 SHARED_WRITE_PAYLOAD=1，采集端与渲染端各自持有 16 × 256 bit 分布式 RAM，仲裁器输出 write_beat_index[3:0]，从当前所有者读出 cap_w_beat/render_w_beat[255:0]。等待 WREADY 时索引不变，数据保持稳定；客户端直到 done 才重填缓冲。旧式 wr_data[4095:0] 端口在该模式固定为零，避免重复存储整笔 4096 bit 载荷，降低宽寄存器和选择网络开销。

工程依据：../Pgl50h/src/video/pose/pose_ddr_arbiter.v；fram_buf_pose.v；pose_renderer_tiled.v

3.9 姿态输入、运行控制与统计遥测

3.9.1 IMU 协议及帧姿态快照

imu_uart_rx_50m 在 50 MHz 域同步异步串口输入并按 16 倍波特率采样。imu_protocol_50m 依次识别 55 AA、6 字节姿态载荷、载荷累加和低 8 bit、帧尾 0D。yaw、pitch、roll 各占小端序 16 bit；仅校验和及帧尾均正确时，同时更新三轴数据、产生一拍 attitude_valid 并翻转 attitude_toggle。

attitude_cdc 将事件翻转两级同步并捕获稳定角度快照。顶层同时保留向输出像素域和输入像素域的同步实例；默认完整帧路径使用输入域的快照，在被选中源帧的 SOF 锁存 yaw/pitch，此后直到源帧提交与渲染调度均保持不变。姿态开关关闭时顶层向帧缓存送零角度；实现使用绝对姿态值，未在该通路额外加入三轴融合、roll 补偿或相邻帧姿态差计算。该 CDC 没有返回确认，正确性依赖 IMU 更新间隔足够长、数据在快照捕获期间稳定，不能用于任意高速变化总线。

3.9.2 PC 控制的帧边界原子应用

控制掩码 mask[2:0] 中 bit 0、1、2 分别为镜头、姿态、自动 Gamma 使能。串口包为 A5 5A | version | type | sequence | length | payload | XOR，版本为 1，

XOR 覆盖 version 到 payload。`cp2102_control` 校验长度、可用功能、参数范围和忙状态后，输出 `control_valid` 与 `control_mask[2:0]`。

表 3.10: PC 串口命令与应答类型

类型	载荷	行为
0x10	1 字节功能掩码	请求更新三个功能开关，忙时拒绝重叠请求。
0x11	无	查询请求值、应用值及控制状态。
0x12	1 字节 0/1	关闭/开启周期遥测。
0x13	无	请求最近一次统计快照，无快照时返回错误。
0x80	8 字节	状态应答，保留请求序号并携带结果码。
0x81	28 字节	统计遥测，使用独立递增序号。

`video_control_cdc` 在系统域锁存 `requested_mask` 并翻转 request，输入域同步后在寄存 VS 产生的 SOF 才更新 `applied_mask_vin` 并返回 acknowledge；系统域收到确认后才更新 `applied_mask_sys` 并清 busy。图 4.7 给出顺序。Gamma 在该 SOF 使用 `next_mask_vin`，确保与掩码提交同帧生效；后级几何参数在延迟后的 RGB565 SOF 使用已应用掩码。因此同一源帧的三个开关一致，控制值保持到整帧结束。




图 3.7: PC 控制掩码跨域握手与帧边界应用流程

命令应答成功表示请求已接收，是否已应用需结合 busy 和应用掩码判断；LED 显示源帧侧的已应用状态，显示器仍可能正在扫描较早配置生成的完整结果帧。输入无新 SOF 时请求保持 busy，不会在帧中途强制应用。

3.9.3 遥测快照与跨域发送

`gamma_telemetry` 同时接收原始统计和 Gamma 输出像素，额外统计输出亮度和；亮度计算先寄存再累加，将 ROM 查询与 32 bit 累加链隔开。每份 224 bit 快照包含帧号、输入亮度和、有效像素数、暗/高亮像素数、输出亮度和，以及各占一字节的曲线号、目标号、使能和掩码。统计元数据对齐已完成帧，避免把新帧开关附在旧帧亮度上。

`cdc_snapshot` 使用数据保持寄存器和 request/acknowledge 翻转握手，将整份快照从输入像素域送到 50 MHz 域；源端 busy 时丢弃新采样，保持在途数据完整。`cp2102_control` 缓存最近快照，默认 10 Hz 上报，命令应答优先于遥测。多字节字段按低字节先发。这条通路用于观察亮度和开关，不包含渲染完成率、DDR 错误计数或实板帧率测量。

工程依据：`../Pgl50h/src/imu/`；`../Pgl50h/src/control/`

3.10 跨时钟域实现与工程约束

3.10.1 异步 FIFO 的存储与指针同步

采集与显示各使用一份 `pose_async_fifo`，默认宽 256 bit、深 512，二进制读写指针均为 10 bit（含回绕位），跨域前转换为 Gray 码：

$$g = b \oplus (b \gg 1). \tag{3.11}$$

远端 Gray 指针经两级同步后用于空满判断及本域额度计算。读端使用同步 RAM 预取当前或下一队首，只有 `rd_valid&&rd_ready` 才前移读指针；停顿时保持队首，预取字仍计入占用，不会被写端提前覆盖。`wr_free` 为写域保守空闲额度，`rd_count` 为读域保守占用计数，均有跨域同步延迟，不能当作另一时钟域的瞬时状态。

两域共用异步复位断言，各自同步释放；复位丢弃所有 FIFO 数据，RAM 内容不清零，只有 valid 和指针决定内容能否读取。除 FIFO 外，配置和遥测采用有确认邮箱，IMU 采用事件翻转快照，采集完成及显示 epoch 使用专门握手。时序例外只描述时钟关系，不能替代这些同步结构。

3.10.2 FDC 与实现检查的对应关系

`src/constraints/hdmi_ddr3_top.fdc` 为顶层分配引脚、电平标准、输入/输出寄存器位置和时钟约束，主要设计关系见表 4.11。输入同周期捕获依赖当前板级输入时序预算与时钟布线关系，更换桥芯片配置、板卡或输入频率时需重新核对该假设。PDS 工程通过 `ipcore/` 下的 `.idf` 引入 PLL 和 DDR3 IP，因此重建工程还需保留 IP 配置与 FDC，不能仅复制应用 RTL。

表 3.11: RTL 结构与工程时序约束的对应关系

对象	工程约束	对应实现含义
主/生成时钟	50 MHz、27 MHz、输入周期 6.734 ns；声明视频和 DDR 生成时钟	保留 PLL 倍分频及 DDR PHY 时钟来源。
HDMI 输入	输入延迟最大 2.000 ns、最小 -0.500 ns	相对于 `pixclk_in` 的源同步预算。
输入首级捕获	对 RGB、DE、VS 外部到首级路径设置 setup multicycle 0	描述同一发射周期的 I/O 寄存捕获；后续内部路径仍为普通单周期。
HDMI 输出	输出延迟最大 1.500 ns、最小 -0.500 ns；约束时钟反相	用反相生成时钟描述 MS7210 下降沿采样，物理输出时钟保持正相。
异步时钟组	按板载、输入、视频、DDR PHY 关系划组	每条跨域路径对应 FIFO、同步器或厂商 IP 结构。
FIFO Gray 总线	四条总线各 10 bit，最大偏斜 6.734 ns	限制指针位间到达偏斜，独立于异步时钟组审查。
HDMI 输出 I/O	`PAP_IO_REGISTER=TRUE`	缩短 fabric 至管脚路径，并控制 RGB/同步总线偏斜。

现有 2026 年 10 月 22 日实现归档包含快慢工作角时序及四条 Gray 指针偏斜审计，本章用其说明当前代码与约束的组织方式；资源、处理帧率及仿真证据在后续章节分别讨论。这些工具结果不代替板卡下载后的端到端验证，当前文档不将其表述为实板测量。

工程依据：../Pgl50h/src/video/pose/pose_async_fifo.v；../Pgl50h/src/constraints/hdmi_ddr3_top.fdc；../Pgl50h/verification/20261022_pc_control_sbit.md

第四章　FPGA 实时性能与资源效率

本章围绕两个问题评价 FPGA 实现：一是能否在持续视频输入与显示的同时，按期完成完整矫正帧；二是为达到这一吞吐，消耗了多少计算、存储与互连资源。分析采用原始 RTL 仿真日志、PDS 综合和布局布线报告，以及 `chapter6/references/` 中的性能说明与审计记录。其中，1080p 完整链路仿真给出了约 30 fps 的新结果发布率，最慢观测渲染时间为 33.14614 ms；128×32 分块实现则将物理 DRM 占用从历史实现的 122 个位置降至 104 个。这两项结果分别反映已测试条件下的处理能力和存储效率，其适用版本与测量条件如下。

4.1　分析配置与数据来源

4.1.1　工作配置及评价指标

系统基于紫光同创 PGL50H-FBG484-6 FPGA。默认数据通路接收 1920 × 1080 RGB888 视频，依次执行帧自适应 Gamma、RGB565 量化、DDR 源帧存储、姿态与镜头畸变联合逆投影、最近邻重采样和结果写回，再将 RGB565 展开为 RGB888 输出。输入与输出均使用 148.5 MHz 像素时钟和 60 Hz 扫描时序，矫正器的目标是每秒生成 30 个来自不同源帧的完整结果。

本章区分扫描频率、新结果帧率、单帧渲染时间和端到端延迟。扫描频率描述接口发送图像的节拍；新结果帧率描述不同源帧的处理产出；渲染时间描述矫正器占用一帧任务的时间；端到端延迟还包含采集、调度与显示等待。资源效率则分别用综合逻辑用量、最终物理占用、逻辑缓存容量和版本间变化评价。

4.1.2　报告版本与证据边界

`../Pgl50h/prj_tasks/` 中的报告头部标明 PDS2025.2 build 211867，生成日期为 2026 年 10 月 21 日，其综合用量为 17,294 LUT、25,891 FF、121 个 DRM18K 等效容量。它们属于较早的高存储占用实现，不能作为 128×32 默认版本的资源表。表 6.2 将本章使用的数据按生成日期分开。

表 4.1: 实时性能分析采用的默认配置

配置项	参数及含义
有效图像与总光栅	1920×1080；2200×1125
像素时钟与扫描频率	148.5 MHz；60 Hz
DDR 用户接口与渲染时钟	256 bit；100 MHz，每 beat 为 32 bytes
DDR 像素格式	RGB565，每 beat 承载 16 个像素
输出分块与片内块槽	128×32；两个块槽交替使用
单槽源区域缓存	2048×256 bit，即 64 KiB
片外帧槽	两个源帧槽、两个结果帧槽
几何计算与采样	逐像素定点逆投影；最近邻
姿态配置	yaw、pitch 各约 $\pm 15^\circ$；roll 未参与变换
结果交接	最后一笔写数据传输完成后提交，在显示帧边界切换

表 4.2: 性能与资源数据的版本划分

证据日期	来源与工具	本章用途
2026-10-21	工程 `prj_tasks/`；PDS2025.2	直接读取综合、物理资源与双角时序，作为早期实现对照。
2026-10-22	完整链路仿真及配套实现归档；PDS2025.2	分析 128×32 的新帧率、渲染耗时、FIFO 峰值及共享写缓冲收益。
2026-10-24	本章参考说明与数值审计；PDS2025.2	引用复核版本的资源和时序结果，独立于 10 月 22 日的吞吐数据。
2026-10-25	本章 JSON 审计；PDS2022.2-SP3	说明跨工具重编译的时序失败，以及未采用修复候选的验证状态。

10 月 25 日审计将 10 月 22 日完整 1080p 测试明确标记为历史结果，并列出了后续变化的帧缓存、渲染器、FIFO 与测试文件。因此，30.000030 fps 是对应归档快照的结果，尚不能直接写成后续源码的重新测试值。审计还记录了用户反馈的仓库版本板测状态，但没有核验实际烧录位流哈希，也没有提供板级帧率或端到端延迟数值；本章据此保留功能反馈与定量测量之间的区别。

工程依据：`chapter6/references/` 下的《02_ 实时性能与资源效率.md》；`chapter6/references/realtime_resource_audit_20261025.json`；`../Pgl50h/prj_tasks/syn_1/synthesize/hdmi_ddr3_top.snr`

4.2 实时处理预算与流水重叠

4.2.1 帧率目标与单帧预算

一帧有效图像包含

$$N = 1920 \times 1080 = 2,073,600 \text{ pixels}. \tag{4.1}$$

输入和显示扫描频率为

$$f_{\text{scan}} = \frac{148.5 \times 10^6}{2200 \times 1125} = 60 \text{ Hz}, \qquad T_{\text{scan}} = 16.66667 \text{ ms}. \tag{4.2}$$

在此扫描时序下，有效输入像素平均速率为 124.416 Mpixel/s。30 fps 矫正目标对应的有效处理需求与 100 MHz 域单帧预算为

$$P_{30} = N \times 30 = 62.208 \text{ Mpixel/s}, \tag{4.3}$$

$$C_{30} = \frac{100 \times 10^6}{30} = 3,333,333.33 \text{ cycles}, \qquad T_{30} = 33.333333 \text{ ms}. \tag{4.4}$$

100 MHz 下每拍完成一个像素的单流水线，理想吞吐上限为 100 Mpixel/s，折合完整 1080p 图像约 48.23 fps。因而默认单像素通路需要依靠流水重叠达到 30 fps；若要求完整 1080p60，即使忽略全部调度与访存开销，100 MHz、每拍一个像素的输出通路也不足以满足 124.416 Mpixel/s 的需求。60 Hz HDMI 可以重复显示同一完整结果帧，其连续输出并不增加矫正器的新帧产出。

4.2.2 块内流水与块间并行

128×32 分块每块最多 4096 个输出像素，一帧共有

$$N_{\text{tile}} = \left\lceil \frac{1920}{128} \right\rceil \left\lceil \frac{1080}{32} \right\rceil = 15 \times 34 = 510 \text{ blocks}. \tag{4.5}$$

末排高度为 24，按实际有效高度处理。每块逐像素生成逆投影坐标，再按源包围矩形预取数据，随后采样并写回；块内像素计算使用流水线，两个块槽则使相邻块的不同阶段重叠。




图 4.1: 双块槽的阶段重叠示意。图中长度不表示实测时间；源读取与写回仍共享 DDR 服务能力。

若将块的投影及源加载耗时记作 C_{front}，采样及结果写回耗时记作 C_{back}，在资源互不争用的理想条件下，块间启动间隔可接近 $\max(C_{\text{front}}, C_{\text{back}})$，而非两者之和。实际系统中读写竞争、源矩形大小、块槽释放和流水排空会延长间隔，因此图 6.1 描述的是可重叠关系，不能用理想阶段时间替代整帧测量。

帧级并行进一步使采集下一幅源图、渲染已提交源帧和显示已完成结果同时进行。两个源帧槽保护正在渲染的图像，两个结果帧槽隔离显示与写回。渲染器只有在最后一笔有效写传输完成后才提交结果，显示侧在帧边界完成交接。这使重复显示和输入跳帧成为吞吐调节方式，同时保证正在显示的图像不会被局部覆盖。

工程依据：`../Pgl50h/src/video/pose/fram_buf_pose.v`；`../Pgl50h/src/video/pose/pose_renderer_tiled.v`

4.3 完整链路吞吐与时间余量

4.3.1 仿真条件及观测结果

10 月 22 日归档仿真使用 ModelSim SE-64 10.6e，实例化实际帧缓存、异步 FIFO、渲染器与仲裁器，同时运行 Gamma、RGB565 转换、采集和显示。DDR 行为模型设置 32 拍命令延迟、25% 随机数据停顿、读写共享每拍最多一个 256 bit 数据 beat，并每 780 拍暂停 35 拍模拟刷新。该模型用于施加可重复的访存压力，未包含厂商 DDR PHY 和物理 UART。

新帧率按首末完整新结果发布时刻计算。设发布数为 M、对应 100 MHz 计数为 C_1 与 C_M，则

$$f_{\text{new}} = \frac{(M-1)\,f_{\text{DDR}}}{C_M - C_1} = \frac{12 \times 100 \times 10^6}{45,000,053 - 5,000,093} = 30.000030 \text{ fps}. \tag{4.6}$$

该值略高于 30 来自仿真时钟离散，实际意义为达到约 30 fps 的发布节拍。28 个输入帧与 13 个结果包含启动、稳态与排空阶段，不能用两者直接相除定义稳态丢帧率。日志中的源帧编号也显示系统选择部分源帧处理，显示端按 60 Hz 时序重复读出完整结果。

表 4.3: 10 月 22 日完整 1080p 并发 RTL 仿真结果

指标	观测结果
输入帧 / 不同源帧结果发布数	28 / 13
稳态新结果发布率	30.000030 fps
相邻新结果发布间隔	全部为 3,333,330 拍，即 33.33330 ms
最慢单帧渲染	3,314,614 拍，即 33.14614 ms
13 次渲染的最小值 / 平均值	28.70689 ms / 31.75641 ms
采集 FIFO 峰值	15/512 个 256 bit 字，即 480 bytes
显示像素比较次数	51,840,000
并行与竞争记录	重叠 20,080,265 拍；共享通道竞争计数 396,039
测试覆盖	11 组姿态激励、全部 8 种控制掩码
日志结果	PASS，0 errors，4 warnings

表中最小值与平均值由 13 条 `RENDER` 记录重新统计，包含启动和不同控制状态，只说明该次运行的样本分布。姿态掩码与功能掩码覆盖并不等于两者所有组合均完成验证；部分姿态激励下几何功能处于关闭状态。四条 warning 均与测试平台 Gamma 统计元数据端口连接有关，因此本次像素检查也不能代替完整遥测链路的验证。

工程依据：`../Pgl50h/verification/pds_pc_control_write_ram_20261022/simulation/result.log`

4.3.2 整帧效率与裕量解释

相对 30 fps 的单帧预算，最慢观测渲染的时间余量为

$$\Delta C = C_{30} - 3,314,614 = 18,719.33 \text{ cycles}, \tag{4.7}$$

$$\Delta T = T_{30} - 33.14614 = 0.187193 \text{ ms}, \tag{4.8}$$

$$\eta_{\text{margin}} = \frac{\Delta T}{T_{30}} \times 100\% = 0.56158\%. \tag{4.9}$$

该帧平均每个输出像素消耗的周期数及有效吞吐为

$$c_{\text{pixel}} = \frac{3,314,614}{2,073,600} = 1.59848, \qquad P_{\text{observed}} = \frac{2,073,600}{33.14614 \times 10^{-3}} \approx 62.5593 \text{ Mpixel/s}. \tag{4.10}$$

这一整帧指标已经包含投影、源读取、采样、写回与等待，不能将其中多出的 0.59848 拍/像素全部归因于 DDR 停顿。相对单像素每拍的 100 Mpixel/s 理想上限，观测有效吞吐约为 62.56%；它反映整个调度与数据通路的工作效率，不是算术单元利用率。

0.56% 的帧预算余量说明测试已达到目标，但对附加等待较敏感。例如，增加 20,000 个不能被重叠隐藏的 100 MHz 周期将增加 0.2 ms，足以耗尽这一余量。若结果错过显示帧边界，新图像可能推迟到下一次扫描交接，从而使输出更新时间产生离散跳变。因此，平均帧率之外，还需要检查最大发布间隔、最大渲染时间和显示欠载事件，不能仅凭平均吞吐判定所有场景都能按期完成。

FIFO 峰值 15/512 对应深度占用 2.93%，说明已覆盖负载下采集侧缓冲充足。但它只约束该次仿真的队列水位，不能推出真实 DDR 的最长无服务时间，也不能推出渲染阶段具有相同幅度的时间余量。已有结果是有限姿态和特定压力模型下的观测最大值，尚未构成全部姿态、全部存储调度下的最坏执行时间证明。

4.4 处理延迟与显示响应

4.4.1 端到端延迟的事件定义

本系统先提交完整源帧，再渲染并交接完整结果，因而单帧渲染时间只是总延迟的一部分。以同一被接受源帧的输入 SOF，到其对应结果首个有效输出像素为起止事件，定义

$$T_{\mathrm{e2e}} = T_{\mathrm{capture}} + T_{\mathrm{queue}} + T_{\mathrm{render}} + T_{\mathrm{handoff}} + T_{\mathrm{active}}. \tag{4.11}$$

表 4.4: 端到端延迟分项及其统计事件

分项	起止事件与影响因素
T_{capture}	接受源帧 SOF 至该帧末笔采集写完成；包括整幅有效图像到达与输入侧排空。
T_{queue}	源帧提交至渲染启动；受渲染器、帧槽及结果发布状态影响。
T_{render}	渲染启动至末笔结果写完成；归档观测最大值为 33.14614 ms。
T_{handoff}	结果提交至显示侧完成帧边界交接；包括旧读事务排空与跨域握手。
T_{active}	完成交接至该结果首个有效像素输出；取决于消隐区及预取状态。

内部写完成表示 DDR IP 用户接口正确接受了最后一个数据 beat，该接口没有独立写响应 B 通道；它不是对 DDR 芯片物理写入时刻的直接测量。延迟统计应始终沿用同一接口事件定义。若改用输入/输出 SOF 或指定位置像素作为端点，式 (6.11) 中的扫描等待项也应相应调整，避免重复计算消隐时间。

输入寄存、Gamma 和 RGB565 转换共四拍，在 148.5 MHz 下约为 26.94 ns，远小于毫秒级整帧缓存和渲染耗时。缩短少量输入寄存级对总响应改善有限；减少整帧等待、提升渲染速度和避免错过显示交接窗口，才会显著影响输出响应。在能够赶上下一次交

接且没有附加阻塞的条件下，帧边界等待通常小于一个 16.67 ms 扫描周期，但现有资料不足以将该条件推广为总延迟上界。

4.4.2 已有数据能够支持的延迟结论

现有完整链路日志记录渲染和发布事件，未给出同源输入 SOF 与首个输出有效像素的完整配对统计，故本章不将渲染耗时填作板级端到端延迟。测量时应为接受的源帧赋予递增身份，在统一参考时钟下记录源帧接受、提交、渲染启动、末写完成、显示槽切换及输出有效事件，匹配同一身份后计算各分项。未被系统接受的输入帧应计入跳帧统计，不能作为延迟样本。

板级测量还应明确是否包含相机曝光、HDMI 桥、采集卡和显示设备延迟，预热后连续记录不少于 60 s，报告样本数、平均值、P95、最大值及异常事件。当前审计中的板级帧率与端到端延迟字段均为空，尚无可引用的定量实测值。

4.5 DDR 访问效率与带宽约束

4.5.1 有效载荷与带宽预算

一帧 RGB565 图像的有效载荷及 beat 数为

$$S_f = 2N = 4,147,200 \text{ bytes} \approx 3.955 \text{ MiB}, \qquad B_f = \frac{S_f}{32} = 129,600 \text{ beats}. \tag{4.12}$$

256 bit、100 MHz 用户数据通道的理想载荷上限为

$$B_{\text{peak}} = 32 \times 100 \times 10^6 = 3.2 \text{ GB/s}. \tag{4.13}$$

该值按一次数据 beat 计算，未扣除命令、读写切换、刷新、仲裁和背压，也不表示真实板卡的持续有效带宽。以下带宽采用十进制 MB/s，存储容量采用二进制 MiB。

设每个矫正帧实际读取 R 个源区域 beat，目标渲染率为 30 fps，则

表 4.5: 默认路径的 DDR 有效数据预算

数据流	预算条件	有效载荷带宽
源帧采集写入	按 60 fps 全部接受计算	248.832 MB/s
结果帧显示读取	每秒扫描读取 60 个完整帧	248.832 MB/s
矫正结果写回	每秒写回 30 个完整帧	124.416 MB/s
渲染源区域读取	每帧读取 R beats	$0.000960R$ MB/s
合计	前三项预算加姿态相关读取	$622.080 + 0.000960R$ MB/s

若仅作理想示例，假设每个源像素每帧恰好读取一次，则 $R = B_f$，总有效载荷为 746.496 MB/s，约占接口峰值的 23.33%。这一比例不能解释为实测 DDR 利用率：当前分块加载可能重复读取相邻源区域，无效块又可能不读源图，实际采集也可能跳过输入帧。如果用 $\alpha = R/B_f$ 表示相对一次整帧读取的源载荷系数，则预算可写为

$$B_{\text{total}} = 622.080 + 124.416\alpha \quad \text{MB/s}. \tag{4.14}$$

当前 128×32 完整系统日志未给出逐姿态的 R，因此保留这一参数，而不将历史 128×64 的源读取数填入当前配置。

4.5.2 分块、突发长度与命令开销

渲染器根据实际采样坐标求源包围矩形，并沿水平方向对齐到 16 像素边界。设有效坐标极值为 $x_{\min}, x_{\max}, y_{\min}, y_{\max}$，则单块源数据需求为

$$B_s = \left(\left\lfloor \frac{x_{\max}}{16} \right\rfloor - \left\lfloor \frac{x_{\min}}{16} \right\rfloor + 1 \right) (y_{\max} - y_{\min} + 1), \qquad B_s \le 2048. \tag{4.15}$$

矩形加载将不规则像素访问转换为连续 burst，代价是读取矩形内未被采样的像素、横向对齐填充，以及相邻块重叠区域。姿态和镜头参数改变矩形的形状，因此源读取量和处理耗时均随场景变化。

内部 burst 长度为 1～16 beat。完整 128 像素输出行包含 8 beat，最大 128×32 块包含 256 beat；按当前逐行写回组织，全帧结果约需 $15 \times 1080 = 16,200$ 笔 8-beat 写事务。将块高从 64 减为 32，并不直接改变每行 8 beat 的打包方式，但使块级投影准备、容量检查和槽切换次数从 255 增至 510，也可能增加源矩形边界的重复读取。

以不重叠命令与数据的孤立事务为例，忽略随机停顿时，32 拍命令等待与 L 拍载荷对应的效率为 $L/(32+L)$：8-beat 约为 20%，16-beat 约为 33.33%。这只是说明短突发对等待敏感的简化模型；实际完整系统存在多阶段重叠，不能把该比例直接乘以接口峰值作为实测持续带宽。模型中的 25% 数据停顿与刷新还会进一步减少可服务周期，两种停顿是否重合也会影响结果，故不能将各比例简单相加得到总损失。

4.5.3 带宽充足与按期完成的区别

显示端必须按有效像素节拍持续供数，采集端必须及时接收输入；两者对服务间隔敏感，而渲染端还要在 33.33 ms 内完成一帧。即使平均数据量低于 3.2 GB/s，集中出现的命令等待、刷新或仲裁也可能造成 FIFO 欠载或错过发布窗口。归档中的共享竞争与刷新暂停计数证明确实存在等待，但这些计数会与其他流水活动重叠，不能全部线性累加为单帧延迟。

因此，DDR 效率应结合有效 beat 数、命令数、平均 burst 长度、各客户端等待时间、FIFO 最高/最低水位以及帧完成期限评价。当前已有完整链路压力测试与采集 FIFO 峰值，能够支持已覆盖条件下的吞吐结论；板级持续带宽及各姿态访问放大仍需对应事件计数。

4.6 资源占用与存储组织效率

4.6.1 综合逻辑与最终物理资源

表 6.6 列出三个 PDS2025.2 版本的综合结果。前两列直接读取原始 SNR，10 月 24 日列采用本章参考资料中的数值。APM 是 PDS 的 DSP 类算术资源名称，DRM18K 等效量按存储块容量折算；分布式 RAM LUT 已包含在总 LUT 中，不能再次相加。

表 4.6: 不同版本的综合资源用量

资源	10 月 21 日	10 月 22 日	10 月 24 日	器件容量
LUT	17,294	14,571	14,565	42,800
FF	25,891	15,006	15,010	64,200
APM	45	45	45	84
DRM18K 等效量	121	103	103	134
分布式 RAM LUT	82	594	594	17,000
锁存器	0	0	0	—

物理报告进一步包含常量、旁路、实际存储位置以及映射后的寄存器组织。表 6.7 的 FF 均使用 CLMA 与 CLMS 内 FF 之和，不包含 I/O 寄存器。10 月 21 日的 LUT 为 $11,914 + 7,438 = 19,352$，FF 为 $15,911 + 9,845 = 25,756$；10 月 22 日对应为 $10,181 + 6,697 = 16,878$ 和 $9,312 + 5,559 = 14,871$。

表 4.7: 布局布线后的物理资源及 10 月 24 日版本余量

资源	10 月 21 日	10 月 22 日	10 月 24 日	占用率	剩余
LUT	19,352	16,878	16,897	39.48%	25,903
CLM FF	25,756	14,871	14,875	23.17%	49,325
APM	45	45	45	53.57%	39
DRM 位置	122	104	104	77.61%	30

占用率与剩余量对应 10 月 24 日列，按各类器件容量重新计算。

10 月 22 日与 24 日的 DRM 均由 102 个 DRM18K 和 2 个 DRM9K 构成。按容量为 $102 + 2/2 = 103$ 个 DRM18K 等效量，利用率 76.87%；按位置则为 $102 + 2 = 104$ 个，利用率 77.61%。9K 模式占据物理位置，剩余容量也不能任意拼接，因此两种统计不能互换。原始物理表常使用向上取整的整数百分比，例如 $122/134$ 显示为 92%；本章统一以计数重新计算为 91.04%，避免将显示取整误认为资源变化。

10 月 24 日物理 LUT 比综合 LUT 多 2332 个，FF 则少 135 个。这反映了映射、常量及旁路计数和寄存器统计边界的差异，不宜将综合与物理列的差额直接解释为新增算法开销。从主要数据资源看，DRM 是最紧张的一类，APM 次之，LUT 和 FF 相对宽裕。此外，10 月 22 日 ROR 中 BKCL 已使用 4/4；后续功能扩展还受专用时钟资源、布局位置和布线能力约束，不能仅按空余 LUT 推断可扩展规模。

工程依据：../Pgl50h/prj_tasks/pnr_1/place_route/hdmi_ddr3_top.rur；../Pgl50h/verification/pds_pc_control_write_ram_20261022/prj_tasks/pnr_1/place_route/hdmi_ddr3_top.ror；chapter6/references/realtime_resource_audit_20261025.json

4.6.2 模块资源归因与计算开销

层次综合报告可以定位资源集中在哪些功能。表 6.8 将较早实现与共享写缓冲实现按同名模块对照；父模块用量包含子模块，表中各行不能相加作为全设计总量。

表 4.8: 10 月 21 日至 22 日的模块资源变化

模块与统计项	10 月 21 日	10 月 22 日	变化
帧缓存整体 LUT / FF	10,157 / 19,834	6766 / 7574	逻辑与寄存器减少
分块渲染器 LUT / FF	5202 / 10,149	5442 / 6076	LUT 略增，FF 减少
分块渲染器 DRM 等效量	101.5	83.5	减少 18
投影器 LUT / FF	4454 / 5439	4443 / 5440	基本不变
投影器 APM	43	43	不变
DDR 仲裁器 LUT / FF	4202 / 4684	350 / 592	减少 3852 / 4092
DDR 控制器及 PHY LUT / FF	6074 / 5076	6070 / 5076	基本不变

投影器使用 43/45 个全设计 APM，占 95.56%，说明算术资源主要服务于逐像素几何计算。而源、坐标、输出块缓存和 FIFO 主导 DRM 用量，二者对应不同优化方向。DDR 控制器及 PHY 在 10 月 22 日占 6070 LUT、5076 FF，约为全设计综合 LUT 的 41.66% 和 FF 的 33.83%；这些是支撑视频搬运的固定平台开销，不能全部归入矫正算法本身。

仲裁器 LUT 减少 91.67%、FF 减少 87.36%，投影器用量却几乎不变，说明此轮资源收益主要来自数据暂存与传输组织的改进。分块渲染器 LUT 从 5202 略增至 5442，也表明资源优化存在类型间交换，并非所有模块、所有资源同时下降。

工程依据：../Pgl50h/prj_tasks/syn_1/synthesize/hdmi_ddr3_top.snr；../Pgl50h/verification/pds_pc_control_write_ram_20261022/prj_tasks/syn_1/synthesize/hdmi_ddr3_top.snr

4.6.3 片内缓存与片外帧存储

完整图像置于 DDR，片内只保留正在处理的块和跨域数据。主要缓存的逻辑数据容量见表 6.9。

表 4.9: 128×32 配置的主要逻辑缓存容量

缓存	RTL 组织	容量
双槽源区域缓存	$2 \times 2048 \times 256$ bit	128 KiB
双槽坐标缓存	$2 \times 4096 \times 23$ bit	23 KiB
双槽输出块缓存	$2 \times 256 \times 256$ bit	16 KiB
采集及显示异步 FIFO	$2 \times 512 \times 256$ bit	32 KiB
以上块 RAM 类缓存小计	不含小表及控制状态	199 KiB
采集及渲染写突发 RAM	$2 \times 16 \times 256$ bit	1 KiB

源区域缓存占上述 199 KiB 的约 64.32%，是主要存储项。单个 64 KiB 源槽比 8 KiB 的最大输出块大得多，因为源缓存必须容纳变换后的包围矩形、对齐填充和未直接采样的像素，不能按输出块像素数直接缩减。坐标缓存每像素存有效位及两维 11 bit 坐标，共 23 bit；它以额外存储换取投影结果复用，使采样阶段无需再次执行完整逆投影。

器件全部 134 个 DRM18K 的标称容量约为 301.5 KiB，远小于一帧 RGB565 的 4050 KiB。199 KiB 只是几项 RTL 有效数据位的合计，并非综合推断的全部 RAM 容量。实际映射还受宽深组合、端口模式、最小块粒度及其他查找表影响，因此不能简单用 $199/2.25$ 估算 DRM 位置数。

DDR 中四个帧槽的有效像素载荷为

$$S_{\text{frames}} = 4S_f = 16,588,800 \text{ bytes} = 15.8203125 \text{ MiB}. \tag{4.16}$$

每槽地址间隔为 16 MiB，四槽窗口为 64 MiB；地址预留窗口与实际图像载荷并不相同。RGB888 单帧需要 6,220,800 bytes，使用 RGB565 后，相同像素访问次数下的存储和载荷均减少 33.33%。代价是红、蓝通道保留 5 bit，绿色保留 6 bit，输出位扩展不能恢复已丢失的信息。因此这一资源收益应与第 七 章的颜色与画质评价共同解释。

4.7 优化收益及其性能代价

4.7.1 分块尺寸调整的存储收益

从 128×64 改为 128×32 后，双槽坐标缓存从 46 KiB 降至 23 KiB，双槽输出缓存从 32 KiB 降至 16 KiB，合计减少 39 KiB 逻辑存储。双槽源区域缓存仍保持 128 KiB，避免

直接压缩姿态变换所需的源矩形容量。原始层次报告中渲染器 DRM 等效量从 101.5 降至 83.5，与存储缩减方向一致；但逻辑位数变化与物理位置变化仍应各按自身口径统计。

较小块增加了调度次数和边界访问，因此不能单独由存储收益推断速度改善。参考资料记录早期 128×32 实现在一次压力测试中耗时 3,349,830 拍，约 33.49830 ms，超过 30 fps 预算；10 月 22 日版本在改进同步 RAM 连续装载及共享写数据通路后，完整并发测试最慢降至 33.14614 ms。两次测试的 RTL 和覆盖条件不同，这说明小块必须与数据通路改造配合，不能据此将时间差全部归因于块高变化。

4.7.2 共享写缓冲与连续行装载

旧式写通路复制整笔 $16 \times 256 = 4096$ bit burst，并通过宽移位寄存器或选择网络推进数据。新实现由采集端与渲染端各持有 16×256 bit 分布式 RAM，仲裁器仅保留当前所有者、beat 索引和事务状态，按索引读取当前客户端数据。这减少重复宽数据暂存、复位扇出和数据选择互连，与表 6.8 中仲裁器的大幅缩减相吻合。

写缓冲必须一直保持到最后一个有效数据传输完成，只有 `WREADY` 有效才推进索引，并同时检查 `WLAST`。等待期间数据稳定，完成后客户端才重填缓冲。这一所有权规则使资源优化能够承受背压，避免仅在无停顿条件下正确。大容量 RAM 不逐项复位，而通过状态、指针和先写后读约束保证有效性，也有助于保持 RAM 推断。

结果行装载采用连续同步 RAM 流水：首拍发起读，此后每拍接收上一拍数据并发起下一次读，排空最后一拍后提交写命令。其作用是减少逐字等待，提高已有 RAM 带宽利用，而非增加几何计算并行度。共享写缓冲也没有改变投影公式和默认最近邻采样方式。

4.7.3 物理资源的综合改善与扩展约束

以 10 月 21 日原始物理报告和 10 月 22 日配套归档为同工具对照：LUT 从 19,352 降为 16,878，减少 2474 个、约 12.78%；CLM FF 从 25,756 降为 14,871，减少 10,885 个、约 42.26%；DRM 位置从 122 降为 104，减少 18 个、约 14.75%。DRM 占用率下降 13.43 个百分点，可用位置由 12 增为 30。这些收益来自分块、控制与写数据组织的整体变化，不能视为单因素消融结果。

APM 始终为 45，说明当前优化主要释放存储与互连资源。39 个空余 APM 和 30 个空余 DRM 位置提供一定扩展空间，但接入双线性采样、更大姿态范围或更高分辨率时，还会同时改变缓存访问端口、源矩形容量、数据带宽与帧预算。例如双线性需要周围采样点及插值计算，不能只按剩余 APM 数判断能否保留 30 fps。目前没有功耗定量测量，亦不能由 FF 数下降直接给出能效提升百分比。

4.8 静态时序与实现可靠性

4.8.1 时序余量与帧预算是两类约束

100 MHz 渲染域每个时钟周期为 10 ns；静态时序分析检查寄存器路径能否在该周期内满足 setup、hold 等要求，整帧分析检查多少个周期才能完成一幅图像。通过其中一项不能替代另一项：帧周期数充足但 setup 违例的实现，不能据 RTL 仿真确认其硬件运行可靠；所有路径满足时序也不保证处理周期数足够少。

工程 `prj_tasks/` 的 10 月 21 日 RTR 给出双角 All Constraints Met，慢角 DDR/渲染域 setup 余量 +0.462 ns；10 月 22 日配套归档为 +0.873 ns；10 月 24 日参考复核为 +1.245 ns。这三个值属于不同实现，不能拼接成同一候选的时序结果。10 月 24 日各项最小余量见表 6.10。

表 4.10: 10 月 24 日 PDS2025.2 复核记录的最小时序余量（ns）

检查类型	Slow corner	Fast corner
Setup	+0.721	+0.121
Hold	+0.114	+0.053
Recovery	+3.118	+4.235
Removal	+0.649	+0.392
Minimum pulse width	+0.397	+0.568

全部域最小 setup 为 +0.121 ns，并非渲染域的 +1.245 ns。因此，不能只引用 100 MHz 域余量就认为所有接口均有相同裕量。同样，0.187193 ms 的整帧余量与纳秒级路径余量分别约束调度和物理路径，两者不能相互折算为统一的“系统裕量”。

4.8.2 流水分级与 CDC 的配套检查

参考报告中的历史优化将源矩形宽高计算、面积乘法和容量比较分为 `P_BOUNDS`、`P_AREA`、`P_CAPACITY` 三个阶段，用寄存器隔开长组合路径。对当时 128×64 的 255 个块，每有效块增加两拍的名义总开销最多为 510 拍，即 5.10 μs，约占 30 fps 帧预算的 0.0153‰。若对 510 块配置作相同的逐块两拍预算，则为 1020 拍、10.20 μs，这只是调度开销推算，不能替代该版本的实测增量。这类分级以较少周期换取更短组合路径，其帧率代价通常小于取消关键流水级带来的时序风险。

异步 FIFO 使用 Gray 指针和双级同步器，但仍需约束各 Gray 位到首级同步器的偏斜。10 月 24 日审计记录四条 10 bit Gray 总线均完成快、慢角检查，最大偏斜 1.491 ns，小于 6.734 ns 约束。10 月 22 日对应值为 1.470 ns，属于另一份归档。`prj_tasks/` 的文本 RTR 中 Skew Summary 为空，不能据此直接证明 Gray 总线位覆盖和偏斜全部合格，仍需独立审查偏斜数据库。跨域功能仿真、同步结构、时序例外与偏斜检查分别覆盖不同问题，应共同作为依据。

工程依据：`../Pgl50h/prj_tasks/pnr_1/report_timing/hdmi_ddr3_top.rtr`；`chapter6/references/report.md`；`chapter6/references/realtime_resource_audit_20261025.json`

4.8.3 跨工具重编译与未采用候选

10 月 25 日审计记录：同一归档源码在 PDS2022.2-SP3 下重编译，进程退出码为 0，也生成了位流，但慢角 DDR/渲染域 setup WNS 为 -0.975 ns、TNS 为 -10.571 ns，16 个端点失败。该次综合/物理 LUT 为 13,280/13,321，数值虽低于 PDS2025.2 结果，却伴随时序不通过，不能以更小 LUT 数宣称获得了可交付的资源优势。不同工具版本和映射流程本身也会改变计数，二者不是单一 RTL 优化对照。

该次 FIFO 偏斜检查通过、最大偏斜为 1.724 ns，说明 CDC 偏斜合格与同步逻辑 setup 合格是独立条件。结构检查还列出 34 个无输入延迟和 86 个无输出延迟的条目，需要按时钟、复位、异步控制与数据端口逐项解释，不能将进程正常结束或位流生成解释为所有外部接口都获得了时序保证。

同一审计中另有针对帧缓存与渲染器的时序修复候选，记录为时序、CDC 和功能回归通过，但明确标记 `not_adopted`，主工程未采用，也未完成板测。审计中的缩小分辨率功能回归亦不能代替后续源码的完整 1080p 吞吐重测。因此，本章以 PDS2025.2 归档评价对应实现，以旧工具失败和未采用候选说明可复现边界，不将不同快照的通过标记合并为当前版本的完整验收结论。

4.9 性能结论与后续测量重点

已有证据表明，完整帧存于 DDR、片内双槽分块复用和采集/渲染/显示重叠，使归档 128×32 实现在指定 DDR 压力模型下达到约 30 个新结果帧/秒。最慢观测渲染为 33.14614 ms、帧预算余量约 0.56%，说明实时目标已经在该次测试中达到，但进一步增加未被隐藏的等待空间有限。

资源方面，同工具物理对照显示 DRM 从 122 个位置降至 104 个，FF 降幅约 42.26%，收益主要来自块缓存缩减和共享写数据组织。几何投影仍占绝大部分 APM，片内存储仍是主要数据资源限制；后续优化应优先减少重复访存、缩短块间等待并改善服务间隔，而不是单纯提高某条像素流水线的标称启动速率。

最终定量评价需要把实际采用的 RTL、约束、工具版本和位流哈希绑定，在同一版本上补齐完整 1080p 多姿态压力回归、逐客户端 DDR 计数和板级帧身份测量。应同时

记录新结果帧率、最大渲染与发布间隔、端到端延迟分布、FIFO 欠载/溢出及长时间运行情况。这样才能将现有模型中的实时能力与资源收益，进一步落实为实际硬件的持续性能结论。

第五章　矫正效果评估

本章采用标准斜边与网格图卡，评价矫正后的清晰度、几何直线度及边缘完整性，对应赛题关于 MTF50 或 SFR、低直线度误差和无明显拉伸、断裂的要求。目前尚无本章所需的实测图像与测量结果，以下内容为测试方案和结果记录模板。所有“待测”均表示尚未测量，不能解释为零误差或已通过；最终应以真实相机图像、实际 FPGA 输出和可复核的分析结果填写。实时帧率、处理延迟与资源效率见第 六 章。

5.1　评价目标与测试原则

5.1.1　评价对象及指标

矫正效果从三个方面评价：

1. 清晰度：从斜边图卡提取空间频率响应 SFR，以响应降至低频归一化值 50% 时的频率 MTF50 作为主要数值，同时保留完整曲线和中心、边缘差异。
2. 直线度：从网格图卡提取长直线，统计矫正前后相对于最佳拟合直线的 RMS、最大和 P95 正交距离，重点检查画面外围的残余弯曲。
3. 边缘完整性：检查有效区域内图形的局部尺度、连通性和跨块连续性，记录异常拉伸、断线、错位、锯齿及其位置，辅以局部放大图。

赛题未给出统一的 MTF50、直线度或拉伸误差数值门限，本章不将自行设定的数值写成官方要求。测试前应根据图卡、采集分辨率、有效视场和测量不确定度，确定内部验收门限，填入表 7.6 并固定版本，避免看到结果后再调整判据。“直线度误差极低”需要同时给出像素单位残差和相对于测试线长度的比例，“边缘无明显异常”则需要有明确观察倍率、有效区域和辅助量化记录。

5.1.2　同源比较与控制变量

主测试固定曝光、增益、焦距、对焦、相机位置、图卡距离、照明和标定参数。优先保存同一源帧的输入图像与 FPGA 输出；若只能分别采集，应使用静止图卡和固定姿态，并记录配对方式及可能的采集差异。输出使用原生 1920×1080 图像，保存无损文件，关闭采集软件中的缩放、锐化、降噪和有损压缩。显示器截图、拍屏图和报告排版后的缩略图不作为主要定量分析输入。

默认实时路径采用 RGB565 存储及最近邻采样。为分离颜色量化与几何重采样的影响，可另保存按相同规则量化、再展开的输入对照，并建立同标定、同姿态、同输出视场的独立浮点参考。几何主测试关闭自适应 Gamma；增强功能开启的测试单独分组，避免将对比度变化或锐化造成的响应变化解释为几何矫正带来的清晰度提升。

工程依据：`problem.md` 中“矫正效果评估”要求；`../Pgl50h/src/video/pose/pose_renderer_tiled.v`；`../Pgl50h/src/video/format/rgb888_to_rgb565.v`

5.2 图卡、采集环境与测试分组

5.2.1 标准测试图卡与布置

清晰度测试采用斜边图卡或符合相应测量规范的倾斜黑色方块，在近水平、近垂直方向各提供一条略带倾角的高对比边缘，建议边缘相对像素行或列偏转约 5°，以取得足够的亚像素采样相位。该建议用于布置测试，不代表已经满足某一标准的全部条件；正式测量时应注明所参照的 ISO 12233 等标准版本、图卡规格与分析工具。边缘应清晰、无反光和明显印刷毛刺，亮暗两侧均避免饱和。

几何测试采用已知线宽和间距的平面网格图卡，覆盖画面中心、四边和四角。图卡应固定在平整基底上，记录制造精度与平整度，以免将打印误差、纸张弯曲或安装倾斜计入算法残差。倾斜方块同时用于观察边缘连续性，但清晰度所用的轻微边缘倾角，与系统 yaw/pitch 姿态角是不同条件，应分别记录。

表 5.1: 图卡及采集条件记录模板

记录项目	实际配置
相机、镜头与采集设备	【待补充：型号、序列号、采集格式及接口设置】
图卡与测量规范	【待补充：斜边/网格型号、尺寸、精度、标准版本】
距离、焦距及对焦	【待补充：距离、焦距、光圈、对焦位置及固定方式】
曝光、增益与照明	【待补充：曝光时间、增益、照度、均匀性及是否锁定】
标定与安装关系	【待补充：内参/畸变参数文件、标定版本、IMU 安装与零点】
FPGA 版本与处理配置	【待补充：源码版本、位流哈希、采样模式及功能掩码】
图像与有效区域	【待补充：分辨率、位深、色彩/亮度范围、裁剪与有效掩码】
分析环境与重复采样	【待补充：脚本/软件版本、每组帧数、重复次数及剔除规则】

5.2.2 模式与姿态测试矩阵

表 7.2 的模式用于区分各项处理的影响。主结果应同时注明三开关掩码、姿态和 Gamma 状态，不能仅写“开启矫正”。

表 5.2: 矫正效果的建议测试分组

编号	处理条件	评价目的
A	原始输入与同格式量化对照	保留未经几何处理的成像基准，识别 RGB565 量化影响。
B	镜头矫正开启，姿态/Gamma 关闭	测量镜头去畸变后的直线度与清晰度变化。
C	镜头、姿态矫正开启，Gamma 关闭	作为联合矫正主测试，评价不同姿态下的几何和边缘质量。
D	镜头、姿态及自适应 Gamma 开启	补充正常、暗光、强光场景，单独评价增强后的观感和响应。

静态姿态建议覆盖零姿态、yaw/pitch 各自正负边界、双轴边界组合及代表性中间角度，边界范围以实际采用配置为准，默认约为各轴 $\pm 15^\circ$。机械角度、IMU 读数与渲染器实际锁存角度应同时记录。每个状态建议保存不少于 10 个完整输出帧，统计逐帧结果与重复性；这些数量是待执行方案，尚不表示已完成覆盖。另设缓慢连续转动和功能切换用例，检查运动中是否出现局部撕裂、跳线或边缘断续，其结果与静止图卡测量分开记录。

5.2.3 中心、边缘与角部 ROI

将有效图像划分为中心、上/下/左/右边缘和四角共九个位置，每处选择合适的斜边 ROI；网格则保留跨越较大范围的完整长线。ROI 编号、坐标、大小、边缘方向和对应物理图卡位置应固定保存。矫正前后同一物体可能位于不同像素位置，应按图卡特征或独立几何映射匹配，不能用相同像素坐标框代替同源区域匹配。

对于姿态矫正后移出有效视场的位置，记录为“不适用”并说明原因，不能填为零或在汇总时悄然删除。黑边和越界填充依据几何有效掩码确定，不能仅按 RGB 为零判定，因为图卡本身也包含黑色区域。【待补充：各测试组的源帧编号、姿态表、有效掩码及 ROI 清单路径】。




图 5.1: 九位置 ROI 布置示意。位置框只表示选点方式，实际 ROI 需落在可测且有效的图卡边缘上。

待插入图片

插入同源原图、仅镜头矫正和联合矫正结果；叠加九位置 ROI、姿态、功能状态与有效区域边界。当前未采集实测图像。

图 5.2: 原始图像与矫正结果对照模板

5.3 基于斜边的 SFR 与 MTF50 清晰度测量

5.3.1 测量方法与计算流程

SFR 描述图像对不同空间频率的响应。由斜边估计得到的响应包含镜头、传感器、相机处理、量化与重采样的共同影响，本章将其作为采集至 FPGA 输出链路的清晰度指标。在未完成线性化和方法核验前，不将其解释为镜头独立的光学 MTF。

对每个 ROI 按以下流程处理，并保存中间数据：

1. 检查图像无裁剪饱和、明显反光和运动模糊，将像素转为固定定义的亮度或灰度。若已知相机及输出响应，按实测 OECF 或适当的逆响应完成线性化；若未知，则记录处理假设，将结果标为当前编码条件下的 SFR，不能直接套用未经核验的 Gamma。
2. 定位斜边并拟合其位置，将 ROI 像素投影到边缘法向，按亚像素距离分箱形成边缘扩展函数 ESF。记录拟合方式、ROI 大小、倾角和过采样倍数。
3. 对 ESF 求导得到线扩展函数 LSF，按所选算法执行窗函数、离散微分响应修正和频域归一化，记录所用实现及参数。
4. 计算 SFR 曲线，确定低频归一化响应首次向下穿过 0.5 的频率，记录 MTF50，并保留边缘过冲、振铃及非单调响应的情况。
5. 对同组重复帧和各个位置重复计算，报告样本数、均值、标准差及最差位置。剔除异常图像必须使用预先规定的规则，并保留原始帧和剔除原因。

连续形式下的关系可写为

$$\mathrm{LSF}(x) = \frac{\mathrm{d}\,\mathrm{ESF}(x)}{\mathrm{d}x}, \qquad \mathrm{SFR}(f) = \frac{|\mathcal{F}\{\mathrm{LSF}(x)\}(f)|}{|\mathcal{F}\{\mathrm{LSF}(x)\}(0)|}, \tag{5.1}$$

$$f_{50} = \min\{f > 0 : \mathrm{SFR}(f) = 0.5，且为首次下降交点\}. \tag{5.2}$$

实际离散算法还需完成上述窗函数和微分修正，不能只对未经处理的阶跃图像直接做 FFT。主报告在输出采样的 $0 < f \le 0.5$ cycles/pixel 范围内给出结果；若该范围内没有有效 50% 交点，应记录“范围内未交叉”或“无法可靠估计”，不能外推填值。ESF 过采样改善估计的相位采样，并不等于输出图像具有更高的独立空间分辨率。

5.3.2 频率单位、方向及局部尺度

主表统一使用 cycles/pixel。若另以图像高度归一化为 LW/PH，须说明线宽口径，按输出高度 H 使用

$$\mathrm{MTF50}_{\mathrm{LW/PH}} = 2H f_{50}, \qquad H = 1080. \tag{5.3}$$

H 方向的频率响应由近垂直斜边测得，V 方向由近水平斜边测得；这里 H/V 指频率变化方向，而非边缘延伸方向。

几何矫正会改变局部放大率，直接比较矫正前后的 cycles/pixel 可能把尺度变化误判为清晰度损失或提升。应记录对应图卡区域在所测方向上的 pixel/mm，必要时换算为同一物方尺度的 cycles/mm 后比较，或按预先确定的方法统一局部尺度。用于物方换算的尺度必须对应同一方向及局部区域。任何额外缩放本身也会引入插值，应另存原生图测量结果并记录缩放方法。Gamma 开启组单独记录亮度响应和当前曲线，避免与关闭组直接混合平均。

5.3.3 清晰度结果模板

每个姿态、模式、照明条件分别填写一份表 7.3。表内 H/V 分别填写两个方向的 MTF50；尚未采集时保留“待测”。【待补充：测试组编号、源帧范围、处理模式、姿态、ROI 尺寸、样本数及线性化方式】。

【待补充：逐帧统计文件、各 ROI 的均值/标准差、中心与外围最差值及测量不确定度】。分析应结合完整 SFR、ESF 和局部边缘图，说明变换尺度、最近邻锯齿及量化的影响，避免仅用单个 MTF50 数值断言视觉质量全面提高。

5.4 网格直线度与残余畸变

5.4.1 直线提取及误差定义

对网格中的长直线进行亚像素边缘或中心线提取。宽黑线宜使用两侧边缘确定中心线，并固定算法和阈值，减少线宽及明暗阈值变化对位置估计的影响。每条测试线应尽

表 5.3: 分区域 MTF50 结果模板（主单位：cycles/pixel）

区域	原图 H/V	矫正后 H/V	局部尺度及比较口径	ROI/曲线证据
中心 C	待测	待测	待测	待测
上 T	待测	待测	待测	待测
下 B	待测	待测	待测	待测
左 L	待测	待测	待测	待测
右 R	待测	待测	待测	待测
左上 TL	待测	待测	待测	待测
右上 TR	待测	待测	待测	待测
左下 BL	待测	待测	待测	待测
右下 BR	待测	待测	待测	待测



图 5.3: ESF、LSF 与 SFR 测量结果模板

量覆盖较长有效范围，在中心、四边和角部选择横、纵及必要的斜向线。ROI、端点排除距离、拟合点数、异常点处理和遮挡排除规则应提前确定。

采用正交最小二乘等适合任意方向的拟合方式，得到

$$ax + by + c = 0, \qquad a^2 + b^2 = 1. \tag{5.4}$$

对该线上 n 个提取点 (x_i, y_i)，定义带符号残差及距离

$$r_i = ax_i + by_i + c, \qquad d_i = |r_i|, \tag{5.5}$$

并计算

$$D_{\mathrm{RMS}} = \sqrt{\frac{1}{n}\sum_{i=1}^{n} r_i^2}, \qquad D_{\max} = \max_i d_i, \qquad D_{95} = \mathrm{percentile}_{95}(d_i). \tag{5.6}$$

若有效测试线段长度为 L 个输出像素，归一化最大直线度误差为

$$\varepsilon_{\mathrm{line}} = \frac{D_{\max}}{L} \times 100\%. \tag{5.7}$$

报告中同时给出像素单位和归一化值，并保留沿线位置对应的带符号残差曲线，以识别连续弯曲和局部跳变。

透视投影下直线仍为直线，但平行线不一定在图像中保持平行，线段倾斜也不等于残余畸变。直线度评价不强行将所有线拟合为水平或垂直；图卡姿态、校正后视场和投影约定造成的整体倾斜，应与残余弯曲分开说明。图卡平整度、采集噪声及亚像素提取误差也应计入测量不确定度，不能仅依据软件输出的小数位数宣称达到对应精度。

5.4.2 直线度记录与判定模板

每条线均保留原图和矫正后结果，按相同物理线段匹配。当两者覆盖长度不同或局部尺度变化较大时，应说明像素残差的可比性，必要时增加同尺度结果；不得通过缩短线段或删除外围采样点来降低残差。

上/下、左/右及四角实测时分别展开记录，不以一个平均值掩盖最差位置。【待补充：测试组、逐线完整结果、RMS/最大误差门限、最差位置及是否通过】。只有测量值连同不确定度符合预设判据时，才填写“达到直线度要求”。

5.5 边缘拉伸、断裂与局部完整性

5.5.1 异常拉伸与局部尺度

使用网格相邻交点间距、方块边长和长宽比检查局部形变，重点观察四角、姿态边界及有效视场外围。几何矫正本身会产生预期的尺度变化，所以不能将所有拉伸都认定

表 5.4: 直线度测量结果模板（距离单位：pixel）

线段位置	长度/点数	原图 RMS	矫正 RMS	矫正最大/P95	归一化最大误差
中央横线	待测	待测	待测	待测	待测
中央纵线	待测	待测	待测	待测	待测
上/下边缘线	待测	待测	待测	待测	待测
左/右边缘线	待测	待测	待测	待测	待测
角部代表线	待测	待测	待测	待测	待测

待插入图片

插入同源网格原图与矫正图、拟合线叠加和带符号残差曲线；标明最差横线/纵线、线段长度、像素尺度与误差统计。

图 5.4: 网格矫正及直线残差模板

为缺陷，也不能要求透视图像中所有网格间距天然相等。应与相同视场、姿态和采样约定的独立参考，或具有明确成像几何的物方基准比较。

对匹配的局部线段，设输出长度为 ℓ，参考长度为 ℓ^*，定义

$$\varepsilon_\ell = \frac{|\ell - \ell^*|}{\ell^*} \times 100\%. \tag{5.8}$$

横向、纵向分别统计，必要时增加相对于参考长宽比的偏差。参考线段、交点定位方法、尺度标定和允许误差均应记录。若未建立独立几何参考，则只保留尺寸分布和观察结论，不将其填作已经测得的“拉伸误差”。

5.5.2 断裂、错位和跨块连续性

在有效区域内，沿同一条图卡线或方块边缘跟踪连通性，记录异常缺口数、最大缺口长度和跳变位置。检测前应确定最小缺口长度、允许的像素连接方式及噪声处理参数，并对算法检出的异常逐一查看原生像素，避免阈值噪声造成误报。设计产生的越界黑边、图卡真实间断及被遮挡区域单独标注，不能计作处理断线。

默认输出块大小为 128×32，应重点检查 $x = 128k$、$y = 32m$ 附近穿过网格线或斜边的位置，以及图像末行、末列和最后一个不完整块。对边界两侧比较线条位置、连续

性及亮度，检查是否出现整行错位、缓存旧数据或块缝。最近邻采样可能产生台阶与锯齿，应记录其尺度及可见程度，并与缺失像素造成的真正断裂区分。

观察统一采用原生 1:1 显示，辅以注明倍率的整数倍最近邻放大，避免展示软件平滑插值掩盖块缝和缺口。动态检查则保存连续输出帧或视频，记录姿态、功能切换时刻和异常帧号。

表 5.5: 边缘完整性测量与观察模板

检查项目	区域/条件	结果记录	局部图/帧号
局部横/纵尺度误差	待测	待测	待测
方块长宽比偏差	待测	待测	待测
异常断线数/最大缺口	待测	待测	待测
跨块边界位置跳变	待测	待测	待测
斜边台阶及可见锯齿	待测	待测	待测
末行/末列/不完整块	待测	待测	待测
姿态变化及开关切换	待测	待测	待测
有效覆盖与越界区域	待测	待测	待测

待插入图片

插入中心、最差角部和跨块边缘的原生裁剪及整数倍放大图；标出参考位置、缺口/跳变测量和有效区域边界。

图 5.5: 边缘局部放大与跨块检查模板

5.6 综合判据与结果汇总模板

5.6.1 门限与验收表

表 7.6 中的门限应在正式测量前确定。不同姿态与方向分别判断，主结论使用有效 ROI 中最差位置，重复测量时同时考虑统计波动及测量不确定度。若部分位置无法测量，应列出原因及有效视场覆盖，不能默认为通过。

表 5.6: 矫正效果综合验收模板

指标	预设判据	最差实测结果	结论/证据
MTF50 与完整 SFR	【待补充：单位、尺度及最低要求】	待测	待测
直线度 RMS	【待补充：pixel 上限】	待测	待测
最大/归一化直线度	【待补充：pixel 及比例上限】	待测	待测
局部尺度/长宽比偏差	【待补充：参考定义与误差上限】	待测	待测
异常断裂与位置跳变	【待补充：缺口定义与允许范围】	待测	待测
原生倍率下边缘观感	【待补充：区域、倍率及观察规则】	待测	待测
有效视场覆盖	【待补充：覆盖要求及排除规则】	待测	待测

5.6.2 待填结论与证据归档

完成测量后，按以下句式填写结论，并用具体值替换占位内容：

在【待补充：相机、图卡、照明和姿态范围】条件下，采用【待补充：位流及处理配置】，测得中心/最差外围 MTF50 为【待补充：数值、单位、方向与尺度口径】，完整 SFR 的主要变化为【待补充：曲线比较及原因】。矫正后最差直线度 RMS、最大误差和归一化误差分别为【待补充：数值及所在位置】；局部尺度偏差和异常缺口为【待补充：数值、参考与测量定义】。在【待补充：有效区域与观察倍率】下，边缘【待补充：是否存在可见拉伸、断裂或块缝】。依据表 7.6 的预设判据，评价结论为【待补充：通过/未通过/证据不足及原因】。

每组测试归档同源输入与输出、量化对照、独立参考、有效掩码、ROI 坐标、测试配置、分析脚本版本、逐帧数据表、ESF/LSF/SFR 曲线、直线残差及局部放大图。【待补

充：结果目录、文件命名规则、图像和配置校验值、复现命令及测量日期】。当前这些结果尚未产生，本章暂不作“清晰度达标”“误差极低”或“无边缘缺陷”的实测结论。

第六章　总结、局限与后续工作

6.1　已完成工作的总结

本工程已形成面向 1080p 视频的 HDMI 输入、帧自适应 Gamma、RGB565 DDR3 帧缓存、逐帧姿态快照、定点镜头/姿态逆投影、双槽分块渲染和 HDMI 输出的完整 RTL 通路。板载 CP2102 支持三个独立功能开关和亮度统计遥测，配置在输入帧边界原子生效。

当前 2026-10-22 基线的完整系统行为模型在给定并发与 DDR 停顿条件下，达到约 30 个新结果帧/秒；最终 PDS 双角时序及 FIFO Gray 偏斜审计通过。这些结论支持当前设计在 RTL 与实现工具层面的可行性。【待补充：补齐实板测量后的最终性能、画质与演示结论】。

6.2　赛题完成情况与当前局限

运行时串口开关并不是相机内参/畸变参数在线加载接口；当前标定参数由固定配置集成。如现场要求重新标定相机或修改镜头，应说明参数导出、量化、重新构建及验证过程。

6.3　可进一步改进的方向

后续可围绕分块双线性采样、roll 参与的三轴姿态矩阵、图像/IMU 时间同步、运行时标定参数加载和更高吞吐开展扩展。稀疏几何网格或倒数 LUT 可作为精度与资源折中的研究方向，但它们尚不是当前默认路径的已验证功能。

每项改进应分别给出数学误差、边界行为、存储需求和完整系统性能，再重新进行时序与实板验收。当前最直接的后续工作是完成候选烧录、真实图卡测量和长时稳定性记录。

撰写提示：正式结论保留已验证且与选题有关的贡献及数值；删除已完成的待补项，仍未完成的功能如实写入适用范围，不得改写为已达到赛题全部要求。

表 6.1: 最终提交前的完成情况核对模板

事项	当前边界	正式提交时补齐
视频完整链路	RTL、实现报告已有；当前候选未板测	【待补充：板测记录及演示视频】
标定参数	固定确认的内参与系数	【待补充：原始标定图集及参数来源说明】
切向畸变	参数接口保留，当前值为零	【待补充：非零场景测试或适用范围说明】
任意角度能力	yaw/pitch 每轴约 $\pm 15^\circ$，无 roll	【待补充：范围验收、安装标定与扩展状态】
重采样与黑边	最近邻分块、无效域置黑	【待补充：双线性需求、画质与黑边验收】
实时性与延迟	行为模型约 30 fps，实板延迟未测	【待补充：实板新帧率与端到端数据】
图像增强	七档帧自适应 Gamma	【待补充：实际光照实验】
资源、时序和 CDC	当前版本有归档结果	【待补充：最终提交版本与报告对应关系】

参考文献

[1] 深圳市紫光同创电子有限公司. 全国大学生嵌入式芯片与系统设计竞赛 2026：FPGA 创新设计赛道选题指南. 选题二：基于紫光同创 FPGA 的任意角度的畸变矫正，正文第 9–12 页. 本地文件：`chapter1/reference/problem.pdf`.

[2] Pgl50h 工程. `README.md`、`EmbFPGA.pds`、`src/`，本地查阅日期：2026-10-25.

[3] 相机标定记录. `calibration/camera_20260930.json`，用户确认的 MATLAB cameraParams，2026-09-30.

[4] CP2102 版本位流实现记录. `verification/20261022_pc_control_sbit.md` 及 `verification/pds_pc_control_write_ram_20261022/`.

[5] CP2102 上位机控制与自适应 Gamma 遥测协议. `report/pc_control_protocol.md`，v1，2026-10-21.

[6] 1080p30 分块路径历史验证记录. `verification/20261010_pose_tiled_30fps.md`.

[7] 深圳市小眼睛科技有限公司. 盘古 50 开发板（MES50HP）硬件使用手册，封面标注 V1.0，2024-07-19. 第 1.1、2.1、2.2.1、2.2.2 节，正文第 2、6–9 页. 本地文件：`chapter2/references/` 下的《MES50HP 开发板硬件使用手册 _1V1.pdf》.

[8] MathWorks. Using the Single Camera Calibrator App. Computer Vision Toolbox 工具入口；本地核对 R2025a 随附 `toolbox/vision/vision/cameraCalibrator.m`，2026-10-25. 在线说明入口：`https://www.mathworks.com/help/vision/ug/using-the-single-camera-calibrator-app.html`.

[9] MathWorks. cameraParameters: Object for storing camera parameters. Computer Vision Toolbox；本地核对 R2025a 随附 `cameraParameters.m` 与 `CameraParametersImpl.m`，2026-10-25. 在线说明入口：`https://www.mathworks.com/help/vision/ref/cameraparameters.html`.

[10] STM32F4 姿态采集与传输工程. `../Stm32f4/Core/Hardware/bmi088/`、`jetson/` 与 `jetson_usb/`（后两者同属 `Core/Hardware/`），本地查阅日期：2026-10-25.

[11] ECSDC FPGA PC 上位机，v0.1.0. `../PC/readme.md`、`../PC/docs/development.md` 与 `../PC/docs/evaluation.md`，本地查阅日期：2026-10-25.

[12] 【待补充：补充实际查阅的图像重采样与 SFR/MTF 测量参考文献，按比赛要求统一格式】.

附录 A　利用 MATLAB 工具箱进行相机标定

相机标定为镜头去畸变和姿态逆映射提供焦距、主点及畸变系数。本附录给出基于 MATLAB Computer Vision Toolbox 的单目标定流程，说明标定结果如何与第三章算法、FPGA 参数和上位机评估保持一致。已有工程保存了 2026 年 9 月 30 日确认的参数，但尚未提供完整的原始棋盘格数据集、标定会话和逐图重投影误差。因此，本附录引用已有参数，新增操作步骤和导出程序用于复现；未填写的采集条件与误差不视为已完成测量。

A.1　标定对象、图卡与采集条件

A.1.1　固定实际成像链路

标定应使用实际供 FPGA 处理的相机、镜头、分辨率和图像区域。当前算法与硬件参考尺寸为 1920×1080，像素为方形近似，采用零 skew 的针孔模型和 Brown 径向/切向畸变。采集前固定镜头焦距、对焦、曝光、增益及数字变焦，关闭不确定的软件裁切、自动去畸变和几何缩放；标定与实验使用同一条成像链路。若相机驱动输出经过裁切或缩放，须把该操作记录为标定条件，不能仅依据相机型号复用另一尺寸的参数。

标定板使用尺寸准确、表面平整的黑白棋盘格，记录每个方格边长及单位。MATLAB 中由检测器返回的 `boardSize` 是棋盘格方格数，而上位机评估页面填写的是内角点数：例如 10×7 个方格对应 9×6 个内角点。两者必须核对，不能把相同数字直接复制到不同工具。方格边长决定平移外参的物理单位，焦距和主点仍以像素为单位。

A.1.2　覆盖画面与姿态变化

建议先采集约 15–25 张清晰图像作为起始数据集，具体数量由覆盖程度和估计稳定性决定，不将该建议数量当作本工程的既有采集记录。让棋盘格依次覆盖画面中心、四边与四角，同时改变板到相机的距离和绕两个方向的倾斜。避免所有图像都正对相机、位于中心或仅绕光轴旋转，因为这些姿态对部分内参约束较弱。

相机与棋盘格在曝光期间保持静止，确保角点无运动模糊、反光、过曝和遮挡。每次改变位置后保存原始尺寸图像，使用无损格式并保留文件名。另留若干独立姿态图像作为验证集，不参与参数求解，用于检查校准后直线是否仍有系统弯曲以及参数能否适用于未见视角。

表 A.1: 相机标定采集记录

项目	本工程依据与补充记录
相机与镜头	AR0234 相机链路；【待补充：设备序列号、镜头型号、焦距及对焦状态】
图像尺寸	当前参数用于 1920×1080；【待补充：驱动格式与是否存在裁切、缩放】
棋盘格	【待补充：方格行列数、内角点行列数、实测方格边长及平整度】
采集环境	【待补充：照明、距离范围、曝光、增益及拍摄日期】
数据规模	【待补充：原始图像数、检测成功数、最终使用数及剔除原因】
工具版本	【待补充：MATLAB 与 Computer Vision Toolbox 版本、会话文件路径】

A.2 Camera Calibrator 的操作流程

在 MATLAB 命令窗口执行 `cameraCalibrator`,或从 Apps 中打开 Camera Calibrator, 按以下顺序操作；菜单名称可能随版本变化 [8]。

1. 导入同一相机、同一分辨率的棋盘格图像，填写实际方格边长与单位。核对自动检测出的角点阵列、棋盘方向和图像尺寸，剔除检测错误或模糊图像。
2. 选择与 FPGA 对应的模型：不估计 skew，径向系数数量设为 2，即 k_1, k_2；切向项是否估计需记录。若为了匹配既有基线固定 $p_1 = p_2 = 0$，应明确这是求解设置，不能仅凭导出结果为零推断镜头不存在偏心畸变。
3. 执行 Calibrate，查看每张图的重投影误差和相机/标定板外参分布。检查大误差是否与模糊、反光、板材弯曲或某个画面区域相关，保留剔除原因，不能只为减小平均误差反复删除边角样本。
4. 查看去畸变预览，检查中心与边缘的网格线。模型不足时先补充可靠姿态和边缘数据，再比较模型设置；若必须引入 k_3、非零 skew 或其他模型，应同步扩展 FPGA 和软件参考，不能直接把新参数交给只实现现有模型的链路。
5. 保存标定会话，使用 Export Camera Parameters 将对象导出到工作区，例如命名为 `cameraParams`，同时导出参数误差或不确定度信息。
6. 在保留的独立验证图像上检查去畸变结果，归档原图、角点叠加图、重投影误差图、外参分布和参数文件。

工具箱内部为各张图像同时估计相机内参与标定板外参。这些外参描述拍摄时标定板相对相机的关系，不是运行时 IMU 输出，也不等于 IMU 与相机之间的固定安装旋转。

A.3 模型、误差指标与已有参数

A.3.1 模型与重投影误差

采用第三章的列向量内参约定，

$$K = \begin{bmatrix} f_x & 0 & c_x \\ 0 & f_y & c_y \\ 0 & 0 & 1 \end{bmatrix}, \qquad L(r) = 1 + k_1 r^2 + k_2 r^4. \tag{A.1}$$

切向项与式 (3.8)、式 (3.9) 一致。对第 j 张图像第 i 个角点，设检测位置为 $\boldsymbol{p}_{ij}$，按估计内参、畸变和该图外参投影的位置为 $\hat{\boldsymbol{p}}_{ij}$，则本附录定义的重投影 RMS 为

$$e_{\text{RMS}} = \sqrt{\frac{1}{N_{\text{obs}}} \sum_{j,i} \|\boldsymbol{p}_{ij} - \hat{\boldsymbol{p}}_{ij}\|_2^2}. \tag{A.2}$$

单位为 px，N_{obs} 为有效角点观测总数。工具箱的 `MeanReprojectionError` 是平均重投影误差统计，不能不加区分地标作式 (A.2) 的 RMS[9]。本附录导出程序分别保存这两个量，并使用不同字段名。

误差应同时按图像、画面位置和方向分析。总体均值较小但边角残差明显偏向同一方向，可能说明覆盖不足或模型不匹配。同一组角点上的拟合残差只说明模型拟合程度，还应检查独立验证图像、参数稳定性及实际直线度；标定重投影误差也不能替代第 七 章的 MTF50/SFR 测量。

A.3.2 工程已确认的参数

表 A.2: 已有 MATLAB 标定参数及坐标约定

参数	已有记录	含义
图像尺寸	1080×1920（高 × 宽）	与工程全幅输入一致
f_x, f_y	$748.4469,\ 748.0773$	像素焦距
c_x, c_y	$944.9033,\ 522.3963$	MATLAB 一起点主点坐标
k_1, k_2	$0.0099,\ -0.0434$	径向系数，无量纲
p_1, p_2	$0,\ 0$	当前切向系数；原始估计设置需补充
输出内参	与输入相同	当前不另做裁切或焦距调整
标定误差与样本数	【待补充：恢复会话后填写】	不能从参数 JSON 推得

表 A.2 来自已有 MATLAB 参数文本与 FPGA 标定 JSON，两者一致；并非本次新采集、新求解的标定结果。原仿真目录还含 1440×1080 的历史图像或结果，不能将其与当前 1920×1080 参数未经转换地混用。

工程依据：`chapter3/reference/undistort/para.txt`；`../Pgl50h/calibration/camera_20260930.json`

A.4 参数导出与坐标转换

A.4.1 保存 MATLAB 对象与上位机可读文件

本附录提供 `export_camera_calibration.m`，在完成工具箱标定并导出对象后执行：

```
addpath('appendix/appendixA');
export_camera_calibration(cameraParams, 'calibration_export');
```

程序保存 `cameraParams.mat` 和 `camera_calibration.json`。MAT 文件保留工具箱对象；JSON 保存 MATLAB 形式的内参、两项径向系数、两项切向系数、图像高宽和像素起点声明，可由附录 C 的上位机读取。该导出配置要求零 skew、两个径向系数，避免默默丢弃第三个径向项。程序是本次新增的辅助工具，尚无在 MATLAB 中成功执行的验证记录；正式归档应保留实际执行输出，不能把程序示例当作标定完成证据。

JSON 的关键字段与现有工程一致：

表 A.3: 标定 JSON 与不同程序间的数据约定

字段	约定
`image_size_hw`	MATLAB 图像尺寸 $[H, W]$，不是 OpenCV 的 $[W, H]$
`intrinsic_matrix_matlab`	传统 `cameraParameters.IntrinsicMatrix`，为本报告 K 的转置
`radial_distortion`	$[k_1, k_2]$
`tangential_distortion`	$[p_1, p_2]$
`pixel_coordinate_origin`	明确写入 1，表示 MATLAB 像素中心从 1 开始
`mean_reprojection_error_px`	工具箱平均重投影误差
`reprojection_rms_px`	若有逐点残差，则按式 (A.2) 计算

A.4.2 MATLAB、OpenCV 与 FPGA 对齐

旧式 MATLAB `IntrinsicMatrix` 需要转置后才能用于本报告的列向量公式。R2022b 起提供的 `K` 已采用列向量约定，不应再次转置；导出程序按对象属性选择相应分支 [9]。将 MATLAB 像素中心 (u_M, v_M) 转为从零开始的坐标时，

$$u_0 = u_M - 1, \quad v_0 = v_M - 1, \qquad K_0 = \begin{bmatrix} f_x & 0 & c_x - 1 \\ 0 & f_y & c_y - 1 \\ 0 & 0 & 1 \end{bmatrix}. \tag{A.3}$$

因此，上位机转换后的零起点主点为 $(943.9033, 521.3963)$，焦距和畸变系数不变。OpenCV 的常用五项系数顺序为 $[k_1, k_2, p_1, p_2, k_3]$，当前 $k_3 = 0$；它与“径向数组后接切向数组”的顺序不同。

FPGA 可以在建立视线时将零起点像素加 1，或使用主点减 1 后的 K_0，两种做法应选择一种并贯穿映射与采样，避免重复补偿。若零起点图像裁去左侧 x_0 列、上侧 y_0 行，主点应相应减去 (x_0, y_0)。若还发生缩放或平移，使用与实际像素中心规则对应的变换矩阵 A 更新 $K' = AK_0$，不能仅修改分辨率字段。工具箱去畸变输出采用不同视场时，也应记录新的内参与输出原点。

A.5 参数进入 FPGA 与实验归档

上位机导入 JSON 只更新 PC 侧参考，不会向 FPGA 下载标定参数。更换标定后，应同时核对软件参考、RTL 中的定点常量、有效视场和分块缓存窗口，运行相应功能回归与完整链路测试，再生成新的实现报告和位流。当前工程保留了多种历史缓存/渲染路径，不能仅更新旧路径的表生成程序就认为默认路径已经更新。

建议每次标定归档原始图像、文件清单、图卡尺寸、采集条件、工具箱会话、MAT 对象、JSON、残差图及独立验证结果，并保存参数文件 SHA256。最终实验记录再关联 FPGA 源码、约束和位流版本。【待补充：补充 Camera Calibrator 角点检测、重投影误差与外参分布截图，以及中心和四角的独立验证图；当前不填入无来源的误差数值。】

工程依据：`appendix/appendixA/export_camera_calibration.m`；`../PC/fpga_host/evaluation/calibration.py`；`chapter3/reference/common/simulation_config.m`

附录 B　利用 IMU 获取摄像头姿态

摄像头姿态由与其刚性连接的 BMI088 测量，经 STM32F4 解算后分别发送给 FPGA 和 PC。本附录依据 `../Stm32f4/` 中的采集、Mahony 解算和通信源码，说明从惯性数据到摄像头矫正参数的处理过程。当前工程提供 yaw、pitch、roll 三个姿态角，没有估计摄像头平移位置，因此本附录中的“位姿获取”具体实现为旋转姿态获取。默认 FPGA 使用 yaw/pitch，roll 仅保留接收与显示。

B.1　硬件接口与任务组织

B.1.1　传感器采集链路

STM32 工程使用 STM32F407 系列, 配置系统时钟为 168 MHz, 基于 HAL、FreeRTOS 与 CMSIS-RTOS2 组织任务。BMI088 的加速度计与陀螺仪共享 SPI1，使用独立片选；数据就绪中断启动 SPI DMA，发送/接收完成回调释放总线及数据缓冲。温度由定时器触发读取，TIM10 PWM 驱动加热控制，代码目标温度为 36 °C。该温度是控制设定值，不能代替实测的温度稳定度或零偏稳定度。

量程以实际写入宏和换算系数为准：源码有一处陀螺仪量程注释写为 $\pm 500\,^\circ/\mathrm{s}$，但实际配置为 `GYRO_RANGE_1000_DEG_S`，转换也采用 32.768。记录实验时应按后者核对，避免用错误灵敏度将角速度缩放一倍。

B.1.2　解算与双通道分发

`AppBmi088Task` 完成初始化和上电等待后，每 1 ms 目标周期调用 `control()`、`temp_control()` 和 `callback()`，分别解析数据、更新温控和进行姿态解算。随后把 roll、pitch、yaw 三个浮点数复制到两条独立状态队列，供 `AppJetsonTask` 与 `AppJetsonUsbTask` 读取。代码中的 Jetson 命名沿用早期模块名，当前分别承担 USART 与 USB CDC 姿态发送。

两条队列深度均为 2，生产者非阻塞投递，消费者每 20 ms 取一次 FIFO 数据，不是每次循环都清空队列并选取最新值。因此，50 Hz 是通信任务的目标频率，不能认为每个发送值都来自该时刻最新的惯性采样。800 Hz 加速度、1000 Hz 陀螺仪与 1000 Hz 解算循环也不是同一事件，当前代码可能在某次循环中重用上一组已读数据。初始化前就已取得调度基准，而初始化包含较长等待，且任务未检查 `setup()` 返回状态，因此代码

表 B.1: STM32 IMU 接口与解算配置

项目	当前代码配置	说明
传感器总线	SPI1，DMA 读写	两个传感器独立片选，以信号量协调共享总线
加速度计	$\pm 3g$，800 Hz ODR	数据转换系数为 0.00089685，用于换算为 $\mathrm{m/s^2}$
陀螺仪	$\pm 1000\,^\circ/\mathrm{s}$，1000 Hz ODR	寄存器宏为 `GYRO_RANGE_1000_DEG_S`；灵敏度 32.768 LSB/(°/s)
解算周期	1 tick，tick 频率 1000 Hz	Mahony 源码固定使用 $\Delta t = 0.001$ s
温度控制	目标 36 °C，PWM 加热	需上板记录升温时间和稳态波动
FPGA 姿态链路	USART6，PG14 TX，921600 baud	8-N-1，10 字节姿态帧，目标 50 Hz
PC 姿态链路	USB FS CDC，目标 50 Hz	上位机使用 115200/8-N-1 线路设置；不代表 USB 物理比特率




图 B.1: 现有固件的姿态采集、解算与双通道分发

中的目标周期不构成启动后稳定 1 kHz 或传感器就绪的保证；后续固件应在初始化成功后重新设定调度基准，并记录采样有效性。正式动态测试应测量采集新鲜度和任务抖动，而非仅用任务周期推算角度延迟。

工程依据：`../Stm32f4/Core/Hardware/bmi088/bmi088_task.cpp`；`../Stm32f4/Core/Src/freertos.c`；`../Stm32f4/Core/Hardware/jetson/jetson_task.cpp`；`../Stm32f4/Core/Hardware/jetson_usb/jetson_usb_task.cpp`

B.2 惯性数据处理与 Mahony 姿态解算

B.2.1 单位转换、零偏与温度

陀螺仪三轴按 x/roll、y/pitch、z/yaw 排列。设原始有符号输出为 $g_{\mathrm{raw},i}$，灵敏度为 $s_g = 32.768$，固件转换为弧度每秒并扣除偏置：

$$\omega_i = \frac{g_{\mathrm{raw},i}}{s_g}\frac{\pi}{180} - b_i. \tag{B.1}$$

当前构造函数中的固定偏置为

$$\boldsymbol{b} = [0.00155281043,\ 0.00148057903,\ 0.00126652408]^{\mathsf{T}}\ \mathrm{rad/s}. \tag{B.2}$$

这些数值是已有代码常量，没有随附本次器件、温度和采样时长的原始校准记录，更换传感器后应重新测量，不能当作所有 BMI088 的通用校准值。建议在安装固定、温度稳定后采集静态角速度，以均值估计偏置，另用独立时段记录扣偏后的均值和标准差。

加速度计输出按量程系数转换后用于估计重力方向。可通过多面静置检查轴向、符号、零偏与尺度，在运动中则应注意非重力加速度会影响姿态反馈。现有实现没有完整的六面加速度校准流程，也没有根据动态加速度自适应调整反馈权重；大幅平移、振动或急停下的误差需另行验证。

B.2.2 四元数更新与角度输出

Mahony 算法用陀螺仪积分提供短时姿态变化，以归一化加速度与估计重力方向之间的叉乘误差修正漂移。其处理可概括为

$$\boldsymbol{e} = \hat{\boldsymbol{a}} \times \hat{\boldsymbol{g}}(q), \tag{B.3}$$

$$\boldsymbol{\omega}_c = \boldsymbol{\omega} + K_P\boldsymbol{e} + K_I\int \boldsymbol{e}\,dt, \tag{B.4}$$

$$\dot{q} = \tfrac{1}{2}q \otimes [0, \boldsymbol{\omega}_c], \qquad q_{n+1} = \mathrm{normalize}(q_n + \dot{q}\,\Delta t). \tag{B.5}$$

这里以单位重力向量写出原理；源码使用 half-vector 和 `twoKp/twoKi` 的等价写法，默认 `twoKp=1.0`、`twoKi=0`，固定采样频率为 1000 Hz。初始四元数为 $[1,0,0,0]$，每次更新后归一化，再按源码的欧拉角公式输出弧度。

当前调用向磁力计通道传入三个零值，实际进入六轴 IMU 分支，重力可约束俯仰与横滚，但无法提供绕重力方向的绝对航向参考。因此，yaw 只适合作为相对旋转观测，长期漂移应测量并记录。默认积分反馈关闭，不能把 Mahony 结构本身描述为已经完成在线陀螺仪零偏估计。固定 Δt 也要求实际任务周期与 1 ms 一致，调度阻塞和丢采样会引入额外误差。

工程依据：`../Stm32f4/Core/Hardware/bmi088/bmi088.cpp`；`../Stm32f4/Core/Hardware/bmi088/MahonyAHRS.c`；`../Stm32f4/Core/Hardware/bmi088/bmi088_temperature.cpp`

B.3 IMU 安装坐标与摄像头姿态

B.3.1 刚性安装与参考零位

IMU 应与摄像头刚性连接，标明传感器三轴、相机光轴、图像向右和向下的方向，避免安装支架松动或线缆牵拉改变两者关系。通过绕机械轴的单轴正负转动，确认输出角度及矫正图像的方向。STM32 的 yaw 绕传感器 z 轴，不能仅因字段名相同就等同于图像算法的水平偏转角；安装后可能需要轴置换、符号转换和固定旋转补偿。

设 R_{AB} 将 B 坐标表达转换到 A 坐标表达，S 为 IMU、C 为相机，W 为参考坐标系。若已确认解算四元数对应的 $R_{WS}(t)$ 方向，且已标定固定安装旋转 R_{SC}，则

$$R_{WC}(t) = R_{WS}(t)R_{SC}. \tag{B.6}$$

以零位相机 C_0 作为理想输出视角，输出视线到当前源相机 C_t 的旋转应为

$$R_{C_tC_0} = R_{WC}(t)^{\mathsf{T}}R_{WC}(0) = R_{SC}^{\mathsf{T}}R_{WS}(t)^{\mathsf{T}}R_{WS}(0)R_{SC}. \tag{B.7}$$

该式说明安装旋转、参考零位及映射方向的关系。当前固件仅发送三个欧拉角，没有显式应用这条完整的相机外参链，因此式 (B.7) 是联调与后续完善的坐标依据，不能描述为当前已完成的外参标定功能。

B.3.2 与默认 FPGA 路径对接

当前 FPGA 默认按 yaw/pitch 每轴约 $\pm 15^\circ$ 工作，roll 不参与逆映射。联调应使用该范围内的单轴与组合角度，逐项记录“机械转动方向、STM32 读数、发送字段、FPGA 矫正方向”，并核对第三章的旋转顺序。超过范围时应检查限幅和无效视场处理，不能用通信协议可编码约 $\pm\pi$ 的能力推断系统支持同样大的有效矫正视场。

上位机“当前姿态设为模型零点”只改变 PC 模型显示，不会修改 STM32 偏置、FPGA 参考姿态或发送数据。更严格的姿态零位应通过旋转矩阵或四元数建立相对关系；简单逐项减欧拉角只在受限小角度、已统一顺序的条件下近似适用。【待补充：补充 IMU 与相机安装照片、三轴示意、安装旋转或轴映射表及参考零位定义。】

B.4 姿态帧、传输通道与异常处理

B.4.1 十字节二进制帧

USART6 与 USB CDC 使用相同的载荷格式：

```
55 AA | Yaw_L Yaw_H | Pit_L Pit_H | Rol_L Rol_H | SUM | 0D
```

每个角度先归一化到 $[-\pi, \pi)$，乘以 2048 后按最接近整数取整，半整数向远离零的方向处理，编码为小端有符号 16 bit 补码。接收端换算为

$$\theta_{\text{rad}} = \frac{\text{int16(raw)}}{2048}, \qquad \theta_{\text{deg}} = \theta_{\text{rad}} \frac{180}{\pi}. \tag{B.8}$$

量化步长为 $1/2048$ rad，约 $0.027976°$，这只是通信分辨率，不是传感器测量精度。SUM 为偏移 2–7 六个无符号字节的累加和低 8 位，不包含帧头与帧尾；它不是 XOR 或 CRC。

例如 yaw=$90°$、pitch=$-30°$、roll=$15°$ 的编解码样例为

```
55 AA 91 0C D0 FB 18 02 82 0D。
```

此例用于核对字节序、符号与校验，不代表默认 FPGA 的有效矫正范围。三个解码值受量化影响，约为 $90.0003°$、$-29.9908°$、$14.9954°$。

B.4.2 两条发送链路的区别

USART6 的 921600 baud 是真实异步串口速率，10 字节、8-N-1 的一帧在线路上约需 $100/921600 = 108.5\ \mu$s，远小于 20 ms 目标发送周期。USB CDC 的 115200 是主机线路编码设置，不能据此计算 USB 的实际传输时间。USB 路径检查设备已配置且上一笔发送完成后才重用发送缓冲，忙时跳过本次机会；两条链路均未提供应用层逐帧确认与补发。

接收端必须按连续字节流处理半包、粘包和噪声。找到 `55 AA` 后等满 10 字节再检查帧尾与校验，错误时仅向前移动一个字节重新搜索，不能用文本行或 USB 包边界分帧。角度跨越 $\pm\pi$ 时会出现数值回绕，计算连续轨迹和角速度前需展开角度。

当前帧不含采样时间戳、序号、传感器就绪位或安装标识。首次姿态数据到达前可能发送零值，队列无更新时可能继续发送旧姿态；所以“收到合法帧”不等于“传感器已就绪且数据新鲜”。PC 连续 0.5 s 无合法帧时提示超时，但这仍是通信层检查。后续若需要严格动态对齐，应扩展采样序号、硬件时间戳和有效状态，并同步升级 FPGA 与 PC 解码。

工程依据：`../Stm32f4/Core/Hardware/jetson/jetson.cpp`；`../Stm32f4/Core/Hardware/jetson_usb/jetson_usb.cpp`；`../Stm32f4/Core/Hardware/jetson_usb/usb_receive_manual.md`；`../PC/fpga_host/core/protocols.py`

B.5 联调步骤与测量记录

先固定相机与 IMU，等待温度和姿态趋于稳定，检查静置时三轴数据，再分别执行正负 yaw/pitch 及组合转动。用机械角度参考或独立姿态参考比较读数，并同时抓取 USART 与 USB 帧，核对两条链路的编码一致性及数据更新时间。开启 FPGA 姿态矫正后检查图卡方向、帧内稳定性和失联行为，不将 PC 模型运动正确作为相机矫正方向正确的唯一依据。

表 B.2: IMU 到摄像头姿态的实测记录模板

项目	测量方法与记录内容	当前记录
静态零偏与噪声	温度稳定后记录三轴均值、标准差和采样时长	【待补充：待测】
角度准确度	已知正负单轴角度与组合姿态；报告偏差及重复性	【待补充：待测】
航向漂移	静置连续记录，展开 yaw 后统计指定时长内漂移	【待补充：待测】
温控效果	目标温度、升温时间、稳态波动与环境温度	【待补充：待测】
采样与通信节拍	实际有效帧率、接收间隔分布、丢包与重复值	【待补充：待测】
姿态到画面响应	阶跃转动、串口到达、FPGA 帧锁存及显示事件	【待补充：待测】
异常恢复	断开、重连、错误校验、启动全零及长期无更新	【待补充：待测】

第五章已验证 FPGA 姿态 UART 的符号、小端、校验拒收及跨域快照，附录 C 给出上位机姿态解析与软件检查。这些测试覆盖协议与软件行为，表 B.2 的实物精度和动态响应仍须按同一固件、安装和温度条件实际填写。