全国大学生嵌入式芯片与系统设计竞赛

2026 FPGA 赛道　紫光同创选题二

基于紫光同创 FPGA 的任意角度畸变矫正系统

设计报告模板

作品名称：　【待补充：正式作品名称】

参赛学校：　【待补充：学校及学院】

队伍编号：　【待补充：队伍编号】

团队成员：　【待补充：姓名与分工】

指导教师：　【待补充：姓名】

文档版本：　V0.1（工程定制模板）

整理日期：　2026 年 10 月 25 日

工程基线：Pgl50h / 2026-10-22 CP2102 版本

本模板预填工程已有证据，实板测评数据需另行补充。

模板使用说明

本模板根据本目录的 `problem.md` 及相邻 `../Pgl50h/` 工程整理，适用于“基于紫光同创 FPGA 的任意角度的畸变矫正”选题。模板以 2026 年 10 月 22 日 CP2102 位流及其归档证据为主要基线，预填系统架构、算法、模块职责和已有验证数据。所有蓝色“待补充”字段、撰写提示和图片框，均应在正式提交前完成替换或删除。

本文使用三种结果口径：**工程实现**描述源码中已有的功能；**仿真/实现工具结果**引用已有 RTL 日志及 PDS 报告；**实板测量**留待实际硬件验证。当前归档身份文件明确标记 `board_programmed=false`、`board_tested=false`。模板整理过程中仅查阅工程与验证记录，未重新运行 FPGA 综合、布局布线或 RTL 回归。

报告中的“任意角度”沿用赛题名称；当前基线仅使用 yaw/pitch，默认每轴约 $\pm 15^\circ$，roll 不参与变换。默认实时分块路径使用最近邻采样；历史串行路径保留双线性，但其性能不适用本模板中的分块吞吐数据。1080p60 表示输入/输出扫描时序，1080p30 表示当前行为模型仿真的新矫正帧更新能力。

撰写提示：首先填写封面和第 1 章指标，再补充第 6、7 章实测数据。如更换源码、标定或位流，应同时更新基线、结果表和附录证据，不能沿用旧性能结论。

摘要

针对镜头畸变和相机姿态变化引起的图像几何失真，本文基于紫光同创 PGL50H-FBG484-6 FPGA，设计面向 1920 × 1080 视频的几何矫正系统。系统通过 MS7200 接收 HDMI RGB888 数据，在量化为 RGB565 前完成帧自适应 Gamma 预处理，并将源帧写入 DDR3。矫正器根据相机标定内参、二阶径向畸变系数及逐帧锁存的 IMU yaw/pitch，通过定点逆投影生成采样坐标，采用 128 × 32 双槽分块缓存和突发访问生成结果帧，经 MS7210 输出 HDMI 视频。板载 CP2102 提供去畸变、姿态补偿和 Gamma 的独立控制及亮度统计遥测。

当前基线在包含并发采集、渲染、显示及 DDR 停顿的完整 RTL 行为模型中，达到约 30.000030 个新结果帧/秒，最慢观测渲染时间为 33.14614 ms；显示扫描为 60 Hz。PDS 2025.2 最终双工作角时序检查通过，最终占用 104/134 个 DRM 位置、16,878/42,800 个 LUT（含常量和旁路）。上述数据来自归档仿真及实现报告；实板端到端延迟、真实帧率、直线度及 MTF50/SFR 等结果为【待补充：实测结果及最终结论】。

关键词：紫光同创 FPGA；畸变矫正；逆投影；IMU；分块缓存；自适应 Gamma

撰写提示：正式摘要建议保留“问题—方法—结果—结论”结构。补齐实测后更新结果段，并保持与第 7 章一致；不能把渲染耗时写成端到端延迟。

目录

模板使用说明 **I**

摘要 **II**

第一章 赛题需求分析 **1**

1.1 研究背景与应用价值 1

1.2 赛题任务分解 1

1.2.1 基础功能需求 1

1.2.2 高阶功能需求 2

1.3 设计目标与评价指标 2

1.3.1 系统规格与实时处理目标 2

1.3.2 算法精度与工程评价方法 3

1.4 开发约束与验证要求 3

1.5 本报告的工作内容 4

第二章 系统总体方案设计 **5**

2.1 开发平台与器件选型 5

2.1.1 FPGA 芯片及资源配置 5

2.1.2 MES50HP 开发板 6

2.1.3 PDS 开发工具与工程组织 6

2.2 系统硬件设计 6

2.2.1 FPGA 器件与板卡选型 6

2.2.2 摄像头选型与视频输入 6

2.2.3 视频输出与显示接口 9

2.2.4 IMU 设计与姿态输入 9

2.2.5 云台设计 10

2.2.6 上位机设计与控制接口 10

2.3 总体数据通路 10

2.4 方案选择与实现边界 10

2.4.1 逆映射与分块访存方案 10

2.4.2 精度、资源与吞吐的取舍 11
2.5 时钟域与帧级工作过程 11

第三章 算法理论推导与 MATLAB 仿真 12
3.1 算法流程与成像坐标约定 12
3.1.1 针孔模型与内参矩阵 12
3.1.2 标定数据与像素中心 13
3.2 镜头去畸变算法 13
3.2.1 径向与切向畸变模型 13
3.2.2 由正向成像模型构造逆映射 14
3.2.3 去畸变 MATLAB 仿真 14
3.3 姿态矫正算法 14
3.3.1 参考视线到源相机视线的变换 14
3.3.2 单应关系与姿态、镜头补偿的组合 15
3.3.3 姿态输入、有效域与 MATLAB 实验 16
3.4 图像重采样及通用处理方法 17
3.4.1 最近邻与双线性插值 17
3.4.2 权重量化与整数累加 17
3.4.3 边界、有效掩码与颜色处理 17
3.5 帧自适应 Gamma 矫正算法 18
3.5.1 Gamma 变换与查找表 18
3.5.2 原始亮度统计与曲线选择 18
3.5.3 跨帧确认与平滑切换 20
3.5.4 自适应 Gamma MATLAB 仿真 20
3.6 仿真代码组织与结果分析 20
3.6.1 目录与复现入口 20
3.6.2 验证状态与数值观察 22

第四章 FPGA 代码设计与实现 24
4.1 设计范围与 RTL 总体结构 24
4.2 顶层接口、时钟与启动控制 26
4.2.1 顶层端口及接口边界 26
4.2.2 时钟域划分与复位顺序 26
4.3 视频输入、自适应 Gamma 与输出时序 26
4.3.1 固定延迟的输入数据通路 26
4.3.2 Gamma 的统计、控制与 LUT 电路 28
4.3.3 显示读出及行场对齐 29
4.4 完整帧缓存与帧槽所有权 29

4.4.1 帧缓存接口和 DDR 地址组织 29
4.4.2 源帧采集、提交与并行调度 30
4.4.3 结果发布与显示 epoch 握手 31
4.5 双槽分块渲染器设计 31
4.5.1 接口契约、块划分与片内存储 31
4.5.2 投影、包围矩形与源区域预取 32
4.5.3 最近邻采样、行就绪与结果写回 33
4.6 姿态与镜头联合逆投影流水线 34
4.6.1 模块接口与定点格式 34
4.6.2 分级运算与有效性传播 34
4.7 DDR3 仲裁与事务完成控制 35
4.7.1 用户接口与客户端握手 35
4.7.2 事务状态机及共享写缓冲 36
4.8 姿态输入、运行控制与统计遥测 37
4.8.1 IMU 协议及帧姿态快照 37
4.8.2 PC 控制的帧边界原子应用 37
4.8.3 遥测快照与跨域发送 38
4.9 跨时钟域实现与工程约束 39
4.9.1 异步 FIFO 的存储与指针同步 39
4.9.2 FDC 与实现检查的对应关系 39

第五章 FPGA 仿真与验证 41
5.1 IMU 姿态接收与参数锁存 41
5.2 CP2102 上位机控制接口 41
5.2.1 物理接口与三个开关 41
5.2.2 命令格式与生效时序 42
5.3 帧自适应 Gamma 算法 42
5.3.1 亮度统计与场景分类 42
5.3.2 曲线选择与时间稳定 43
5.4 统计遥测与实验记录 43

第六章 FPGA 实时性能与资源效率 45
6.1 验证层次与证据管理 45
6.2 独立几何与像素精度验证 45
6.2.1 参考模型与用例设计 45
6.2.2 控制与异常用例 46
6.3 当前完整链路仿真条件与结果 46
6.4 PDS 实现与 CDC 验证 47

6.5 实板测试步骤与记录模板 47
6.5.1 硬件链路及功能验收 47
6.5.2 帧率、延迟及画质测量 47
6.6 现场演示方案 48

第七章 图像质量分析 49
7.1 扫描帧率与新结果帧率 49
7.2 端到端延迟组成 50
7.3 DDR 数据量与带宽预算 50
7.4 资源占用与最终时序 51
7.5 版本对比与优化效果 51
7.6 几何精度与图像质量评价 52
7.6.1 坐标误差与直线度 52
7.6.2 清晰度、有效区域与颜色 52
7.7 功耗与长期稳定性 54

第八章 总结、局限与后续工作 55
8.1 已完成工作的总结 55
8.2 赛题完成情况与当前局限 55
8.3 可进一步改进的方向 55

参考资料 57

附录 A 工程证据索引与提交清单 58
A.1 路径、版本与引用约定 58
A.2 当前位流身份 59
A.3 最终提交材料登记表 59
A.4 测试记录的建议字段 60

第一章　赛题需求分析

1.1　研究背景与应用价值

本项目面向 2026 年全国大学生嵌入式芯片与系统设计竞赛 FPGA 创新设计赛道, 选择紫光同创选题二“基于紫光同创 FPGA 的任意角度的畸变矫正”。该赛题要求利用国产 FPGA 平台构建完整的视频处理系统，在真实相机标定参数的基础上，实现图像几何矫正，并进一步结合姿态感知、硬件流水线及自适应增强，提升动态场景下的实时处理能力与成像效果 [1]。

在机器视觉、自动驾驶、智能交通和视觉测量等应用中，图像不仅用于观察，也是目标定位与空间测量的数据来源。镜头的径向畸变可能使直线呈现桶形或枕形弯曲，切向畸变则会造成局部位置偏移；相机倾斜和转动还会改变目标的投影关系。这些因素会影响图像拼接、目标检测及尺寸测量的准确性。因此，需要将镜头畸变补偿与相机姿态变换结合起来，使输出图像保持符合预期的几何关系。

高分辨率视频的几何矫正需要逐像素进行坐标变换与重采样，且变换后的源像素访问通常不连续。FPGA 可将坐标计算、图像缓存和视频接口组织为并行模块与流水线, 为持续视频处理提供可控的时序基础。其实现难点在于有限逻辑、乘法和片内存储资源下, 协调运算精度、外部存储带宽与处理延迟。本项目以可改变姿态的相机为应用对象，通过云台调整拍摄方向、IMU 提供姿态信息，在 FPGA 上完成图像矫正与增强，并由上位机观察输出和控制功能，形成可用于动态演示与客观测评的实验系统。

1.2　赛题任务分解

依据选题指南正文第 10–12 页，本系统的任务分为基础功能与高阶功能两部分。基础功能构成从视频输入到矫正输出的数据链路，高阶功能进一步解决动态姿态、实时吞吐和复杂光照条件下的适应性问题 [1]。

1.2.1　基础功能需求

（1） **图像采集、缓存与显示**。实现 HDMI 或摄像头接口的视频输入、图像缓存和显示输出，保证像素数据与同步信号一致。本系统采用 HDMI 输入输出和 DDR3 帧缓存, 为几何变换提供可寻址的源图像。该链路还需协调输入、存储和输出时钟域，避免读写冲突及画面撕裂。

(2) **畸变模型与坐标映射**。在 FPGA 中实现二阶径向及切向畸变模型，依据焦距、主点和畸变系数计算像素对应关系。标定参数应来源于真实相机，并保持标定分辨率、像素坐标约定与硬件实现一致。本系统采用输出像素驱动的逆映射，由理想输出位置反求畸变源图像中的采样坐标。

(3) **图像重采样与完整性**。根据映射得到的非整数坐标进行重采样，赛题给出双线性插值作为基础算法示例，并要求消除矫正后的黑边或空洞现象。设计中需分别处理离散映射产生的漏采样与变换后超出源视场的区域：逆映射可避免前者，后者需通过有效视场选择、裁切等策略控制，并评价其对视场的影响。

1.2.2 高阶功能需求

(1) **任意角度与动态矫正**。结合 IMU 或上位机指令，在相机倾斜、旋转时动态更新几何变换。姿态坐标轴、角度符号和安装零点应与图像坐标系保持一致；同一帧处理期间应采用一致的姿态参数，避免参数切换引起局部错位。动态验证需覆盖连续角度变化及不同测试图卡，记录支持的角度范围与边界行为。

(2) **硬件加速与流水线优化**。针对坐标映射中的乘除法、定点运算和非连续访存设计硬件流水线，通过缓存复用和突发传输提高外部存储效率。系统吞吐应包含采集、运算、访存和结果发布全过程，并满足持续视频处理所需的帧率与时序约束。

(3) **自适应图像预处理**。面向强光、夜间等复杂光照，在矫正前或矫正过程中加入自适应 Gamma 校正或直方图均衡等增强算法。本系统选择帧自适应 Gamma 方案，根据亮度统计调整映射曲线，并通过增强开关对比暗部细节、高光表现及帧间稳定性。

1.3 设计目标与评价指标

1.3.1 系统规格与实时处理目标

赛题以 1080P@30fps 或 60fps 为实时处理标准的示例，同时要求测量端到端硬件延迟，并在满足性能的前提下降低资源占用。结合所选 PGL50H 器件与帧缓存结构，本系统将输入输出配置为 1920×1080、60 Hz 扫描，将完整矫正结果的更新速率设为不低于 30 fps 的工程目标。按有效图像区域计算，30 fps 对应每秒处理 62.208 百万个输出像素，每个结果帧的平均时间预算约为 33.33 ms。

显示扫描率与矫正更新率分别统计：前者反映输出接口的扫描时序，后者统计单位时间内由不同源帧生成的完整结果帧数量。重复显示上一结果帧不计入新的矫正帧，单帧渲染耗时也不等于端到端延迟。端到端硬件延迟以 FPGA 视频输入侧接收某一可识别事件为起点、视频输出侧输出其对应像素为终点；若使用相机和采集卡测量整条演示链路，还需说明这些设备引入的额外延迟。

1.3.2 算法精度与工程评价方法

表 1.1 给出本系统依据赛题建立的评价项目。赛题对清晰度、直线度和延迟给出了评价方向，但未规定统一的数值门限，因此本报告采用固定图卡、固定测试区域和可重复的测量方法记录结果，并结合软件参考与原始图像进行比较。

表 1.1: 系统设计目标与评价方法

评价项目	设计目标或评价重点	测量与判定方法
视频链路	1920×1080，60 Hz 输入输出扫描，RGB888 接口	检查有效像素数、同步时序、颜色和帧完整性
标定与坐标精度	正确使用真实相机内参及畸变系数，控制定点误差	核对参数来源，与独立浮点参考比较最大及均方根坐标误差
图像质量	直线无明显弯曲，边缘无明显拉伸或断裂	使用网格和斜边图卡，测量直线度及 MTF50 或 SFR，记录有效视场与无效区域比例
实时性与延迟	完整矫正结果更新率 ≥ 30 fps，并降低链路延迟	按源帧身份统计发布率，分别测量渲染耗时和端到端延迟
动态姿态	在声明的角度范围内连续更新，帧内参数一致	测试中间及边界角度、连续转动、零点和异常姿态输入
自适应增强	改善复杂光照下的可见细节，控制亮度跳变	对比增强开关及亮暗切换场景，记录亮度统计和主客观效果
资源与稳定性	资源占用不超过器件容量，满足时序并保持连续运行	检查 LUT、FF、APM、DRM 报告、CDC 处理及持续运行中的异常计数

1.4 开发约束与验证要求

硬件平台采用赛题推荐的 MES50HP 开发板，核心处理器件为紫光同创 PGL50H，使用 Verilog HDL 开发，采用 Pango Design Suite（PDS）完成综合、布局布线、时序分析和位流生成。标定与测试环境由参赛者自行准备，需包含真实相机、棋盘格或圆点标定板、标定软件及上位机图像质量分析工具。赛题列举 OpenCV 标定工具箱用于生成基准参数，本工程使用实际相机的 MATLAB 标定记录，后续比较应统一参数含义、坐标约定及畸变模型。

工程实现需重点处理视频输入、存储控制、姿态接收和显示输出之间的跨时钟域通信，合理分配片内存储并约束外部接口时序。功能划分、接口定义、关键定点格式和时序约束应在代码及文档中保持一致。验证采用算法参考、RTL 仿真、FPGA 实现分析与

板级测试相结合的方式，保存与源码、约束和位流版本对应的记录。决赛演示应能够连续输入实时视频，并在改变相机物理角度或更换图卡时展示输出效果。

1.5 本报告的工作内容

本报告围绕“视频采集与缓存、姿态与镜头模型、逐像素逆映射、图像重采样及显示”组织系统设计，重点说明定点运算流水线、分块访存和帧级参数管理之间的配合。第 二 章介绍开发平台、硬件组成与总体数据通路；第 三 章介绍标定参数、姿态变换、畸变模型及重采样方法；第 四 章说明 FPGA 模块划分、存储调度与跨时钟域设计；第 五 章介绍姿态通信、上位机控制及自适应 Gamma；第 六 章给出验证方案和板级测试方法；第 七 章分析帧率、延迟、资源及图像质量，最后总结局限与改进方向。

当前工程基线采用最近邻重采样，yaw/pitch 每轴支持范围约为 $\pm 15^{\circ}$，roll 未参与变换，所用标定的切向系数为零，无效源区域输出黑色。因此，双线性插值的实时实现、非零切向场景、完整姿态自由度及黑边处理仍需单独评估。已有归档提供 RTL 仿真和布局布线证据，实板画质与端到端延迟尚需测量；后续各章据此说明实现范围，并以相应测试记录判定赛题要求的满足情况 [2, 4]。

第二章　系统总体方案设计

2.1　开发平台与器件选型

本系统选用搭载紫光同创 Logos 系列 PGL50H FPGA 的 MES50HP（盘古 50）开发板，采用紫光同创 PDS 软件完成逻辑设计与实现。平台选型主要考虑视频流处理的并行性、定点坐标变换的运算需求，以及图像缓存和外部接口的扩展能力。

2.1.1　FPGA 芯片及资源配置

MES50HP 核心板采用的 FPGA 完整型号为 PGL50H-6IFBG484，属于紫光同创 Logos 系列，采用 40 nm 工艺，速度等级为 -6，温度等级为工业级，封装为 FBG484，共有 484 个引脚。实际 PDS 工程将器件系列、型号、封装和速度等级分别配置为 Logos、PGL50H、FBG484 和 -6，实现记录中的器件标识为 PGL50H-FBG484-6，与板卡手册给出的型号在这些配置项上一致。根据硬件手册第 2.2.1 节，芯片主要逻辑与存储资源如表 2.1 所示 [7]。

表 2.1: PGL50H FPGA 主要资源及其在本系统中的用途

资源类型	器件资源总量	本系统中的主要用途
六输入查找表（LUT6）	42 800 个	图像预处理、坐标变换及控制逻辑
触发器（FF）	64 200 个	流水线寄存、状态保持及跨时钟域同步
片内存储块（DRM）	134 个，每个 18 Kbit	图像分块缓存、查找表及 FIFO
乘法运算单元（APM）	84 个	定点投影变换中的乘法运算

畸变矫正需要对输出像素逐点计算源图像坐标，并与视频采集、缓存读写和显示输出协同运行。FPGA 可将上述功能组织为并行模块和多级流水线；其中，APM 为定点乘法提供专用运算资源，DRM 用于构建局部图像缓存和数据缓冲，LUT 与触发器实现采样控制、数据调度和接口时序。上述资源配置为本系统的分块逆映射方案提供了硬件基础，具体资源占用与时序结果在实现验证章节中给出。

2.1.2 MES50HP 开发板

MES50HP 由核心板和扩展底板组成，两者通过高速板对板连接器连接。核心板集成 FPGA、存储器、配置 Flash、电源及复位电路，构成 FPGA 最小运行系统；扩展底板提供视频、通信及通用 I/O 接口，便于连接输入输出设备并开展系统联调 [7]。这种结构兼顾了核心处理电路的集成与外围接口的扩展，适合本系统从算法验证到完整视频链路搭建的开发过程。

核心板提供 50 MHz、27 MHz 单端时钟源及 125 MHz 差分时钟源，其中 50 MHz 用作 FPGA 系统参考时钟，125 MHz 用作 HSST 高速收发器参考时钟。本工程使用板载 50 MHz 和 27 MHz 参考时钟，并通过 PLL 生成所需的内部工作时钟和视频输出像素时钟。板卡已有的时钟、电源、复位和 JTAG 配置条件，为逻辑下载与调试提供了基础。各外部设备的型号、接口电路及连接方式在下一节说明。

2.1.3 PDS 开发工具与工程组织

本系统使用紫光同创 Pango Design Suite（PDS）作为 FPGA 开发工具，工程归档版本为 PDS 2025.2 build 211867。PDS 面向紫光同创 FPGA 提供从 HDL 设计输入、逻辑综合、器件映射、布局布线到静态时序分析及位流生成的实现流程，并配合厂商 IP 完成时钟与存储接口等基础模块的集成。

实际主工程文件为 `EmbFPGA.pds`，顶层模块为 `hdmi_ddr3_top`。工程以 Verilog HDL 描述图像处理与控制逻辑，RTL 源码集中在 `src/` 目录；PLL、读写缓存及 DDR3 控制器等 IP 位于 `ipcore/` 目录，并通过 `.idf` 文件加入工程。引脚、电气属性和时序约束由 `src/constraints/hdmi_ddr3_top.fdc` 管理。开发时依据板卡手册核对引脚及接口电平，在 PDS 中完成综合与布局布线后，结合资源报告和时序报告检查实现结果，再生成用于板级验证的配置位流。固定工具版本、目标器件与约束文件，有助于保持后续功能迭代及验证结果的可追溯性。

工程依据：`../Pgl50h/EmbFPGA.pds`；`../Pgl50h/bitstream/pc_control_20261022_identity.json`

2.2 系统硬件设计

2.2.1 FPGA 器件与板卡选型

本项目使用紫光同创的 MES50HP 开发板, 该板搭载 Logos 系列的 PGL50H FPGA 芯片。

2.2.2 摄像头选型与视频输入

摄像头选用杰锐微通 USB 工业相机, 支持 1920x1080@60fps 分辨率输出。PC 通过 opencv 捕获相机原始图像, 通过 PC 副屏 hdmi 输出到开发板的 hdmi-in 接口, 经过板载



图 2.1: PGL50H 芯片实物图



图 2.2: MES50HP 开发板实物图

ms7200 芯片转为为 rgb888 实现视频输入。



图 2.3: 杰锐微通 USB 工业相机实物图

2.2.3 视频输出与显示接口

处理后的图像通过板载 ms7210 芯片编码后, 经开发板的 hdmi-out 接口输出, 经过绿联 USB 采集卡转换为 USB 视频流, 在 PC 端显示。

2.2.4 IMU 设计与姿态输入

imu 使用 robomasterC 型开发板, 其搭载了 stm32h407 主控与 bmi088 惯性测量单元, 可以通过 spi 通信获取 bmi088 原始数据, 并通过姿态解算算法将原始三轴加速度计数据和三轴陀螺仪数据转换为 yaw,pitch,roll 三轴欧拉角姿态信息, 最后经过 int16 量化后通过 uart 串口发送给开发板, 实现姿态输入。

2.2.5 云台设计

自研二自由度云台, 使用达妙电机驱动 yaw,pitch 轴, 实现摄像头姿态精准控制。

2.2.6 上位机设计与控制接口

通过板载 cp2102 usb 转串口芯片, 将开发板的 uart 串口连接到 PC 端, 实现上位机对开发板的控制和状态监控。

2.3 总体数据通路

图 2.4 给出默认路径。RGB888 输入先完成帧自适应 Gamma，再转换为 RGB565 以降低帧缓存带宽。采集、渲染和显示并行运行，矫正器使用源帧对应的姿态和功能快照生成完整结果帧，显示端只在安全的帧边界交接结果。




图 2.4: 默认配置的系统数据与控制通路

2.4 方案选择与实现边界

2.4.1 逆映射与分块访存方案

正向映射由输入像素寻找输出位置，可能出现输出冲突和未覆盖像素。本工程采用输出驱动的逆映射，对每个输出像素计算源坐标，再执行采样。源坐标在外部帧存储中分布不连续，因此使用分块包围矩形与片内缓存，将多个随机像素访问转换为行内突发读取。

分块仅用于调度和存储，块内仍逐像素计算逆投影，不使用四角网格插值。输出保持与输入相同的标定内参，不额外裁切或调整焦距；映射超出有效源域时输出黑色。

2.4.2 精度、资源与吞吐的取舍

RGB565 将单像素存储量由 24 bit 降为 16 bit，代价是颜色量化。默认最近邻采样降低访存和采样开销，但需评估边缘锯齿与高频纹理误差。当前采用精确流水除法路径，实验性倒数 LUT 默认关闭；历史串行双线性路径不具有当前分块路径的 30 fps 验证结果。【待补充：与 CPU/GPU 或串行 FPGA 路径的同条件定量对比】。

2.5 时钟域与帧级工作过程

系统参考时钟为 50 MHz，视频参考为 27 MHz；视频 PLL 产生 148.5 MHz 输出像素时钟，DDR 用户接口/渲染域为 100 MHz。输入像素时钟由 HDMI 接收侧提供，即使同为 148.5 MHz，也应按工程的实际异步关系处理。

帧级过程为：输入 SOF 提交功能设置并锁存姿态，完成源帧采集后允许调度渲染；渲染期间源槽和结果槽的归属保持不变；最后一个 DDR 写事务完成后登记结果，显示侧在 VS 边界及相关读事务安全结束后交接。处理未完成时继续显示上一完整结果帧。

待插入图片

插入开发板、HDMI 输入/输出、IMU、CP2102 和电源的连接照片，标注端口及信号方向。

图 2.5: 硬件连接与演示环境

工程依据：`../Pgl50h/src/top/hdmi_ddr3_top.v`；`../Pgl50h/src/constraints/hdmi_ddr3_top.fdc`

第三章　算法理论推导与 MATLAB 仿真

3.1　算法流程与成像坐标约定

本章从相机成像模型出发，推导镜头去畸变、姿态矫正及自适应 Gamma 校正算法，并给出图像重采样与 MATLAB 仿真的组织方法。其中，去畸变处理镜头引入的非线性几何误差，姿态矫正处理相机旋转导致的投影变化，Gamma 校正调整像素亮度映射。前两者共同确定输出像素在源图像中的位置，后者作用于像素值，三者的处理对象和评价方法有所区别。

本系统在源图像上执行自适应 Gamma，再通过组合几何映射一次性完成姿态与镜头补偿，最后重采样得到输出图像。将两个几何变换合并，可以避免依次生成中间图像造成的重复插值。Gamma 是非线性变换，通常不满足“先插值后增强”与“先增强后插值”等价，仿真与后续硬件比较时应保持处理顺序一致。

3.1.1　针孔模型与内参矩阵

设相机坐标系中空间点为 (X_c, Y_c, Z_c)，归一化成像坐标为

$$x = \frac{X_c}{Z_c}, \qquad y = \frac{Y_c}{Z_c}. \tag{3.1}$$

忽略像素轴倾斜时，理想像素坐标 (u, v) 满足

$$\lambda \begin{bmatrix} u \\ v \\ 1 \end{bmatrix} = K \begin{bmatrix} X_c \\ Y_c \\ Z_c \end{bmatrix}, \qquad K = \begin{bmatrix} f_x & 0 & c_x \\ 0 & f_y & c_y \\ 0 & 0 & 1 \end{bmatrix}, \tag{3.2}$$

其中 f_x, f_y 为以像素计的焦距，c_x, c_y 为主点坐标。本章采用列向量表示；原仿真使用的 MATLAB `cameraParameters.IntrinsicMatrix` 为该矩阵的转置，读取时需显式转换。

3.1.2 标定数据与像素中心

整理后的仿真沿用已有相机标定参数：

$$K = \begin{bmatrix} 748.4469 & 0 & 944.9033 \\ 0 & 748.0773 & 522.3963 \\ 0 & 0 & 1 \end{bmatrix}. \tag{3.3}$$

$$(k_1, k_2) = (0.0099, -0.0434), \qquad (p_1, p_2) = (0, 0). \tag{3.4}$$

这些参数记录于原仿真的 `para.txt`，与 FPGA 工程中的标定记录一致。本次统一输入为 1920×1080 图像，输出采用相同内参和尺寸。原目录中部分 BMP 和 MAT 归档为 1440×1080，不能直接与当前图像和内参混合比较；若裁切或缩放图像，应相应调整主点或焦距。

MATLAB 图像的像素中心从 1 开始，列坐标对应 u，行坐标对应 v，数组访问顺序为 $I(v, u)$。因此输出视线为

$$\boldsymbol{d}_o = K^{-1}[u, v, 1]^{\mathsf{T}} = \left[\frac{u - c_x}{f_x}, \frac{v - c_y}{f_y}, 1\right]^{\mathsf{T}}. \tag{3.5}$$

FPGA 接口使用从 0 开始的坐标，建立视线时应先加 1，最终源像素坐标再减 1。这一转换改变的是像素索引约定，不应通过修改标定焦距进行补偿。

3.2 镜头去畸变算法

3.2.1 径向与切向畸变模型

镜头畸变描述理想视线与实际感光平面位置之间的偏差。设归一化理想坐标为 (x, y)，到主点的归一化距离平方为

$$r^2 = x^2 + y^2. \tag{3.6}$$

二阶径向畸变模型取到 r^4 项，径向缩放系数为

$$L(r) = 1 + k_1 r^2 + k_2 r^4. \tag{3.7}$$

切向畸变常用于描述镜片与成像平面不完全平行等偏心因素，将两者叠加可得

$$x_d = xL(r) + 2p_1 xy + p_2(r^2 + 2x^2), \tag{3.8}$$

$$y_d = yL(r) + p_1(r^2 + 2y^2) + 2p_2 xy. \tag{3.9}$$

畸变源图像中的像素位置为

$$u_s = f_x x_d + c_x, \qquad v_s = f_y y_d + c_y. \tag{3.10}$$

本次真实标定中 $p_1 = p_2 = 0$，仍在程序中保留完整切向项，并以非零参数和已知坐标进行公式检查，避免零系数掩盖实现错误。

3.2.2 由正向成像模型构造逆映射

若逐个源像素寻找矫正后位置，非整数投影和离散取整可能导致多个源像素落入同一位置，也可能使部分输出位置无人写入。输出驱动的逆映射则遍历每个理想输出像素，用式 (3.8)–(3.10) 直接计算它对应的畸变源坐标：

$$I_o(u,v) = \mathcal{S}\left(I_s,\, u_s(u,v),\, v_s(u,v)\right), \tag{3.11}$$

其中 $\mathcal{S}$ 为重采样算子。这里不必逐像素求解畸变多项式的反函数，因为已知的是理想输出位置，实际需要的是该视线在原始畸变图像中的位置。

映射坐标应保留符号与小数精度，先进行有效性判断，再转换为数组索引。整理后的实现用双精度坐标图保存 u_s, v_s，将无效位置标为非数值，避免负坐标转换为无符号整数后回绕到图像另一侧。

3.2.3 去畸变 MATLAB 仿真

已有仿真使用 `cameraParameters` 建立相机模型，通过内置 `undistortImage` 与手工映射作比较，并采用 5 位小数的双线性权重模拟整数插值。本次保留原脚本于 `chapter3/reference/undistort/legacy/`，将手工映射、采样和实验入口分离，消除对当前工作目录和桌面显示设置的依赖。同时修正原手工函数中的切向项，统一为式 (3.8) 和式 (3.9)。

新的 `run_undistort_simulation.m` 读取同一张真实相机图像，分别生成浮点双线性、5 位权重双线性和最近邻结果，记录有效区域比例及量化误差。若安装 Computer Vision Toolbox，则额外调用内置去畸变函数，并用 `undistortPoints` 检查稀疏映射点的反向坐标一致性。内置图像的输出原点也会保存，避免不同输出视场之间直接做像素相减。

3.3 姿态矫正算法

3.3.1 参考视线到源相机视线的变换

镜头去畸变并不能消除相机方向变化引起的透视变化，因此还需建立参考视场与当前相机视场之间的旋转关系。本章定义相机坐标轴为 x 向右、y 向下、z 向前，以 yaw 角 ψ 和 pitch 角 θ 描述工程使用的两个姿态自由度。相应旋转矩阵为

$$R_y(\psi) = \begin{bmatrix} \cos\psi & 0 & \sin\psi \\ 0 & 1 & 0 \\ -\sin\psi & 0 & \cos\psi \end{bmatrix}, \qquad R_x(\theta) = \begin{bmatrix} 1 & 0 & 0 \\ 0 & \cos\theta & -\sin\theta \\ 0 & \sin\theta & \cos\theta \end{bmatrix}. \tag{3.12}$$




图 3.1: 真实相机图像的去畸变与插值对比（独立数值交叉检查生成）

按实际算法的运算顺序，输出参考视线先进行 yaw 变换，再进行 pitch 变换，故

$$\boldsymbol{d}_s = R\boldsymbol{d}_o, \qquad R = R_x(\theta)R_y(\psi). \tag{3.13}$$

若 C 表示源相机坐标到参考坐标的姿态矩阵，则 $C = R^{\mathsf{T}} = R_y(-\psi)R_x(-\theta)$。区分 C 与 R 可以避免将相机物理旋转直接当作逆采样方向。

令 $\boldsymbol{d}_o = [x, y, 1]^{\mathsf{T}}$，先计算

$$X_1 = \cos\psi\, x + \sin\psi, \qquad Y_1 = y, \qquad Z_1 = -\sin\psi\, x + \cos\psi, \tag{3.14}$$

再计算

$$X_s = X_1, \tag{3.15}$$

$$Y_s = \cos\theta\, Y_1 - \sin\theta\, Z_1, \tag{3.16}$$

$$Z_s = \sin\theta\, Y_1 + \cos\theta\, Z_1. \tag{3.17}$$

透视归一化后的源相机理想坐标为

$$x_s = X_s/Z_s, \qquad y_s = Y_s/Z_s. \tag{3.18}$$

当 Z_s 接近零或为负时，视线不具备稳定的前向投影，应判为无效。

3.3.2 单应关系与姿态、镜头补偿的组合

仅考虑相机绕光心旋转且暂不考虑镜头畸变时，有

$$\lambda\boldsymbol{p}_s = H\boldsymbol{p}_o, \qquad H = K_s R K_o^{-1}. \tag{3.19}$$

本系统中 $K_s = K_o = K$。由于存在齐次除法，yaw/pitch 引起的变换一般是投影变换，不能直接用二维平移或一般仿射近似替代整个视场的映射。纯旋转模型不依赖场景深度；如果云台转轴偏离光心而产生明显平移，不同深度目标会出现视差，该模型无法同时消除所有视差。

组合补偿的计算顺序为

$$\boldsymbol{p}_o \xrightarrow{K_o^{-1}} \boldsymbol{d}_o \xrightarrow{R} \boldsymbol{d}_s \xrightarrow{\text{透视归一化}} (x_s, y_s) \xrightarrow{\text{镜头模型}} (x_d, y_d) \xrightarrow{K_s} (u_s, v_s). \tag{3.20}$$

即将式 (3.18) 的结果代入镜头模型，最后只进行一次图像重采样。这也说明不能直接在畸变像素平面上套用理想相机的单应矩阵。

3.3.3 姿态输入、有效域与 MATLAB 实验

工程姿态量按每弧度 2048 个整数单位传送，解码关系为

$$\psi = q_\psi / 2048, \qquad \theta = q_\theta / 2048. \tag{3.21}$$

当前 FPGA 分块通路的每轴限幅约为 $\pm 15^\circ$，roll 不参与变换。MATLAB 使用双精度三角函数，并单独比较角度量化前后的坐标，用以分析姿态输入量化误差；它并未模拟 RTL 的每一级截断和查表误差。

`run_pose_simulation.m` 构造已知的彩色网格参考平面，先用 R^{T} 合成当前相机图像，再用 R 进行矫正。该实验关闭镜头畸变以单独考察旋转关系，测试零姿态、单轴转动、双轴组合及边界角度。理论检查将程序得到的源坐标经式 (3.19) 的逆变换投回，统计与原输出坐标的差异；图像检查则统计两次采样后与参考图的 RGB 误差。两者分别反映几何一致性和离散重采样损失，不能混为同一精度指标。




图 3.2: 已知参考网格、合成相机图像与姿态矫正结果（独立数值交叉检查生成）

统计图像误差时，仅使用输入与合成图像共同可见、且四个插值邻点均有效的区域。视场外像素置黑，不能把填黑区域当作真实图像参与误差评价。这类合成实验验证数学映射关系，物理云台的轴向、IMU 零点与时间同步仍需单独实测。

3.4 图像重采样及通用处理方法

3.4.1 最近邻与双线性插值

源坐标 (u_s, v_s) 通常不是整数。最近邻采样选择最近像素，

$$I_o(u,v) = I_s\left(\left\lfloor u_s + \tfrac{1}{2} \right\rfloor, \left\lfloor v_s + \tfrac{1}{2} \right\rfloor\right), \tag{3.22}$$

上式采用图像坐标书写，程序数组索引仍为先行后列。最近邻实现简单、读取次数少，但会在斜边与细纹理处产生明显的锯齿或跳变。

双线性插值先沿水平方向对相邻两个像素作线性插值，再沿竖直方向插值。设 $i = \lfloor u_s \rfloor$、$j = \lfloor v_s \rfloor$，$\alpha = u_s - i$、$\beta = v_s - j$，则

$$\begin{aligned} I_o = {} & (1-\alpha)(1-\beta) I_s(i,j) + \alpha(1-\beta) I_s(i+1,j) \\ & + (1-\alpha)\beta I_s(i,j+1) + \alpha\beta I_s(i+1,j+1). \end{aligned} \tag{3.23}$$

四个权重非负且和为 1，因此常值图像应保持不变，线性灰度平面在内部区域可以精确重建。双线性插值能改善局部连续性，但也可能使高频细节变软，其效果应结合斜边和纹理区域评价，不能仅凭观感认定清晰度提高。

3.4.2 权重量化与整数累加

为研究有限精度影响，设置 $F = 2^b$，将小数位置量化为

$$a = \mathrm{round}(F\alpha), \qquad b_q = \mathrm{round}(F\beta). \tag{3.24}$$

将式 (3.23) 的四个权重改写为整数乘积，先计算

$$\begin{aligned} A = {} & (F-a)(F-b_q) I_{00} + a(F-b_q) I_{10} \\ & + (F-a) b_q I_{01} + a b_q I_{11}, \end{aligned} \tag{3.25}$$

再取 $I_o = \lfloor A / F^2 \rfloor$。原仿真使用 $b = 5$，故最后除以 2^{10} 可由移位完成。量化值允许等于 F，因此权重在程序中不能被误当作只能表示 $0 \ldots F-1$ 的整数。仿真还保留浮点权重并在输出处取整的参考路径，二者差异包含权重量化和最终舍入规则的影响。

3.4.3 边界、有效掩码与颜色处理

对不在源图像闭区间 $[1, W] \times [1, H]$ 内的坐标，默认输出黑色并记录无效掩码。对恰好位于末行或末列的有效坐标，重复边界邻点完成退化的一维插值，从而保证零变换可以完整保留原图。另提供边界复制模式用于方案比较，但该模式会把边缘内容延伸到视场外，不能视为恢复了未采集的信息。

有效掩码应来自映射与采样条件，不能根据输出 RGB 是否为零判断，因为图像本身也可能包含黑色目标。数值保护还限制相机后方视线及径向模型的过度外推。共用参考函数的深度阈值取 $1024/2^{18}$，径向支持上限取 $r^2 \le 600000/2^{18}$，与工程数值保护保持联系；该上限是算法支持域，不代表独立测得的镜头视场。

RGB 三个通道使用同一组坐标和权重分别插值。本章参考保留 RGB888，用于观察算法与采样误差；硬件帧缓存采用 RGB565，比较硬件输出时还应单独考虑颜色量化。误差统计统一限定到共同有效区域 Ω，例如

$$E_{\mathrm{RGB}} = \sqrt{\frac{1}{3|\Omega|} \sum_{(u,v)\in\Omega} \sum_{c\in\{R,G,B\}} \left(I_o^{(c)}(u,v) - I_{\mathrm{ref}}^{(c)}(u,v) \right)^2}. \tag{3.26}$$

几何坐标误差则以像素为单位，按二维坐标距离计算，不能与灰度级误差直接比较。

3.5 帧自适应 Gamma 矫正算法

3.5.1 Gamma 变换与查找表

将 8 位像素 z 归一化为 $s = z/255$，本系统直接以指数 γ 定义变换

$$T_\gamma(z) = \mathrm{round}\left[255 \left(\frac{z}{255} \right)^{\gamma} \right]. \tag{3.27}$$

这里的指数就是 γ，没有另取其倒数。当 $0 < \gamma < 1$ 时提升中低灰度，当 $\gamma > 1$ 时压低中间灰度，$\gamma = 1$ 时保持恒等映射。端点 0 和 255 保持不变，映射单调，但无法恢复曝光时已饱和或被噪声淹没的细节。

本系统设置七档指数

$$\gamma_c \in \{0.50, 0.65, 0.80, 1.00, 1.25, 1.55, 1.90\}, \qquad c = 0, 1, \ldots, 6. \tag{3.28}$$

每档预先生成 256 项查找表，RGB 三通道共用同一条曲线并独立查表。对三个通道分别施加非线性变换仍可能改变通道比值和饱和度，因此增强评价除平均亮度外还应观察颜色表现。

3.5.2 原始亮度统计与曲线选择

为降低硬件统计代价，用整数近似亮度

$$Y = \left\lfloor \frac{R + 2G + B}{4} \right\rfloor. \tag{3.29}$$

只统计有效图像像素，定义帧像素数 N、亮度和 S、暗像素数 D 和高光像素数 H：

$$S = \sum Y, \qquad D = \sum \mathbf{1}(Y < 48), \qquad H = \sum \mathbf{1}(Y \ge 208), \qquad \mu = S/N. \tag{3.30}$$




图 3.3: 七档 Gamma 像素映射曲线（独立数值交叉检查生成）

表 3.1: 非混合光照场景的 Gamma 选档规则

原始帧平均亮度 μ	曲线编号 c	指数 γ_c
$\mu < 48$	0	0.50
$48 \le \mu < 80$	1	0.65
$80 \le \mu < 112$	2	0.80
$112 \le \mu \le 144$	3	1.00
$144 < \mu \le 176$	4	1.25
$176 < \mu \le 208$	5	1.55
$208 < \mu$	6	1.90

统计对象始终为增强前的原始输入，避免输出亮度改变后反过来驱动选档而形成振荡。若 $D/N \geq 1/8$ 且 $H/N \geq 1/8$，优先判为混合光照，选择 $c = 2$，采用温和的暗部提升；否则按表 3.1 选择候选曲线。

硬件中不必实际求平均值或比例，例如 $\mu < 48$ 改写为 $S < 48N$，混合光照条件改写为 $8D \geq N$ 且 $8H \geq N$，可利用常数乘法、移位和比较完成。

3.5.3 跨帧确认与平滑切换

为抑制图像内容变化带来的亮度闪烁，系统要求连续两帧得到相同候选分类后，才更新目标曲线；实际曲线在每个帧起点最多向目标移动一档，且整帧固定。令 c_n 为第 n 帧的候选分类，a_n 为该帧使用的实际曲线，t_n 为第 n 帧起点完成上一帧分类后的目标，则

$$a_n = a_{n-1} + \operatorname{sgn}(t_{n-1} - a_{n-1}), \tag{3.31}$$

$$t_n = \begin{cases} c_{n-1}, & c_{n-1} = c_{n-2} \text{ 且两个分类均有效,} \\ t_{n-1}, & \text{其他情况.} \end{cases} \tag{3.32}$$

初始实际曲线与目标曲线均为 3，即恒等映射。第 $n-1$ 帧统计在第 n 帧开始时才完整可用，且该帧实际曲线已按旧目标锁定，新目标最早影响第 $n+1$ 帧。例如从启动起连续输入暗图，前六帧实际曲线依次为 $3, 3, 3, 2, 1, 0$。MATLAB 模型保留这一因果顺序，不用当前帧的全图统计提前处理当前帧。

3.5.4 自适应 Gamma MATLAB 仿真

`run_gamma_simulation.m` 以真实图像为基础，构造正常、暗光、强光及左右混合光照四种受控测试输入，每种连续输入 10 帧，记录原始与增强后平均亮度、候选、目标和实际曲线。为减少实验开销，仅在这个无几何变换的实验中对图像作四倍间隔抽样。这些输入用于测试响应机制，不等同于真实低照度传感器噪声或自动曝光过程。

3.6 仿真代码组织与结果分析

3.6.1 目录与复现入口

所有 MATLAB 仿真位于 `chapter3/reference/`，共用参数只在 `common/simulation_config.m` 中定义，主要文件见表 3.2。原始图像、标定文本及历史 MAT/BMP 数据保留，新的运行结果写入 `results/`，论文插图写入 `chapter3/figures/`。

在报告根目录启动 MATLAB 后执行：

```
addpath('chapter3/reference');
run_all_simulations;
```




图 3.4: 四种受控光照场景及稳定后的增强效果（独立数值交叉检查生成）




图 3.5: 亮度统计与曲线切换的帧序列（独立数值交叉检查生成）

表 3.2: MATLAB 仿真程序组织

文件（相对于 chapter3/reference/）	功能
run_all_simulations.m	三个算法的统一运行入口
check_simulation_models.m	解析样例、边界和控制时序检查
common/inverse_camera_map.m	姿态与镜头模型的组合坐标映射
common/sample_image.m	最近邻、浮点和量化双线性采样
common/pose_rotation.m	姿态旋转矩阵
common/adaptive_gamma_frame.m	带历史状态的因果帧级 Gamma 模型
undistort/run_undistort_simulation.m	去畸变及插值精度比较
pose/run_pose_simulation.m	合成图卡、姿态扫描及角度量化实验
gamma/run_gamma_simulation.m	复杂光照与帧间响应实验

核心算法只依赖 MATLAB 基础数组、图像读写和绘图功能；内置去畸变比较需要 Computer Vision Toolbox，保留的图卡质量评估函数还依赖 Image Processing Toolbox。没有相应工具箱时，手工模型仍可运行，内置比较按可用性跳过。

3.6.2 验证状态与数值观察

本次环境中 MATLAB 启动未成功，因此新增 MATLAB 程序尚无成功运行记录。为检查公式和取得可审查的参考结果，另提供 verify_reference.py，采用独立的 SciPy 插值和矩阵运算进行数值交叉检查。本章图示与以下数值均来自该检查，不能标为 MATLAB 实测或 FPGA 板测结果；MATLAB 成功运行后将独立生成不带 _reference 后缀的插图和指标文件。

在本次 1920×1080 真实图像上，零姿态去畸变映射的有效区域占比为 100%，这仅说明当前参数与输出视场下坐标落在源图内。5 位权重双线性与浮点双线性的最大通道差为 5 灰度级，RGB 均方根差约为 0.677 灰度级。该结果反映插值权重及取整差异，不能据此代替镜头标定精度或图像清晰度指标。

在 yaw 为 10°、pitch 为 -8° 的合成图卡实验中，共同有效区域约占 73.83%，两次采样后的 RGB 均方根误差约为 8.88 灰度级。六组姿态的连续坐标往返误差低于 10^{-9} 像素，而仅对输入角度作 Q2048 量化后，该双轴场景的源坐标均方根变化约为 0.239 像素。这说明连续几何一致性、姿态量化和图像插值损失应分别评价。

在稳定后的暗光测试段，平均亮度从约 18.67 提升至 64.14；强光段从约 230.51 降至 211.30；混合光照选择指数为 0.80 的温和曲线。七档曲线及安全恒等档的 2048 项数值与当前 FPGA Gamma ROM 一致，帧间实际曲线变化也满足每帧至多一档的约束。这些结果验证了模型的数值关系与控制逻辑，最终画质、颜色、动态姿态同步及硬件吞吐

分别在后续硬件与测试章节中评价。

第四章　FPGA 代码设计与实现

4.1　设计范围与 RTL 总体结构

本章以 `../Pgl50h/EmbFPGA.pds` 登记的工程及 `src/top/hdmi_ddr3_top.v` 默认参数为依据，说明第三章算法在 PGL50H-FBG484-6 上的 RTL 实现。系统输入、输出均为 1920 × 1080、60 Hz 的 HDMI 视频，外部并行接口采用 RGB888，DDR3 内的源帧和结果帧采用 RGB565。算法按完整源帧调度，显示端按独立光栅连续扫描，两者通过结果帧槽解耦；60 Hz 输出时序本身不代表每秒产生 60 个不同的矫正结果。

默认参数为 `UNDISTORT_ENABLE=1`、`POSE_CORRECTION_ENABLE=1`、`POSE_TILED_ENABLE=1`、`INTERPOLATION_MODE=1`，即启用双槽分块逆投影与最近邻采样。输入预处理选择 `ADAPTIVE_PREPROCESS_MODE=3`，启用帧自适应 Gamma；`PC_CONTROL_ENABLE=1` 支持运行时控制。`POSE_RECIPROCAL_LUT_ENABLE=0` 选择恢复除法流水线，`OUTPUT_BYPASS=0` 选择处理后输出。双线性插值由保留的串行路径实现，不属于本章默认分块数据通路。

图 4.1 给出按实际实例关系整理的 RTL 结构原理图。图中的 DDR3 控制器以及时钟通路使用的 PLL 采用厂商 IP；像素处理、帧管理和仲裁功能由工程 RTL 实现。




图 4.1: 默认配置的 RTL 数据通路结构原理图（按源码连接重绘）

表 4.1: 默认数据通路中的主要模块及职责

模块（相对 src/）	实现职责
top/hdmi_ddr3_top.v	连接板级接口、PLL、DDR3 IP、视频处理和控制通路；按参数选择生成分支。
board/ms72xx_ctl.v	组织 MS7200、MS7210 的寄存器初始化及两路 I^2C 接口。
video/preprocess/adaptive_gamma_stream.v	原始帧亮度统计、目标曲线选择、三通道同步 LUT 查询及旁路对齐。
video/format/rgb888_to_rgb565.v	对齐 VS、DE 与 RGB，寄存输出 RGB565 写接口。
video/pose/fram_buf_pose.v	完整源帧采集、帧槽分配、姿态快照、渲染启动、结果发布与显示读出。
video/pose/pose_renderer_tiled.v	双块槽调度、逐像素投影、源区域预取、最近邻采样及结果突发写回。
video/pose/pose_inverse_project_q14.v	帧姿态系数准备、定点逆投影、镜头模型及坐标有效性判定。
video/pose/pose_ddr_arbiter.v	两个写客户端、两个读客户端共享 DDR3 用户接口；核验长度、ID 和 LAST。
video/pose/pose_async_fifo.v	采集和显示数据的双时钟缓冲, 含同步 RAM 预取与 Gray 指针同步。
video/timing/sync_vg.v、video_raster_delay.v	独立生成 1080p60 光栅，延迟显示 DE；二者位于同一目录。
video/format/rgb565_to_rgb888.v、video/preprocess/gamma_correct_rgb888.v	RGB 展开及输出寄存；自动 Gamma 模式关闭后级固定 Gamma 运算。
imu/imu_protocol_50m.v、imu/attitude_cdc.v	IMU 串口解析及姿态快照跨域。
control/cp2102_control.v、control/video_control_cdc.v	PC 协议解析、串口应答及输入帧边界应用控制掩码。

模块（相对 src/）	实现职责
control/gamma_telemetry.v、control/cdc_snapshot.v	形成同帧统计快照，握手跨域后发送遥测。

工程还保留线性帧缓存、单独去畸变及串行姿态矫正等生成分支。独立文件 pose_frame_bank_allocator.v 和 pose_tile_read_scheduler.v 虽登记在工程中，默认路径未实例化；本章的帧槽、块读取调度分别对应 fram_buf_pose.v 和 pose_renderer_tiled.v 内部逻辑。

工程依据：../Pgl50h/EmbFPGA.pds；../Pgl50h/src/top/hdmi_ddr3_top.v

4.2 顶层接口、时钟与启动控制

4.2.1 顶层端口及接口边界

表 4.2 中方向均相对于 FPGA。视频接口使用 DE 指示有效像素，输入 HS 不参与默认路径的逐行地址计数；完整帧内有效像素按 DE 顺序打包，不进行水平抽列或缩放。

4.2.2 时钟域划分与复位顺序

系统分为四类工作域，如表 4.3 所示。输入、输出像素时钟即使标称频率相同，也来自不同信号源，不能直接混用。视频 PLL 锁定后，cfg_clk 域计数至 10000，约等待 1 ms，再拉高 rstn_out。ms72xx_ctl 先完成接收端 MS7200 的配置，再以接收端完成信号释放 MS7210 配置状态机；两路 I^2C 使用独立驱动，按约 400 kHz 参数配置，寄存器地址低字节先发送。DDR3 IP 同时以 rstn_out 释放复位并完成校准。

系统、输入像素和输出像素逻辑设置各自的两级复位释放同步寄存器；帧缓存与异步 FIFO 以 ddr_init_done 为复位条件，分别在像素域释放。跨域数据通路只有在相应复位释放且有效标志成立后使用。输出光栅由 video_reset_n 控制，独立于 DDR 校准和首帧完成状态运行，因此初始化尚未完成时仍能提供标准行场时序，并用诊断颜色表示状态。

4.3 视频输入、自适应 Gamma 与输出时序

4.3.1 固定延迟的输入数据通路

默认输入通路如图 4.2。原始 RGB、DE 和低有效 VS 首先在 pixclk_in 上升沿寄存；送入自动 Gamma 时将 VS 取反，以高有效 VS 的上升沿表示帧起始 SOF。Gamma 的

表 4.2: 顶层主要物理接口

端口组及位宽	方向	含义
sys_clk、video_ref_clk	输入	板载 50 MHz 系统时钟、27 MHz 视频参考时钟。
pixclk_in、vs_in/hs_in/de_in、r_in/g_in/b_in[7:0]	输入	MS7200 输出的源同步像素总线，1080p60 下约 148.5 MHz。
pixclk_out、vs_out/hs_out/de_out、r_out/g_out/b_out[7:0]	输出	驱动 MS7210 的并行视频总线。
imu_uart_rx	输入	IMU UART，921600 bit/s、8N1。
pc_uart_rx、pc_uart_tx	入/出	板载 CP2102 UART，115200 bit/s、8N1。
sys_led[7:0]	输出	低三位依次显示镜头、姿态、Gamma 的已应用使能，其余位为 0。
rstn_out、两路 iic*_scl/sda	出/双向	桥芯片复位与寄存器配置，SDA 通过三态接口连接。
mem_a[14:0]、mem_ba[2:0]、命令/时钟端口	输出	DDR3 行列/Bank 地址、差分时钟及命令控制。
mem_dq[31:0]、mem_dqs(_n)[3:0]、mem_dm[3:0]	双向/出	32 bit DDR3 物理数据、四组差分数据选通与字节屏蔽。

表 4.3: 实际工作时钟与承载逻辑

时钟域	来源与频率	承载逻辑
sys_clk	板载 50 MHz	UART 接收/发送、IMU 协议、PC 控制。
cfg_clk	$27 \times 44/119 \approx 9.983$ MHz	启动等待及 MS72xx I^2C 配置。
pixclk_in	HDMI 接收像素时钟	输入寄存、自动 Gamma、RGB565 打包、源帧姿态锁存。
ddr_core_clk	DDR3 IP 用户时钟 100 MHz	采集写入、帧槽管理、投影/渲染、DDR 仲裁及显示预取。
pixel_clk	$27 \times 44/8 = 148.5$ MHz	输出光栅、RGB565 解包、输出流水线。

两个寄存级同时处理 RGB、完整 VS 电平和 DE，再由 rgb888_to_rgb565 寄存成写接口。总计四拍输入延迟，其中格式转换为

$$P_{565} = \{R[7:3],\ G[7:2],\ B[7:3]\}. \tag{4.1}$$

格式转换输出 wr_en、wr_data[15:0] 和 vs_out 进入帧缓存；SOF 在帧缓存入口恢复为高有效 wr_fsync。Gamma 关闭时使用同延迟旁路，保证开关前后帧同步与像素位置不变。




图 4.2: 自适应 Gamma 的像素流水线与帧级控制回路

4.3.2 Gamma 的统计、控制与 LUT 电路

adaptive_gamma_stream 的数据接口为 in_r/g/b[7:0]、in_de/in_vs 输入和对应 out_r/g/b[7:0]、out_de/out_vs 输出，流水线启动间隔为一拍，接口不支持输入回压。控制端 enable 在 SOF 锁存，输出 active_curve[2:0]、target_curve[2:0] 表示曲线状态。

亮度以 $Y = (R + 2G + B) \gg 2$ 计算，仅对原始输入的 DE 像素累加。内部亮度和为 30 bit，像素数、暗像素数和高亮像素数为 22 bit，分别覆盖 1080p 的最大亮度和 528768000 与像素数 2073600。统计结果在下一帧 SOF 以 stats_valid 发布，四项统计扩展为 32 bit；stats_curve/stats_target/stats_enabled 描述刚完成的统计帧。

曲线选择电路通过亮度和 S 与常数倍像素数 N 比较，避免实时求平均值除法。在不满足混合光照判据时，按表 4.4 选曲线。若暗像素 $Y < 48$ 和高亮像素 $Y \geq 208$ 均至少占 $1/8$，优先选择曲线 2。连续两次分类相同才更新目标曲线；活动曲线仅在 SOF 向当时已有目标移动一级。当前 SOF 发布的统计稍后才形成新目标，因此不会改变正在开始的这一帧。复位时活动与目标均为恒等曲线 3。adaptive_gamma_lut 按 round$[255(v/255)^{\gamma}]$ 预存映射，地址为曲线号与 8 bit 通道值拼接；每通道实例化一份 2048×8 bit 同步 ROM。关闭增强仍保留原始统计与曲线状态演进，像素选择延迟匹配的旁路值。

工程依据：../Pg150h/src/video/preprocess/adaptive_gamma_stream.v;adaptive_gamma_lut.v

表 4.4: 自动 Gamma 的分类规则及预存指数

分类条件（依次判定）	曲线编号	LUT 指数 γ
$S < 48N$	0	0.50
$48N \le S < 80N$	1	0.65
$80N \le S < 112N$	2	0.80
$S > 208N$	6	1.90
$176N < S \le 208N$	5	1.55
$144N < S \le 176N$	4	1.25
其余	3	1.00

4.3.3 显示读出及行场对齐

sync_vg 的行总长为 2200 像素，场总长为 1125 行，有效区域为 1920×1080；水平前肩/同步/后肩分别为 88/44/148，垂直分别为 4/5/36。在 148.5 MHz 下，帧率为 $148.5 \times 10^6/(2200 \times 1125) = 60$ Hz。默认 alg_rd_en=timing_de，每个有效扫描位置都请求一个像素。

显示 FIFO 的 256 bit 数据按低位到高位拆成 16 个 RGB565 像素，fram_buf_pose 内两拍寄存输出像素。video_raster_delay 将光栅 DE 延迟同样的两拍，rgb565_to_rgb888 用位复制组合展开到 RGB888，后级 gamma_correct_rgb888 即使关闭运算仍保留一拍寄存，最终顶层输出再寄存一拍。因此默认数据、DE、HS、VS 相对于输出时序源均延迟四拍。自动 Gamma 生效时后级固定 Gamma 被旁路，避免重复校正。

最终视频寄存器放置在输出 I/O 单元；物理 pixclk_out 保持正相，RGB/控制在上升沿更新，MS7210 按下降沿采样。DE 无效时 RGB 清零；有效期内依优先级输出初始化诊断颜色：发送端未完成为品红、DDR PLL 未锁定为蓝、DLL 未锁定为青、DDR 未完成校准为红、尚无完整结果帧为黄，均就绪后输出处理数据。

工程依据：../Pgl50h/src/top/hdmi_ddr3_top.v；../Pgl50h/src/video/timing/

4.4 完整帧缓存与帧槽所有权

4.4.1 帧缓存接口和 DDR 地址组织

fram_buf_pose 将采集、渲染与显示封装为统一帧缓存。输入域接收 wr_fsync/wr_en/wr_data[15:0] 和已跨域的 imu_yaw/imu_pitch[15:0]、lens_enable；输出域接收 rd_fsync/rd_en，返回 vout_de/vout_data[15:0]；DDR 域输出下节定义的用户命令。init_done 在首个结果帧交给显示后置位，captured_frames/rendered_frames/displayed_frames 分别计数采集提交、渲染完成和结果发布次数。这些诊

断计数及 `protocol_error` 等端口在当前顶层留空，未直接接入 UART 遥测。

一帧的有效数据量为

$$S_f = 1920 \times 1080 \times 2 = 4147200 \text{ bytes}, \qquad N_b = \frac{1920 \times 1080}{16} = 129600 \text{ beat}. \tag{4.2}$$

DDR 用户地址以 32 bit word 为单位，一拍 256 bit 占 8 个地址单位，同一帧相邻行首地址相差 $1920/2 = 960$。帧槽 b 的基址及其中像素 (x, y) 所在 beat 地址为

$$A_b = b\,2^{22}, \qquad A(b, x, y) = A_b + 960y + 8\left\lfloor \frac{x}{16} \right\rfloor. \tag{4.3}$$

像素在 beat 内的 lane 为 $x \bmod 16$，首像素位于数据低 16 bit。基址转换为字节地址后如表 4.5。帧槽间隔为 16 MiB，仅有效帧载荷参与传输；DDR 帧槽与后文片内两个块槽是

表 4.5: DDR3 帧槽布局

槽号	用户地址基址（word）	字节地址基址	用途
0	`0x0000000`	`0x00000000`	源帧 A
1	`0x0400000`	`0x01000000`	结果帧 A
2	`0x0800000`	`0x02000000`	结果帧 B
3	`0x0C00000`	`0x03000000`	源帧 B

不同层次的缓存。

4.4.2 源帧采集、提交与并行调度

DDR 域翻转 `capture_request` 请求一帧，输入域同步该翻转，在下一个 SOF 才开始采集，并同时锁存 yaw、pitch 和镜头使能。每收齐 16 个有效像素产生一个 256 bit FIFO 写脉冲。DDR 域从采集 FIFO 取数，先装满最多 16 beat 的客户端突发 RAM，再提交写命令。未凑满 16 beat 的尾部在确认采集结束且 FIFO 排空后提交。

输入域收齐 2073600 个像素后发布完成翻转；DDR 域同步完成与失败标志，再等待 8 个 DDR 时钟，使完成消息和最后一笔 FIFO 写指针均有时间到达。只有 FIFO 无有效数据、占用计数为零、无未完成采集写、突发缓冲为空，且已完成写入恰为 129600 beat 时，才接受该源帧。输入提前出现新 SOF、FIFO 满导致写脉冲未被接受或帧长度不符，均使该帧被丢弃并重新请求。HDMI 输入不能回压，FIFO 的 `wr_ready` 只用于检测接收失败。

默认快速路径的控制状态为 `C_REQUEST`（请求采集）、`C_CAPTURE`（收集并提交）和 `C_RENDER`（完整源帧等待调度）。后者需等待渲染器空闲、无待发布结果且无渲染错误，再把源帧槽、姿态和镜头使能交给渲染器。启动后采集槽在 0/3 间切换，下一帧采集与当前帧渲染重叠；若新源帧已就绪而渲染器仍忙，就保持该源帧，并跳过后续输入帧，直到它可以调度。




图 4.3: 源帧与结果帧的逻辑所有权流转（概念状态，与 RTL 标志及控制状态对应）

4.4.3 结果发布与显示 epoch 握手

结果帧始终写入当前显示槽之外的 1/2 号槽。`renderer_done` 且无错误时设置 `pending_valid`，表示完整结果已提交。显示域在 VS 上升沿翻转 `display_request`，开始刷新 epoch，停止使用旧像素并排空显示 FIFO。DDR 域检测到新 epoch 后停止发旧帧读命令，等在途读完成且 FIFO 写域空闲额度恢复为全深度，才确认 epoch；此时如有待发布结果则切换显示槽，否则继续使用原显示槽。显示域收到确认后返回 `display_accept_epoch`，DDR 域收到此接受消息才允许新一轮预取。因此旧事务、旧 FIFO 数据均先结束，随后才允许新的帧数据进入。

显示按最多 16 beat 突发预取，发命令前检查 FIFO 空闲额度能够容纳整笔返回。若有效扫描期间 FIFO 饥饿，置位粘滞诊断 `display_underrun`，并把本帧余下像素补黑、排掉迟到数据，下一帧边界重新交接，避免晚到像素造成水平错位。`displayed_frames` 只在发布新结果时增加，不能用它直接计数全部物理 HDMI 扫描帧。

工程依据：`../Pgl50h/src/video/pose/fram_buf_pose.v`

4.5 双槽分块渲染器设计

4.5.1 接口契约、块划分与片内存储

`pose_renderer_tiled` 工作在 100 MHz DDR 用户时钟域。`start` 仅在 `busy=0` 时接收；同时锁存 `source_bank[1:0]`、`render_bank[1:0]`、`yaw_q2048/pitch_q2048[15:0]` 和 `lens_enable`。整个渲染过程中这些帧级参数保持不变。`done` 为一拍完成脉冲，`completed_bank[1:0]` 指示结果槽；`error` 表示容量或数据返回异常，出现后停止继续调度，当前实现依赖复位恢复。

输出划分为 128×32 的块，按从左到右、从上到下顺序遍历。1080p 共 15 列、34 排、510 块，最后一排高度为 24。每块所有输出像素均执行定点逆投影，逐点记录最近邻采样坐标，不采用只计算块角点的网格近似。内部块槽 0/1 各包含坐标 RAM、源区域

RAM 和输出 RAM，容量见表 4.6。这些是 RTL 逻辑容量，实际 DRM 位置数还取决于

表 4.6: 默认分块配置的逻辑缓存容量

缓存	容量	实现用途
`coordinates`	总计 8192×23 bit	每项为有效位、11 bit 源行坐标、11 bit 源列坐标。
`source_mem`	总计 4096×256 bit	每槽 2048 beat，即 64 KiB 源矩形缓存。
`output_mem`	总计 512×256 bit	每槽 256 beat，容纳一个完整 128×32 结果块。
采集/显示 FIFO	各 512×256 bit	各 16 KiB，跨像素域与 DDR 域。
采集/渲染写 RAM	各 16×256 bit	客户端持有的分布式 RAM 突发缓冲。

端口组织和工具映射。大容量 RAM 不逐项复位，而是复位指针、占用和有效状态，以先写后读及槽所有权防止使用旧内容，并保持同步块 RAM 推断。

4.5.2 投影、包围矩形与源区域预取

图 4.4 将投影/读源、采样和写回三个并行状态机展开。`pb` 指向投影/预取块槽，`sb` 指向采样/写回块槽；`occupied` 与 `ready_tiles` 分别表示槽被占用、坐标和源区域已准备好。投影器每拍接收一个块内输出位置，返回值有效时用

$$x_t = \left\lfloor u_s + \tfrac{1}{2} \right\rfloor, \qquad y_t = \left\lfloor v_s + \tfrac{1}{2} \right\rfloor \tag{4.4}$$

得到最近邻坐标。RTL 直接使用 Q14 坐标整数部分加第 13 位实现舍入，并对所有有效采样点求 $x_{\min}, x_{\max}, y_{\min}, y_{\max}$。

源矩形按 16 像素打包边界横向扩展，所需 beat 数为

$$W_s = \left\lfloor \frac{x_{\max}}{16} \right\rfloor - \left\lfloor \frac{x_{\min}}{16} \right\rfloor + 1, \qquad H_s = y_{\max} - y_{\min} + 1, \qquad B_s = W_s H_s. \tag{4.5}$$

`P_BOUNDS` 寄存矩形宽高，`P_AREA` 寄存面积，`P_CAPACITY` 检查 $B_s \le 2048$，将减法、乘法和比较分到不同周期。超限时在发出首个读命令前置错，避免源 RAM 地址截断引起静默覆盖。全块坐标无效时直接标记块就绪，后续生成黑块而不读源帧。

读取接口为 `rd_cmd_valid/ready`、`rd_cmd_addr[27:0]`、`rd_cmd_len[4:0]`，长度为实际 beat 数 1～16。按源矩形逐行发突发，不把跨行的无关数据并入同笔请求。返回接口 `rd_data_valid`、`rd_data[255:0]`、`rd_data_last` 没有回压；这里的 `rd_data_last` 接的是仲裁器核验后的读完成脉冲。每拍写入当前块槽源 RAM，并核对末拍位置与累计缓存容量。读源完成后发布 `ready_tiles[pb]`，投影端转向另一空槽。




图 4.4: 双槽分块渲染流程（按三个实际状态机分组，省略等待自环）

4.5.3 最近邻采样、行就绪与结果写回

采样状态机对就绪块依序读取坐标，经过“坐标 RAM → 相对地址 → 源 RAM → lane 选择 → 打包”流水线，每拍启动一个像素。若源矩形左边界的 beat 列为 x_{w0}、首行为 y_0，局部源 RAM 地址为

$$a_{\text{local}} = (y_t - y_0)W_s + (\lfloor x_t/16 \rfloor - x_{w0})\,. \tag{4.6}$$

以 x_t mod 16 选择 16 bit 像素；坐标有效位为零时输出黑色。每 16 个像素打包写入输出 RAM，`rows_ready` 记录已完整生成的行数。

写回状态机无需等待整块采样结束，只需下一行已经完整生成，即可在 `W_LOAD` 将该行从同步输出 RAM 装载到客户端突发 RAM，排空最后一拍 RAM 读延迟后，以 `W_CMD` 发写请求。一个 128 像素行对应 8 beat，写地址按式 (4.3) 计算。`wr_cmd_valid/ready` 仅表示仲裁器接收命令，客户端仍须保持缓冲内容，直到 `wr_done` 才推进结果行。块最后一行真实写完后清除占用、切换 `sb`；最后一个块提交后才撤销 `busy` 并产生 `done`，不会在仅完成投影或发出写地址时发布结果。

两个块槽允许第 $n+1$ 块投影及读源与第 n 块采样和写回重叠；同块内还允许已完成行写回与后续行采样重叠。当两个几何开关均关闭、帧姿态为零时，渲染器选择精确恒等坐标通路，避开定点往返误差和投影器的边界保护，保留最后一行、最后一列的直接拷贝。

工程依据：`../Pgl50h/src/video/pose/pose_renderer_tiled.v`

4.6 姿态与镜头联合逆投影流水线

4.6.1 模块接口与定点格式

`pose_inverse_project_q14` 以 `pose_load` 锁存帧姿态及镜头开关，准备三角系数后置 `pose_ready`；渲染器等待该信号后才发送像素。输入为 `in_valid` 与 `dst_x/dst_y[10:0]`，输出为 `out_valid`、`map_valid` 和两个有符号 32 bit Q14 源坐标。`out_valid` 表示该拍对应一个已经处理完的输入坐标，`map_valid` 才表示此坐标能够采样。无效位置仍占一个输出顺序位置，下游将其填黑，不能删去该项；投影流水线没有 `ready` 回压接口。

表 4.7: 主要定点量及数值含义

量	位宽/小数位	说明
yaw、pitch	有符号 16 bit, 11 位小数	Q2048 弧度值；实际角度为码值除以 2048。
正弦、余弦	有符号 16 bit, 14 位小数	整数角度查表及表间线性插值。
归一化坐标、旋转射线	有符号 24 bit, 18 位小数	乘法保留宽中间结果，按级移位回到 Q18。
f_x, f_y, c_x, c_y	有符号 32 bit, 14 位小数	由标定参数预量化；焦距倒数为编译期常数。
k_1, k_2, p_1, p_2	有符号 18 bit, 14 位小数	默认 $162, -711, 0, 0$。
输出源坐标	有符号 32 bit, 14 位小数	下游按整数部分及最高小数位进行最近邻舍入。

默认渲染器向投影器传入 `POSE_LIMIT_Q2048=536`，即约 $\pm 15°$；超限输入先钳位并置 `pose_clamped`。该上限来自调用实例，不能误用投影模块独立声明中更大的兼容默认值。roll 虽由 IMU 解码，但默认联合矫正只使用 yaw、pitch。

4.6.2 分级运算与有效性传播

图 4.5 给出联合映射的硬件运算顺序。输出坐标从 0 开始，而标定主点采用原有的一基坐标，因此归一化使用 $(u_d + 1 - c_x)/f_x$、$(v_d + 1 - c_y)/f_y$，投回源图时再减 1。归一化乘以编译期预求的焦距倒数，不在像素通路中计算焦距除法。

三角系数准备按“幅值钳位 → 弧度转角度 → 相邻整数角度查表 → 插值乘积 → 符号恢复”分级。像素前端分成归一化、yaw 乘积、yaw 求和、pitch 乘积、pitch 求和五级，实现第




图 4.5: 姿态与镜头联合逆投影的定点硬件流水线

三章所定义的逆向射线映射 $\boldsymbol{r} = R_x(\text{pitch})R_y(\text{yaw})[x_d, y_d, 1]^\mathsf{T}$。这里采用从理想输出射线映射到当前相机射线的方向, 不将用于描述相机朝向的逆矩阵 $C = R_y(-\text{yaw})R_x(-\text{pitch})$ 直接用于采样。系数快照随像素前端一起寄存，避免控制更新与在途像素混用。

透视归一化使用两个并行的恢复除法器计算 r_x/r_z、r_y/r_z。分子宽度为 $24+18=42$ bit，每一级处理一位，形成 42 级除法流水线，从而用多级延迟换取每拍一组坐标的吞吐，而非每像素等待一次串行除法。默认关闭实验性的倒数 LUT 分支。射线须满足 $r_z > 1024/2^{18}$ 且 $|r_x|, |r_y| < 2r_z$，不满足时仍传播有效拍但清除候选有效位，并使用安全分母/分子进入后续运算。

镜头模型依次计算 x^2, y^2, xy, r^2, r^4、径向系数和切向偏移，再乘焦距并加主点。乘法、交叉项求和与主点累加分别寄存，较宽焦距乘法还拆分为高低部分积，缩短单周期组合链。镜头开关关闭时径向缩放设为 1、切向项设为 0，姿态映射仍正常工作。镜头开启时还要求 $r^2 \le 600000/2^{18}$。最终保守有效范围为 $0 \le u_s < 1919$、$0 \le v_s < 1079$，这是投影模块沿用的四邻域边界保护；默认最近邻路径也继承该判据，仅前述精确恒等通路绕过它。所有阶段同步传递 valid 和候选标志，渲染器以返回 valid 计数排空流水线，不用固定等待估计完成时间。

工程依据：`../Pgl50h/src/video/pose/pose_inverse_project_q14.v`

4.7 DDR3 仲裁与事务完成控制

4.7.1 用户接口与客户端握手

`pose_ddr_arbiter` 为采集写、渲染写、显示读、渲染读提供统一接口。写通道固定采集优先，读通道固定显示优先；读写通道分别拥有独立状态机，允许同时存在一笔读事务与一笔写事务，各自最多一笔在途，不交错同向事务。同向优先请求持续存在时，渲染请求等待仲裁。

该接口是厂商 DDR3 IP 的精简 AXI 风格接口，不能按完整 AXI4 连接理解：没有 `WVALID`、`RREADY` 或写响应 B 通道，`axi_wlast` 是 IP 输出给仲裁器的信号。因此发 AW

表 4.8: DDR3 IP 用户接口的实际语义

信号	方向（仲裁器）	语义
`axi_awaddr[27:0]`、`awid[3:0]`、`awlen[3:0]`、`awvalid`	输出	写首地址、客户端 ID、beat 数减 1、地址有效；等待 `awready`。
`axi_wdata[255:0]`、`wstrb[31:0]`	输出	当前 beat 及字节写使能，默认屏蔽全开。
`axi_wready`、`axi_wlast`	输入	IP 接受当前写 beat，IP 指示该拍为最后一拍。
`axi_araddr[27:0]`、`arid[3:0]`、`arlen[3:0]`、`arvalid`	输出	读首地址、客户端 ID、beat 数减 1、地址有效；等待 `arready`。
`axi_rdata[255:0]`、`rid[3:0]`、`rvalid/rlast`	输入	无回压读返回，逐 beat 核对 ID 与最后一拍标志。

前客户端必须准备好整笔写数据，发 AR 前必须预留整笔返回空间。内部命令长度为 5 bit 的实际 beat 数 $L \in [1, 16]$，对 IP 编码为 4 bit 的 $L - 1$；采集/显示 ID 为 0，渲染 ID 为 1。

4.7.2 事务状态机及共享写缓冲

如图 4.6，`IDLE` 接受客户端 `valid&&ready` 后锁存地址、长度和所有者；`ADDRESS` 保持地址及 valid，直至 IP 接受；`PAYLOAD` 按真实 beat 传输推进计数。实现还覆盖地址握手与首个数据传输出现在同一周期的情况。




图 4.6: DDR 事务状态与完成条件（读写通道分别独立运行）

每次 `WREADY` 有效才推进写 beat 索引，并核对 `WLAST==(remaining==1)`；只有正

确接受最后一个 beat 才产生 cap_w_done 或 render_w_done。此处完成的含义是 IP 用户接口已接受全部数据，并非 DDR 器件物理写入的独立确认。读返回则要求当前处于允许返回的事务阶段、ID 匹配且 LAST 与剩余长度一致，通过后路由到对应客户端，末拍同时产生 *_r_done。非法长度、过早/过晚 LAST、错误 ID 或无事务返回均使相应通道进入 FAULT，置位 protocol_error，直到复位才恢复，防止错误事务引起帧槽提前复用。

默认 SHARED_WRITE_PAYLOAD=1，采集端与渲染端各自持有 16×256 bit 分布式 RAM，仲裁器输出 write_beat_index[3:0]，从当前所有者读出 cap_w_beat/render_w_beat[255:0]。等待 WREADY 时索引不变，数据保持稳定；客户端直到 done 才重填缓冲。旧式 wr_data[4095:0] 端口在该模式固定为零，避免重复存储整笔 4096 bit 载荷，降低宽寄存器和选择网络开销。

工程依据：../Pgl50h/src/video/pose/pose_ddr_arbiter.v；fram_buf_pose.v；pose_renderer_tiled.v

4.8 姿态输入、运行控制与统计遥测

4.8.1 IMU 协议及帧姿态快照

imu_uart_rx_50m 在 50 MHz 域同步异步串口输入并按 16 倍波特率采样。imu_protocol_50m 依次识别 55 AA、6 字节姿态载荷、载荷累加和低 8 bit、帧尾 0D。yaw、pitch、roll 各占小端序 16 bit；仅校验和及帧尾均正确时，同时更新三轴数据、产生一拍 attitude_valid 并翻转 attitude_toggle。

attitude_cdc 将事件翻转两级同步并捕获稳定角度快照。顶层同时保留向输出像素域和输入像素域的同步实例；默认完整帧路径使用输入域的快照，在被选中源帧的 SOF 锁存 yaw/pitch，此后直到源帧提交与渲染调度均保持不变。姿态开关关闭时顶层向帧缓存送零角度；实现使用绝对姿态值，未在该通路额外加入三轴融合、roll 补偿或相邻帧姿态差计算。该 CDC 没有返回确认，正确性依赖 IMU 更新间隔足够长、数据在快照捕获期间稳定，不能用于任意高速变化总线。

4.8.2 PC 控制的帧边界原子应用

控制掩码 mask[2:0] 中 bit 0、1、2 分别为镜头、姿态、自动 Gamma 使能。串口包为 A5 5A | version | type | sequence | length | payload | XOR，版本为 1，XOR 覆盖 version 到 payload。cp2102_control 校验长度、可用功能、参数范围和忙状态后，输出 control_valid 与 control_mask[2:0]。

video_control_cdc 在系统域锁存 requested_mask 并翻转 request，输入域同步后在寄存 VS 产生的 SOF 才更新 applied_mask_vin 并返回 acknowledge；系统域收到确认后才更新 applied_mask_sys 并清 busy。图 4.7 给出顺序。Gamma 在该 SOF 使用

表 4.9: PC 串口命令与应答类型

类型	载荷	行为
0x10	1 字节功能掩码	请求更新三个功能开关，忙时拒绝重叠请求。
0x11	无	查询请求值、应用值及控制状态。
0x12	1 字节 0/1	关闭/开启周期遥测。
0x13	无	请求最近一次统计快照，无快照时返回错误。
0x80	8 字节	状态应答，保留请求序号并携带结果码。
0x81	28 字节	统计遥测，使用独立递增序号。

next_mask_vin，确保与掩码提交同帧生效；后级几何参数在延迟后的 RGB565 SOF 使用已应用掩码。因此同一源帧的三个开关一致，控制值保持到整帧结束。




图 4.7: PC 控制掩码跨域握手与帧边界应用流程

命令应答成功表示请求已接收，是否已应用需结合 busy 和应用掩码判断；LED 显示源帧侧的已应用状态，显示器仍可能正在扫描较早配置生成的完整结果帧。输入无新 SOF 时请求保持 busy，不会在帧中途强制应用。

4.8.3 遥测快照与跨域发送

gamma_telemetry 同时接收原始统计和 Gamma 输出像素，额外统计输出亮度和；亮度计算先寄存再累加，将 ROM 查询与 32 bit 累加链隔开。每份 224 bit 快照包含帧号、输入亮度和、有效像素数、暗/高亮像素数、输出亮度和，以及各占一字节的曲线号、目标号、使能和掩码。统计元数据对齐已完成帧，避免把新帧开关附在旧帧亮度上。

cdc_snapshot 使用数据保持寄存器和 request/acknowledge 翻转握手，将整份快照从输入像素域送到 50 MHz 域；源端 busy 时丢弃新采样，保持在途数据完整。cp2102

_control 缓存最近快照，默认 10 Hz 上报，命令应答优先于遥测。多字节字段按低字节先发。这条通路用于观察亮度和开关，不包含渲染完成率、DDR 错误计数或实板帧率测量。

工程依据：../Pgl50h/src/imu/；../Pgl50h/src/control/

4.9 跨时钟域实现与工程约束

4.9.1 异步 FIFO 的存储与指针同步

采集与显示各使用一份 pose_async_fifo，默认宽 256 bit、深 512，二进制读写指针均为 10 bit（含回绕位），跨域前转换为 Gray 码：

$$g = b \oplus (b \gg 1). \tag{4.7}$$

远端 Gray 指针经两级同步后用于空满判断及本域额度计算。读端使用同步 RAM 预取当前或下一队首，只有 rd_valid&&rd_ready 才前移读指针；停顿时保持队首，预取字仍计入占用，不会被写端提前覆盖。wr_free 为写域保守空闲额度，rd_count 为读域保守占用计数，均有跨域同步延迟，不能当作另一时钟域的瞬时状态。

两域共用异步复位断言，各自同步释放；复位丢弃所有 FIFO 数据，RAM 内容不清零，只有 valid 和指针决定内容能否读取。除 FIFO 外，配置和遥测采用有确认邮箱，IMU 采用事件翻转快照，采集完成及显示 epoch 使用专门握手。时序例外只描述时钟关系，不能替代这些同步结构。

4.9.2 FDC 与实现检查的对应关系

src/constraints/hdmi_ddr3_top.fdc 为顶层分配引脚、电平标准、输入/输出寄存器位置和时钟约束，主要设计关系见表 4.10。输入同周期捕获依赖当前板级输入时序预算与时钟布线关系，更换桥芯片配置、板卡或输入频率时需重新核对该假设。PDS 工程通过 ipcore/ 下的 .idf 引入 PLL 和 DDR3 IP，因此重建工程还需保留 IP 配置与 FDC，不能仅复制应用 RTL。

现有 2026 年 10 月 22 日实现归档包含快慢工作角时序及四条 Gray 指针偏斜审计，本章用其说明当前代码与约束的组织方式；资源、处理帧率及仿真证据在后续章节分别讨论。这些工具结果不代替板卡下载后的端到端验证，当前文档不将其表述为实板测量。

工程依据：../Pgl50h/src/video/pose/pose_async_fifo.v；../Pgl50h/src/constraints/hdmi_ddr3_top.fdc；../Pgl50h/verification/20261022_pc_control_sbit.md

表 4.10: RTL 结构与工程时序约束的对应关系

对象	工程约束	对应实现含义
主/生成时钟	50 MHz、27 MHz、输入周期 6.734 ns；声明视频和 DDR 生成时钟	保留 PLL 倍分频及 DDR PHY 时钟来源。
HDMI 输入	输入延迟最大 2.000 ns、最小 -0.500 ns	相对于 `pixclk_in` 的源同步预算。
输入首级捕获	对 RGB、DE、VS 外部到首级路径设置 setup multicycle 0	描述同一发射周期的 I/O 寄存捕获；后续内部路径仍为普通单周期。
HDMI 输出	输出延迟最大 1.500 ns、最小 -0.500 ns；约束时钟反相	用反相生成时钟描述 MS7210 下降沿采样，物理输出时钟保持正相。
异步时钟组	按板载、输入、视频、DDR PHY 关系划组	每条跨域路径对应 FIFO、同步器或厂商 IP 结构。
FIFO Gray 总线	四条总线各 10 bit，最大偏斜 6.734 ns	限制指针位间到达偏斜，独立于异步时钟组审查。
HDMI 输出 I/O	`PAP_IO_REGISTER=TRUE`	缩短 fabric 至管脚路径，并控制 RGB/同步总线偏斜。

第五章　FPGA 仿真与验证

5.1　IMU 姿态接收与参数锁存

IMU/外部控制板通过独立 UART 向 FPGA 发送姿态，接口为 921600 baud、8-N-1。`imu_protocol_50m.v` 的帧结构为

```
55 AA | yaw[2] | pitch[2] | roll[2] | SUM | 0D
```

每个角度为 16 bit 小端有符号 Q2048 弧度，SUM 为六个载荷字节的模 256 加和。只有完整帧头、载荷校验和帧尾通过后才更新姿态并翻转事件标志。姿态跨域后随源帧锁存，roll 当前不参与投影。

表 5.1: IMU 联调与动态响应记录模板

项目	待记录内容
物理接口与电平	工程 IMU RX 为 AB4；【待补充：接线、电平和共地实物确认】
姿态源与更新率	【待补充：传感器/控制板、固件版本、采样及发送频率】
安装轴与正负号	【待补充：机械轴与 yaw/pitch 的对应关系和验证照片】
零点与静态误差	【待补充：已知角度下的偏差、抖动及重复测量】
动态响应	【待补充：角度阶跃、姿态到达时间、结果显示时间与过渡帧数】
异常接收	【待补充：坏校验、断线、半包、重新同步及恢复结果】

工程依据：`../Pgl50h/src/imu/imu_protocol_50m.v`；`attitude_cdc.v`（同目录）

5.2　CP2102 上位机控制接口

5.2.1　物理接口与三个开关

板载 CP2102 使用 FPGA 的 R8 接收 PC 数据、R9 向 PC 发送数据，115200 baud、8-N-1、无流控。它与 IMU UART 是两个独立通道。三位掩码定义见表 5.2，默认值为 `0x07`，复位后恢复默认。

全部关闭仍经过 RGB565 帧存储及渲染/显示链路，不是直接 RGB888 HDMI 旁路。LED 表示已在输入 SOF 应用的功能开关，不表示 DDR 就绪或屏幕已显示新配置。

表 5.2: 运行时功能掩码与状态指示

位	功能	关闭时的行为	指示 LED
bit0	镜头去畸变	径向缩放为 1，切向偏移为 0；姿态可独立保留	LED1，B2
bit1	姿态矫正	对该源帧使用零 yaw/pitch；镜头模型仍可保留	LED2，A2
bit2	自适应 Gamma	像素保持原 RGB，仍保留延迟与亮度统计	LED3，B3

5.2.2 命令格式与生效时序

PC 协议采用二进制帧：

```
A5 5A | VERSION | TYPE | SEQ | LEN | PAYLOAD | XOR
```

VERSION 为 01，XOR 从 VERSION 到载荷末尾逐字节异或，多字节字段为小端。命令包括设置功能 0x10、查询状态 0x11、遥测开关 0x12 和读取快照 0x13；状态与 Gamma 统计分别为 0x80、0x81。例如序号为 01 的全开命令为 A5 5A 01 10 01 01 07 16。

SET 命令校验成功后先改变 requested_mask，随后通过跨域握手在输入 SOF 原子应用，再更新 applied_mask。应区分“命令已接收”“输入帧配置已应用”和“新结果已经显示”三个时刻。无输入 SOF 时配置保持 pending，不能假定 ACK 意味着画面立即切换。已采集或正在渲染的帧继续使用自己的配置快照。

撰写提示：正式报告可附上位机界面、串口抓包与配置切换波形。完整协议沿用工程文档，避免在报告中另造字段或将串口描述为图像传输接口。

待插入图片

左侧放三个独立开关和 Gamma 遥测界面；右侧放 requested/applied/pending 与 SOF 波形。

图 5.1: 上位机控制与帧边界原子应用

工程依据：../Pgl50h/report/pc_control_protocol.md；../Pgl50h/tools/pc_video_control.py

5.3 帧自适应 Gamma 算法

5.3.1 亮度统计与场景分类

增强前使用近似亮度

$$Y = \left\lfloor \frac{R + 2G + B}{4} \right\rfloor \tag{5.1}$$

进行帧统计, 仅累加 DE 有效像素。统计量包括亮度和、有效像素数、暗部像素数（$Y < 48$）及高光像素数（$Y \geq 208$）。平均亮度分类边界使用 48、80、112、144、176、208；硬件比较亮度和与“像素数乘阈值”，避免逐帧运行除法器。暗部和高光同时达到各自至少 $1/8$ 时，按混合光照使用温和提亮曲线。

5.3.2 曲线选择与时间稳定

每个 RGB 通道使用同一档曲线，其 LUT 公式为

$$C_{\text{out}} = \text{round}\left[255\left(\frac{C_{\text{in}}}{255}\right)^{\gamma}\right]. \tag{5.2}$$

指数小于 1 提亮、大于 1 压暗。连续两帧分类一致才更新目标曲线，每个 SOF 最多移

表 5.3: Gamma 曲线档位

曲线编号	0	1	2	3	4	5	6
指数 γ	0.50	0.65	0.80	1.00	1.25	1.55	1.90

动一档，帧内曲线保持不变。统计反映已经完成的帧，决策作用于后续完整帧。自动输入 Gamma 启用时旁路历史输出固定 Gamma，避免叠加增强。

该算法通过曲线调整已有像素，不能恢复输入饱和或欠曝已丢失的细节；真实夜间噪声和强光效果需结合图像评价。当前未实现完整的自适应直方图均衡。

5.4 统计遥测与实验记录

Gamma 统计约 10 Hz 上报，内容包括帧号、像素数、增强前后亮度和、增强前暗部/高光计数、实际与目标曲线和该帧功能掩码。这些统计位于几何矫正与 RGB565 量化之前，不代表最终 HDMI 结果帧的统计。暗部/高光比例均来自增强前图像，不能用于声称增强后的暗部/高光占比下降。

工程依据：`../Pgl50h/src/video/preprocess/adaptive_gamma_stream.v`；`../Pgl50h/src/control/gamma_telemetry.v`

表 5.4: 增强效果实验记录模板

场景	前/后平均亮度	实际曲线	图像质量与噪声	切换稳定性
夜间低照度	【待补充：数据】	【待补充：编号】	【待补充：ROI 与测量】	【待补充：帧数/时间】
强光高亮	【待补充：数据】	【待补充：编号】	【待补充：细节及饱和情况】	【待补充：帧数/时间】
明暗混合	【待补充：数据】	【待补充：编号】	【待补充：暗部与高光对比】	【待补充：帧数/时间】
正常照明	【待补充：数据】	【待补充：编号】	【待补充：色彩与恒等行为】	【待补充：帧数/时间】

第六章　FPGA 实时性能与资源效率

6.1　验证层次与证据管理

验证分为独立算法基准、RTL 单模块、并发系统模型、厂商 DDR 接口、FPGA 实现及实板演示。各层关注不同问题，应保留配置、源码身份、工具版本、输入条件和原始日志。已有工程结果为本章提供基础，实板记录表供后续填写。

表 6.1: 工程已有验证入口及用途

入口（相对 Pgl50h/）	重点
tests/verify_main_contract.py	工程源文件/IP 清单、主配置与引用
tests/run_rtl_regressions.py	IMU、CDC、投影器、FIFO、存储接口及兼容路径
tests/run_adaptive_gamma.py	全 LUT、场景分类、迟滞、时序对齐与满帧输入
tests/run_pc_control.py	二进制协议、功能开关、SOF 原子应用与统计
tests/run_pose_tiled.py--full	全像素渲染、边缘块、回压和最后写完成
tests/run_pose_tiled_integration.py--full	并发采集/渲染/显示、新帧率、帧槽所有权
tests/run_pose_vendor_ddr.py	厂商 DDR 控制器/PHY、突发和边界接口
tools/build_pose_tiled.py	综合/实现及源码、时序、CDC、位流身份审计

6.2　独立几何与像素精度验证

6.2.1　参考模型与用例设计

使用独立双精度软件模型实现与第 三 章一致的坐标约定、旋转顺序、畸变公式和边界规则。先比较坐标，再比较重采样及颜色量化，分别定位参数量化、投影计算、最近邻阈值跳变和 RGB565 的误差来源。

用例至少覆盖零姿态、单轴与双轴边界、中间角度、限幅输入、无效深度、图像末行/末列、非完整块、全黑块、容量等于上限和超出上限。非零切向系数与后续 roll/双线性扩展应建立独立测试组。

已有分块渲染器测试使用另一个投影器实例生成坐标参考，主要证明调度、缓存及采样与该投影器一致，不能单独作为独立浮点模型精度结论。【待补充：参考模型文件、版本、数据集与坐标对比结果】。

6.2.2 控制与异常用例

三个独立开关共有八种掩码，应覆盖 SOF 前后切换、pending、忙响应和无输入帧场景。协议测试应包含错误 XOR、错误长度、半包超时和重同步。DDR 测试应覆盖 AW/首拍同周期、1～16 beat、WREADY 停顿、错误 LAST、最后写完成与下一帧调度相邻周期等情况，并检查异常时帧槽不会提前释放。

6.3 当前完整链路仿真条件与结果

当前归档测试实例化实际 wrapper、异步 FIFO、渲染器与 DDR 仲裁器，并运行 Gamma 和 RGB565 输入处理。像素扫描为 2200×1125、148.5 MHz，有效图像为 1920×1080。DDR 行为模型采用 32 拍命令延迟、25% 数据停顿、读写共享数据通道，并每 780 拍暂停 35 拍模拟刷新。

表 6.2: 2026-10-22 当前基线完整系统仿真结果

项目	归档结果
输入帧数 / 不同结果发布数	28 / 13
稳态新帧发布率	30.000030 fps
最大发布间隔	3,333,330 个 100 MHz 时钟周期
最慢观测渲染	3,314,614 拍，即 33.14614 ms
捕获 FIFO 峰值	15/512 个 256 bit 数据字
显示像素比较次数	51,840,000
测试覆盖记录	11 种姿态激励、全部八种控制掩码
仿真结果	PASS，0 errors；日志另有 4 条 warning

日志 warning 包括测试平台 Gamma 统计元数据端口未连接，正式提交应审查并说明用途及影响。姿态激励与开关组合下可能实际禁用部分变换，测试覆盖不代表所有姿态和开关的笛卡尔积。当前整帧模型不包含物理 CP2102 及厂商 DDR PHY；实际串口、DDR 和显示仍需实测。

工程依据：`../Pg150h/verification/pds_pc_control_write_ram_20261022/simulation/result.log`

6.4 PDS 实现与 CDC 验证

当前位流已完成综合、布局布线与生成。归档记录为最终双角时序 All Constraints Met，并单独审计四条 FIFO Gray 总线的偏斜与位覆盖。报告应同时保留资源、setup/hold、recovery/removal、脉宽及 I/O 约束覆盖，不能只截取一行时序摘要。

待插入图片

插入当前版本的快/慢角时序摘要、关键路径和 FIFO Gray 偏斜覆盖截图，保留构建日期和配置。

图 6.1: 最终实现时序与 CDC 审计

6.5 实板测试步骤与记录模板

6.5.1 硬件链路及功能验收

1. 记录硬件、软件、标定与位流版本，核对目标器件和位流哈希，连接电源、HDMI、IMU 与 CP2102。
2. 下载当前候选后确认初始化及视频时序，以固定图卡检查分辨率、颜色、首末像素和连续显示。
3. 验证八种开关组合、查询状态、LED 与 Gamma 遥测；分别记录 ACK、SOF 应用和画面切换时间。
4. 在标定图卡下测试零姿态、单轴、双轴和中间角度，记录安装方向、机械角度及输出结果。
5. 执行长时间运行、输入中断/恢复和连续姿态变化，保存帧序号、错误事件及视频。

6.5.2 帧率、延迟及画质测量

帧率测试应在输入嵌入独立帧号或可追踪图案，统计完成矫正并输出的不同源帧，避免将 60 Hz 扫描或重复帧计为 60 fps 处理。可使用逻辑分析仪、片内探针或采集视频，记录输入 SOF、帧完成、结果发布和对应输出事件。

延迟可采用同一闪烁/触发事件的输入与输出对照，记录采集卡、显示设备或高速相机引入的测量延迟。分别报告渲染时间和端到端时间，保留最小值、平均值、P95 及最

表 6.3: 实板功能验收表

项目	条件/操作	结果与判据	证据编号
HDMI 输入与显示	【待补充：信号源/模式】	【待补充：有效像素、颜色】	【待补充：照片/日志】
IMU 动态补偿	【待补充：角度与速率】	【待补充：方向、响应】	【待补充：视频/角度记录】
CP2102/LED	【待补充：掩码与命令】	【待补充：帧原子生效】	【待补充：抓包/波形】
自适应 Gamma	【待补充：光照场景】	【待补充：曲线、亮度】	【待补充：图像/遥测】
连续稳定性	【待补充：时长与温度】	【待补充：撕裂、掉帧、恢复】	【待补充：长时日志】

大值。画质测量使用真实棋盘格、倾斜边缘或网格线，保存无增强参考、增强结果及有效 ROI。详细指标定义与待填表见第 七 章。

6.6 现场演示方案

建议依次展示：原始几何链路、单独镜头去畸变、加入姿态补偿、加入自适应 Gamma，并用上位机控制和状态遥测解释当前模式。现场改变物理角度及测试图卡，同时展示输出稳定性与有效视野。超出当前角度范围的限幅行为应可观察、可说明。【待补充：演示脚本、图卡清单、人员分工、演示视频路径及现场验收结果】。

第七章　图像质量分析

7.1　扫描帧率与新结果帧率

有效像素总数为 $N = 1920 \times 1080 = 2,073,600$。输入/显示扫描的总时序为 2200×1125，因此

$$f_{\text{scan}} = \frac{148.5 \times 10^6}{2200 \times 1125} = 60 \text{ Hz}. \tag{7.1}$$

60 Hz 的有效输入像素速率为 124.416 Mpixel/s；30 个新结果帧/秒对应 62.208 Mpixel/s 的平均输出像素处理需求。100 MHz 渲染域的每帧预算为

$$C_{30} = \frac{100 \times 10^6}{30} = 3,333,333.33 \text{ cycles}, \qquad T_{30} = 33.33333 \text{ ms}. \tag{7.2}$$

当前归档最慢观测渲染为 3,314,614 拍，即 33.14614 ms，距预算约 18,719 拍、0.18719 ms，时间余量约 0.562%。该帧平均约消耗 1.5985 个渲染时钟/输出像素，包含投影、源读取、采样、写回和等待。单条像素流水线可以每拍启动，不代表整个系统无等待地每拍完成一个新结果像素。

当前仿真稳态发布间隔为 3,333,330 拍，折算为 30.000030 fps。这来自仿真时序离散，不应解释为板上精确高于 30 fps 的收益。余量较小，需在真实 DDR 刷新、仲裁和输入场景下复测；当前不能推导全部角度与全部存储调度的最坏性能保证。

表 7.1: 帧率与延迟测量结果模板

指标	当前归档口径	实板结果	测量方法/证据
输出扫描率	60 Hz 时序	【待补充：Hz】	【待补充：采集设备/波形】
不同源帧更新率	模型仿真 30.000030 fps	【待补充：fps】	【待补充：计数时长、帧号】
最慢渲染时间	模型仿真 33.14614 ms	【待补充：ms】	【待补充：起止信号】
端到端延迟	未实测	【待补充：min/mean/P95/max】	【待补充：事件及设备延迟】
重复帧/跳帧情况	与 60 Hz 输入和 30 fps 更新相关	【待补充：数量/比例】	【待补充：帧身份日志】

7.2 端到端延迟组成

当前采用完整源帧采集后渲染，再在显示帧边界发布结果。对指定输入/输出事件，延迟可分解为

$$T_{\text{e2e}} = T_{\text{acquire}} + T_{\text{queue}} + T_{\text{render}} + T_{\text{publish}} + T_{\text{scan}} + T_{\text{interface}}. \tag{7.3}$$

各项分别对应采集等待、帧槽/任务等待、渲染、帧边界发布等待、目标像素扫描等待和接口开销。它们受事件定义及源帧接受策略影响，应在同一测量口径下记录；33.14614 ms 仅为已有模型中的渲染耗时，不能替代上述总和。

待插入图片

标注同一输入事件的采集、开始渲染、末写完成、结果发布和输出像素时刻，并注明测量设备延迟。

图 7.1: 端到端延迟分解与测量

7.3 DDR 数据量与带宽预算

DDR 用户接口为 256 bit、100 MHz，理想载荷上限为

$$B_{\text{peak}} = 32 \times 100 \times 10^6 = 3.2\ \text{GB/s}. \tag{7.4}$$

该值不是持续可用带宽；命令、行切换、刷新、仲裁和回压均降低实际效率。以十进制 MB/s 统计，单帧 RGB565 载荷 $S_f = 4,147,200$ bytes，预算为 源矩形可能在相邻块重复

表 7.2: 默认路径的数据带宽预算

数据流	统计假设	有效载荷带宽
输入采集写	按全部 60 帧/秒接受的预算	248.832 MB/s
显示读取	每秒读取 60 个完整显示帧	248.832 MB/s
结果写回	每秒写回 30 个完整结果帧	124.416 MB/s
渲染源读取	每帧实际读 R 个 256 bit beat	$0.000960R$ MB/s
合计	三项固定预算加姿态相关源读取	$622.080 + 0.000960R$ MB/s

读取，R 随姿态、有效区域和块尺寸变化。【待补充：当前 128×32 配置下各姿态的读命令数、beat 数和实测持续带宽】。输入帧是否全部接受取决于源槽调度，因此本表采集写项为预算假设。历史 128×64 的源读取计数不能直接填入当前配置。

7.4 资源占用与最终时序

表 7.3 以当前位流身份记录及最终实现证据为依据，区分综合等效计数和最终物理占用。FF 的综合总量与最终 CLM FF（不含 I/O）是不同口径，应在表内明确。

表 7.3: 2026-10-22 基线资源与时序结果

项目	归档结果及口径
综合 LUT / FF	14,571 / 15,006
综合 APM	45；器件容量 84
综合等效 DRM18K	103
最终 LUT（含常量和旁路）	16,878/42,800，约 39.43%
最终 CLM FF（不含 I/O）	14,871
最终 DRM 物理位置	104/134，约 77.61%
锁存器	0
最终快/慢角时序	All Constraints Met
慢角 100 MHz 渲染域 setup 余量	+0.873 ns
全部域、双角最小 setup / hold 余量	+0.121 / +0.053 ns
FIFO Gray 最大偏斜 / 约束	1.470 / 6.734 ns

APM 为工具报告中的算术资源计数，DRM 为片内存储资源位置计数。若使用“DSP/BRAM 利用率”等通用表述，应说明与 PDS 资源名称的对应关系。

工程依据：`../Pgl50h/bitstream/pc_control_20261022_identity.json`

7.5 版本对比与优化效果

两版本同时改变块尺寸、控制和写数据结构，压力覆盖也不完全相同；这张表说明各自配置的整体取舍，不能视为单因素消融实验。【待补充：相同输入、相同配置和约束下的单因素优化对比】。

表 7.4: 历史基线与当前基线对比（均为归档证据）

项目	2026-10-10 历史候选	2026-10-22 当前候选
输出块 / 每帧块数	128 × 64 / 255	128 × 32 / 510
CP2102 三开关及遥测	不包含当前协议	已集成
写突发存储	历史实现	客户端分布式 RAM、共享读取
最终 LUT	19,352/42,800	16,878/42,800
最终 DRM 位置	122/134	104/134
最慢观测渲染	定向模型测试 32.45705 ms	当前系统模型 33.14614 ms
慢角渲染域 setup 余量	+0.462 ns	+0.873 ns
板测状态	未完成	未完成

7.6 几何精度与图像质量评价

7.6.1 坐标误差与直线度

对共同有效区域 Ω，以独立浮点参考 (u_i^*, v_i^*) 为基准，定义

$$e_i = \sqrt{(u_i - u_i^*)^2 + (v_i - v_i^*)^2}, \quad e_{\max} = \max_{i\in\Omega} e_i, \quad e_{\mathrm{RMS}} = \sqrt{\frac{1}{|\Omega|}\sum_{i\in\Omega} e_i^2}. \tag{7.5}$$

另行统计有效性不一致的坐标数量，避免只在共同有效区域计算而掩盖边界差异。对于矫正图像中的直线特征，拟合 $ax + by + c = 0$，点到直线距离为

$$d_i = \frac{|ax_i + by_i + c|}{\sqrt{a^2 + b^2}}. \tag{7.6}$$

报告最大值、RMS 和测试区域。线条弯曲、透视斜率变化和物理标尺误差应分别解释。

7.6.2 清晰度、有效区域与颜色

MTF50/SFR 使用同一倾斜边缘、统一 ROI 与处理参数测量，报告单位（如 cycles/pixel 或 LW/PH），并保存完整曲线。几何矫正改变局部放大率，因此中心/边缘比较需说明尺度处理。黑色区域应分别统计模型判无效区域、边界保护区域和图像本身黑色内容；不能仅按 RGB 为零判定几何黑边。

颜色和像素误差应优先与同样经过 RGB565 量化的软件参考比较，再单独分析与 RGB888 原图之间的量化损失。Gamma 开关、重采样方式与姿态要固定，防止把增强变化算作几何矫正误差。

表 7.5: 客观精度与画质结果模板

指标	零姿态	边界/中间姿态	方法与证据
坐标最大/RMS 误差	【待补充：pixel】	【待补充：pixel】	【待补充：独立参考/有效区域】
有效性不一致数	【待补充：数量】	【待补充：数量】	【待补充：边界规则】
直线度最大/RMS	【待补充：pixel】	【待补充：pixel】	【待补充：图卡/拟合线】
MTF50 或 SFR	【待补充：数值/单位】	【待补充：数值/单位】	【待补充：中心/边缘 ROI】
无效区域比例	【待补充：百分比】	【待补充：百分比】	【待补充：有效掩码】
像素 PSNR/SSIM（可选）	【待补充：数值】	【待补充：数值】	【待补充：颜色、Gamma 与参考】

待插入图片

展示斜边 ROI、SFR/MTF 曲线、拟合直线及残差图；各图注明标定、姿态、采样和 Gamma 状态。

图 7.2: 清晰度与直线度测量结果

7.7 功耗与长期稳定性

【待补充：测量点、电压、电流、静态/动态功耗、温度、环境条件、运行时长与仪表精度】。板级输入功耗包含外围芯片，不能直接写成 FPGA 核心功耗。如只有估算结果，应列工具、活动率与温度假设，并与实测区分。

第八章　总结、局限与后续工作

8.1　已完成工作的总结

本工程已形成面向 1080p 视频的 HDMI 输入、帧自适应 Gamma、RGB565 DDR3 帧缓存、逐帧姿态快照、定点镜头/姿态逆投影、双槽分块渲染和 HDMI 输出的完整 RTL 通路。板载 CP2102 支持三个独立功能开关和亮度统计遥测，配置在输入帧边界原子生效。

当前 2026-10-22 基线的完整系统行为模型在给定并发与 DDR 停顿条件下，达到约 30 个新结果帧/秒；最终 PDS 双角时序及 FIFO Gray 偏斜审计通过。这些结论支持当前设计在 RTL 与实现工具层面的可行性。【待补充：补齐实板测量后的最终性能、画质与演示结论】。

8.2　赛题完成情况与当前局限

运行时串口开关并不是相机内参/畸变参数在线加载接口；当前标定参数由固定配置集成。如现场要求重新标定相机或修改镜头，应说明参数导出、量化、重新构建及验证过程。

8.3　可进一步改进的方向

后续可围绕分块双线性采样、roll 参与的三轴姿态矩阵、图像/IMU 时间同步、运行时标定参数加载和更高吞吐开展扩展。稀疏几何网格或倒数 LUT 可作为精度与资源折中的研究方向，但它们尚不是当前默认路径的已验证功能。

每项改进应分别给出数学误差、边界行为、存储需求和完整系统性能，再重新进行时序与实板验收。当前最直接的后续工作是完成候选烧录、真实图卡测量和长时稳定性记录。

撰写提示：正式结论保留已验证且与选题有关的贡献及数值；删除已完成的待补项，仍未完成的功能如实写入适用范围，不得改写为已达到赛题全部要求。

表 8.1: 最终提交前的完成情况核对模板

事项	当前边界	正式提交时补齐
视频完整链路	RTL、实现报告已有；当前候选未板测	【待补充：板测记录及演示视频】
标定参数	固定确认的内参与系数	【待补充：原始标定图集及参数来源说明】
切向畸变	参数接口保留，当前值为零	【待补充：非零场景测试或适用范围说明】
任意角度能力	yaw/pitch 每轴约 $\pm 15^\circ$，无 roll	【待补充：范围验收、安装标定与扩展状态】
重采样与黑边	最近邻分块、无效域置黑	【待补充：双线性需求、画质与黑边验收】
实时性与延迟	行为模型约 30 fps，实板延迟未测	【待补充：实板新帧率与端到端数据】
图像增强	七档帧自适应 Gamma	【待补充：实际光照实验】
资源、时序和 CDC	当前版本有归档结果	【待补充：最终提交版本与报告对应关系】

参考文献

[1] 深圳市紫光同创电子有限公司. 全国大学生嵌入式芯片与系统设计竞赛 2026：FPGA 创新设计赛道选题指南. 选题二：基于紫光同创 FPGA 的任意角度的畸变矫正，正文第 9–12 页. 本地文件：`chapter1/reference/problem.pdf`.

[2] Pgl50h 工程. `README.md`、`EmbFPGA.pds`、`src/`，本地查阅日期：2026-10-25.

[3] 相机标定记录. `calibration/camera_20260930.json`，用户确认的 MATLAB cameraParams，2026-09-30.

[4] CP2102 版本位流实现记录. `verification/20261022_pc_control_sbit.md` 及 `verification/pds_pc_control_write_ram_20261022/`.

[5] CP2102 上位机控制与自适应 Gamma 遥测协议. `report/pc_control_protocol.md`，v1，2026-10-21.

[6] 1080p30 分块路径历史验证记录. `verification/20261010_pose_tiled_30fps.md`.

[7] 深圳市小眼睛科技有限公司. 盘古 50 开发板（MES50HP）硬件使用手册，封面标注 V1.0，2024-07-19. 第 1.1、2.1、2.2.1、2.2.2 节，正文第 2、6–9 页. 本地文件：`chapter2/references/` 下的《MES50HP 开发板硬件使用手册 _1V1.pdf》.

[8] 【待补充：实际查阅的相机模型、标定、图像重采样和 SFR/MTF 测量参考文献，按比赛要求统一格式】.

附录 A　工程证据索引与提交清单

A.1　路径、版本与引用约定

除本目录的 problem.md、problem.pdf 和报告文件外，本附录及参考资料中的工程路径均相对 /home/yzy/code/ECSDC_FPGA_2026/Pgl50h/。为便于核对，各章“工程依据”也列出关键源文件；引用工程摘要时，应尽量进一步核对原始报告和日志。

表 A.1: 报告各部分的主要证据

章节	源码、记录和用途
第 1 章	本报告目录的 problem.md；工程 README.md：需求与完成边界。
第 2 章	EmbFPGA.pds、src/top/hdmi_ddr3_top.v：器件、工程入口、实际默认配置。
第 3 章	calibration/camera_20260930.json；src/video/pose/pose_inverse_project_q14.v：标定、坐标、旋转、畸变及定点实现。
第 4 章	src/video/pose/pose_renderer_tiled.v、fram_buf_pose.v、pose_ddr_arbiter.v（同目录）；src/constraints/hdmi_ddr3_top.fdc：缓存、所有权与约束。
第 4 章	verification/pose_tiled_20261010/source_bounds/README.md：历史软件模型的源缓存容量边界及适用范围。
第 5 章	src/imu/imu_protocol_50m.v；src/control/；src/video/preprocess/；report/pc_control_protocol.md：姿态、控制和增强。
第 6 章	tests/；verification/pds_pc_control_write_ram_20261022/simulation/result.log；同一归档下的 pc_control/、main_rtl/：原始测试日志。
第 7 章	bitstream/pc_control_20261022_identity.json；verification/20261022_pc_control_sbit.md：当前配置、资源、时序及吞吐结果。
第 7 章	verification/pds_pc_control_write_ram_20261022/prj_tasks/syn_1/synthesize/hdmi_ddr3_top.snr：综合资源报告。

章节	源码、记录和用途
第 7 章	同一归档下 `prj_tasks/pnr_1/report_timing/hdmi_ddr3_top.rtr`、`pose_fifo_cdc.json`：最终时序及 Gray 偏斜审计。
第 7 章	`verification/20261010_pose_tiled_30fps.md`：历史 128×64 候选；不可替代当前配置证据。

A.2 当前位流身份

候选路径为 `bitstream/EmbFPGA_1920_pc_control_20261022.sbit`，大小 2,101,696 bytes，器件 PGL50H-FBG484-6。身份文件为 `bitstream/pc_control_20261022_identity.json`，SHA256 为

`492e1c3c29606e4e29eb47e5f95704fb1892cc3cc0a970f555cbb3e9bd320b4c`

模板整理时已对实际候选文件计算并核对上述哈希。当前归档标记为尚未烧录、尚未板测。归档 `source_status.json` 记录构建当时输入快照与源码一致；后续修改应重新核对源码身份，不能将历史状态直接作为新版本审计。

A.3 最终提交材料登记表

材料	位置、版本或待补内容
报告正文及可编辑源文件	本目录 `main.tex`、各章节；【待补充：最终版本号及日期】
最终 FPGA 主工程	`EmbFPGA.pds`；【待补充：提交源码身份】
目标位流与校验记录	【待补充：最终 sbit、SHA256、对应配置和下载记录】
真实标定数据	【待补充：标定图集、标定板信息、重投影误差、参数导出脚本】
仿真与实现报告	【待补充：最终配置对应的测试、资源、时序及 CDC 日志】
上位机及外部控制固件	【待补充：软件位置、版本、依赖、串口与硬件接线说明】
实板测试原始资料	【待补充：帧号、延迟、功耗、稳定性及姿态响应记录】

材料	位置、版本或待补内容
图像质量分析资料	【待补充：原图、参考、输出、ROI、直线度及 MTF/SFR 曲线】
现场演示资料	【待补充：连接图、操作脚本、图卡清单、演示视频及分工】

A.4 测试记录的建议字段

字段	记录内容
test_id / date	【待补充：唯一编号、日期、测试人员】
source / bitstream	【待补充：源码版本、位流哈希和工具版本】
camera / calibration	【待补充：相机、曝光、焦距、标定文件版本】
pose / mode	【待补充：yaw/pitch、机械角度、功能掩码及 Gamma 曲线】
stimulus / measurement	【待补充：图卡、输入方式、测量方法及设备精度】
result / evidence	【待补充：原始数据、统计方法、判据和图像/日志位置】