全国大学生嵌入式芯片与系统设计竞赛

2026 FPGA 赛道　紫光同创选题二

基于紫光同创 FPGA 的任意角度畸变矫正系统

设计报告模板

作品名称：　【待补充：正式作品名称】

参赛学校：　【待补充：学校及学院】

队伍编号：　【待补充：队伍编号】

团队成员：　【待补充：姓名与分工】

指导教师：　【待补充：姓名】

文档版本：　V0.1（工程定制模板）

整理日期：　2026 年 10 月 25 日

工程基线：Pgl50h / 2026-10-22 CP2102 版本

本模板预填工程已有证据，实板测评数据需另行补充。

模板使用说明

本模板根据本目录的 `problem.md` 及相邻 `../Pgl50h/` 工程整理，适用于“基于紫光同创 FPGA 的任意角度的畸变矫正”选题。模板以 2026 年 10 月 22 日 CP2102 位流及其归档证据为主要基线，预填系统架构、算法、模块职责和已有验证数据。所有蓝色“待补充”字段、撰写提示和图片框，均应在正式提交前完成替换或删除。

本文使用三种结果口径：**工程实现**描述源码中已有的功能；**仿真/实现工具结果**引用已有 RTL 日志及 PDS 报告；**实板测量**留待实际硬件验证。当前归档身份文件明确标记 `board_programmed=false`、`board_tested=false`。模板整理过程中仅查阅工程与验证记录，未重新运行 FPGA 综合、布局布线或 RTL 回归。

报告中的“任意角度”沿用赛题名称；当前基线仅使用 yaw/pitch，默认每轴约 $\pm 15^\circ$，roll 不参与变换。默认实时分块路径使用最近邻采样；历史串行路径保留双线性，但其性能不适用本模板中的分块吞吐数据。1080p60 表示输入/输出扫描时序，1080p30 表示当前行为模型仿真的新矫正帧更新能力。

撰写提示：首先填写封面和第 1 章指标，再补充第 6、7 章实测数据。如更换源码、标定或位流，应同时更新基线、结果表和附录证据，不能沿用旧性能结论。

摘要

针对镜头畸变和相机姿态变化引起的图像几何失真，本文基于紫光同创 PGL50H-FBG484-6 FPGA，设计面向 1920 × 1080 视频的几何矫正系统。系统通过 MS7200 接收 HDMI RGB888 数据，在量化为 RGB565 前完成帧自适应 Gamma 预处理，并将源帧写入 DDR3。矫正器根据相机标定内参、二阶径向畸变系数及逐帧锁存的 IMU yaw/pitch，通过定点逆投影生成采样坐标，采用 128 × 32 双槽分块缓存和突发访问生成结果帧，经 MS7210 输出 HDMI 视频。板载 CP2102 提供去畸变、姿态补偿和 Gamma 的独立控制及亮度统计遥测。

当前基线在包含并发采集、渲染、显示及 DDR 停顿的完整 RTL 行为模型中，达到约 30.000030 个新结果帧/秒，最慢观测渲染时间为 33.14614 ms；显示扫描为 60 Hz。PDS 2025.2 最终双工作角时序检查通过，最终占用 104/134 个 DRM 位置、16,878/42,800 个 LUT（含常量和旁路）。上述数据来自归档仿真及实现报告；实板端到端延迟、真实帧率、直线度及 MTF50/SFR 等结果为【待补充：实测结果及最终结论】。

关键词：紫光同创 FPGA；畸变矫正；逆投影；IMU；分块缓存；自适应 Gamma

撰写提示：正式摘要建议保留“问题—方法—结果—结论”结构。补齐实测后更新结果段，并保持与第 7 章一致；不能把渲染耗时写成端到端延迟。

目录

模板使用说明 **I**

摘要 **II**

第一章 绪论与赛题需求分析 **1**

1.1 研究背景与应用价值 1

1.2 赛题任务分解 1

1.3 设计目标与评价指标 1

1.4 本报告的工作内容 1

第二章 系统总体方案设计 **3**

2.1 开发平台与器件选型 3

2.1.1 FPGA 芯片及资源配置 3

2.1.2 MES50HP 开发板 4

2.1.3 PDS 开发工具与工程组织 4

2.2 系统硬件设计 4

2.2.1 FPGA 器件与板卡选型 4

2.2.2 摄像头选型与视频输入 4

2.2.3 视频输出与显示接口 7

2.2.4 IMU 设计与姿态输入 7

2.2.5 云台设计 8

2.2.6 上位机设计与控制接口 8

2.3 总体数据通路 8

2.4 方案选择与实现边界 8

2.4.1 逆映射与分块访存方案 8

2.4.2 精度、资源与吞吐的取舍 9

2.5 时钟域与帧级工作过程 9

第三章 相机模型与几何矫正算法 **10**

3.1 标定参数与坐标约定 10

3.1.1 相机内参与畸变系数 10

3.1.2 1 基标定与 0 基像素的转换 11
3.2 基于 yaw/pitch 的逆投影 11
3.2.1 姿态量化及旋转顺序 11
3.2.2 逐帧快照与动态更新 11
3.3 径向与切向畸变模型 12
3.4 重采样与无效区域处理 12
3.4.1 默认最近邻采样 12
3.4.2 双线性公式与当前适用路径 12
3.5 定点格式与误差分析模板 13

第四章 FPGA 硬件架构与存储优化 14
4.1 模块划分与接口契约 14
4.2 HDMI 输入、预处理与显示对齐 15
4.3 DDR3 帧槽与所有权管理 15
4.4 双槽分块渲染器 15
4.4.1 块尺寸及流水过程 15
4.4.2 容量保护与 DDR 突发 16
4.4.3 共享写数据与资源优化 16
4.5 跨时钟域、复位与时序约束 17
4.5.1 跨域机制与适用前提 17
4.5.2 FDC 约束与验证口径 17

第五章 姿态通信、上位机控制与自适应增强 18
5.1 IMU 姿态接收与参数锁存 18
5.2 CP2102 上位机控制接口 18
5.2.1 物理接口与三个开关 18
5.2.2 命令格式与生效时序 19
5.3 帧自适应 Gamma 算法 19
5.3.1 亮度统计与场景分类 19
5.3.2 曲线选择与时间稳定 20
5.4 统计遥测与实验记录 20

第六章 验证方案与实板测试设计 22
6.1 验证层次与证据管理 22
6.2 独立几何与像素精度验证 22
6.2.1 参考模型与用例设计 22
6.2.2 控制与异常用例 23
6.3 当前完整链路仿真条件与结果 23

6.4 PDS 实现与 CDC 验证 24
6.5 实板测试步骤与记录模板 24
6.5.1 硬件链路及功能验收 24
6.5.2 帧率、延迟及画质测量 24
6.6 现场演示方案 25

第七章 性能、资源与图像质量分析 26
7.1 扫描帧率与新结果帧率 26
7.2 端到端延迟组成 27
7.3 DDR 数据量与带宽预算 27
7.4 资源占用与最终时序 28
7.5 版本对比与优化效果 28
7.6 几何精度与图像质量评价 29
7.6.1 坐标误差与直线度 29
7.6.2 清晰度、有效区域与颜色 29
7.7 功耗与长期稳定性 31

第八章 总结、局限与后续工作 32
8.1 已完成工作的总结 32
8.2 赛题完成情况与当前局限 32
8.3 可进一步改进的方向 32

参考资料 34

附录 A 工程证据索引与提交清单 35
A.1 路径、版本与引用约定 35
A.2 当前位流身份 36
A.3 最终提交材料登记表 36
A.4 测试记录的建议字段 37

第一章　绪论与赛题需求分析

1.1　研究背景与应用价值

在机器视觉、智能交通和视觉测量中，镜头径向畸变会使空间直线在图像中弯曲，切向畸变会进一步造成局部偏移；相机倾斜和转动则改变成像视线与目标平面的关系。这些误差会影响后续目标定位、尺寸测量和图像拼接。因此，需要依据真实相机标定数据，结合姿态信息，将原始图像重新映射到统一的输出视场。

FPGA 适合对视频流实施并行处理和固定时序控制，但高分辨率几何矫正包含逐像素乘除法、非连续源像素访问和多路存储竞争。设计的关键在于同时满足几何精度、存储效率和持续显示需求，而不能仅以单个计算模块的吞吐率评价整机性能。【待补充：具体应用场景、使用对象及相较现有方案的需求依据】。

1.2　赛题任务分解

依据赛题，基础任务包括视频采集与显示、二阶径向/切向畸变模型和图像重采样；高阶任务包括姿态动态矫正、流水线实时处理和自适应图像增强。表 1.1 将赛题要求对应到当前工程及后续验收内容。

工程依据：`problem.md`；`../Pgl50h/README.md`

1.3　设计目标与评价指标

本系统将图像扫描速率与结果更新速率分别定义：输入/输出采用 1920 × 1080、60 Hz 扫描，矫正通路以至少 30 个不同源帧/秒为工程目标。重复显示上一结果帧不增加新矫正帧计数。

1.4　本报告的工作内容

报告围绕系统方案、几何算法、硬件实现、控制与增强、验证、性能分析展开。重点说明逐像素逆投影与分块存储调度如何配合，以及帧级姿态、功能配置和结果所有权如何保持一致。实际完成的工作与仍需补充的测评内容在各章分开标注。

表 1.1: 赛题要求与工程对应关系

赛题要求	当前工程落点	验收内容及待补项
采集、缓存与显示	MS7200/MS7210，DDR3 帧缓存	RTL 已验证；补实板链路图与连续运行记录
标定参数与畸变模型	固定标定内参、k_1/k_2；$p_1 = p_2 = 0$	补标定原始数据及非零切向场景验证
插值与图像完整性	逆映射、默认最近邻；无效采样置黑	补画质、黑边面积；双线性为历史串行路径
任意角度动态矫正	每帧锁存 yaw/pitch，约 $\pm 15^\circ$	补安装标定与动态测试；roll 当前未启用
实时处理与优化	定点流水线、双槽分块、DDR 突发	新帧率、渲染耗时及端到端延迟分别测量
复杂光照增强	七档帧自适应 Gamma	补夜间、强光和混合光照的对比测试
资源、时序、工程规范	模块化 RTL、FDC、双角时序及 CDC 审计	保留对应版本的报告与可复现说明

表 1.2: 设计目标与验收口径

指标	目标或当前配置	测量/判定口径
图像规格	1920×1080，RGB888 接口	有效像素数、DE/HS/VS 时序及颜色一致性
新矫正帧率	目标 ≥ 30 fps	统计不同源帧对应的完整结果发布次数
端到端延迟	【待补充：目标值及理由】	同一事件从输入到对应输出的延迟分布
几何精度	【待补充：最大/RMS 坐标误差阈值】	独立浮点模型及真实图卡分别验证
清晰度与直线度	【待补充：MTF50/SFR、直线度阈值】	统一 ROI、单位、姿态及采样条件
姿态范围	当前 yaw/pitch 每轴约 $\pm 15^\circ$	含中间角度、边界和限幅输入
稳定性及资源	【待补充：运行时长、功耗和资源目标】	板级记录与最终实现报告

第二章　系统总体方案设计

2.1　开发平台与器件选型

本系统选用搭载紫光同创 Logos 系列 PGL50H FPGA 的 MES50HP（盘古 50）开发板，采用紫光同创 PDS 软件完成逻辑设计与实现。平台选型主要考虑视频流处理的并行性、定点坐标变换的运算需求，以及图像缓存和外部接口的扩展能力。

2.1.1　FPGA 芯片及资源配置

MES50HP 核心板采用的 FPGA 完整型号为 PGL50H-6IFBG484，属于紫光同创 Logos 系列，采用 40 nm 工艺，速度等级为 -6，温度等级为工业级，封装为 FBG484，共有 484 个引脚。实际 PDS 工程将器件系列、型号、封装和速度等级分别配置为 Logos、PGL50H、FBG484 和 -6，实现记录中的器件标识为 PGL50H-FBG484-6，与板卡手册给出的型号在这些配置项上一致。根据硬件手册第 2.2.1 节，芯片主要逻辑与存储资源如表 2.1 所示 [7]。

表 2.1: PGL50H FPGA 主要资源及其在本系统中的用途

资源类型	器件资源总量	本系统中的主要用途
六输入查找表（LUT6）	42 800 个	图像预处理、坐标变换及控制逻辑
触发器（FF）	64 200 个	流水线寄存、状态保持及跨时钟域同步
片内存储块（DRM）	134 个，每个 18 Kbit	图像分块缓存、查找表及 FIFO
乘法运算单元（APM）	84 个	定点投影变换中的乘法运算

畸变矫正需要对输出像素逐点计算源图像坐标，并与视频采集、缓存读写和显示输出协同运行。FPGA 可将上述功能组织为并行模块和多级流水线；其中，APM 为定点乘法提供专用运算资源，DRM 用于构建局部图像缓存和数据缓冲，LUT 与触发器实现采样控制、数据调度和接口时序。上述资源配置为本系统的分块逆映射方案提供了硬件基础，具体资源占用与时序结果在实现验证章节中给出。

2.1.2 MES50HP 开发板

MES50HP 由核心板和扩展底板组成，两者通过高速板对板连接器连接。核心板集成 FPGA、存储器、配置 Flash、电源及复位电路，构成 FPGA 最小运行系统；扩展底板提供视频、通信及通用 I/O 接口，便于连接输入输出设备并开展系统联调 [7]。这种结构兼顾了核心处理电路的集成与外围接口的扩展，适合本系统从算法验证到完整视频链路搭建的开发过程。

核心板提供 50 MHz、27 MHz 单端时钟源及 125 MHz 差分时钟源，其中 50 MHz 用作 FPGA 系统参考时钟，125 MHz 用作 HSST 高速收发器参考时钟。本工程使用板载 50 MHz 和 27 MHz 参考时钟，并通过 PLL 生成所需的内部工作时钟和视频输出像素时钟。板卡已有的时钟、电源、复位和 JTAG 配置条件，为逻辑下载与调试提供了基础。各外部设备的型号、接口电路及连接方式在下一节说明。

2.1.3 PDS 开发工具与工程组织

本系统使用紫光同创 Pango Design Suite（PDS）作为 FPGA 开发工具，工程归档版本为 PDS 2025.2 build 211867。PDS 面向紫光同创 FPGA 提供从 HDL 设计输入、逻辑综合、器件映射、布局布线到静态时序分析及位流生成的实现流程，并配合厂商 IP 完成时钟与存储接口等基础模块的集成。

实际主工程文件为 `EmbFPGA.pds`，顶层模块为 `hdmi_ddr3_top`。工程以 Verilog HDL 描述图像处理与控制逻辑，RTL 源码集中在 `src/` 目录；PLL、读写缓存及 DDR3 控制器等 IP 位于 `ipcore/` 目录，并通过 `.idf` 文件加入工程。引脚、电气属性和时序约束由 `src/constraints/hdmi_ddr3_top.fdc` 管理。开发时依据板卡手册核对引脚及接口电平，在 PDS 中完成综合与布局布线后，结合资源报告和时序报告检查实现结果，再生成用于板级验证的配置位流。固定工具版本、目标器件与约束文件，有助于保持后续功能迭代及验证结果的可追溯性。

工程依据：`../Pgl50h/EmbFPGA.pds`；`../Pgl50h/bitstream/pc_control_20261022_identity.json`

2.2 系统硬件设计

2.2.1 FPGA 器件与板卡选型

本项目使用紫光同创的 MES50HP 开发板, 该板搭载 Logos 系列的 PGL50H FPGA 芯片。

2.2.2 摄像头选型与视频输入

摄像头选用杰锐微通 USB 工业相机, 支持 1920x1080@60fps 分辨率输出。PC 通过 opencv 捕获相机原始图像, 通过 PC 副屏 hdmi 输出到开发板的 hdmi-in 接口, 经过板载



图 2.1: PGL50H 芯片实物图



图 2.2: MES50HP 开发板实物图

ms7200 芯片转为为 rgb888 实现视频输入。



图 2.3: 杰锐微通 USB 工业相机实物图

2.2.3 视频输出与显示接口

处理后的图像通过板载 ms7210 芯片编码后, 经开发板的 hdmi-out 接口输出, 经过绿联 USB 采集卡转换为 USB 视频流, 在 PC 端显示。

2.2.4 IMU 设计与姿态输入

imu 使用 robomasterC 型开发板, 其搭载了 stm32h407 主控与 bmi088 惯性测量单元, 可以通过 spi 通信获取 bmi088 原始数据, 并通过姿态解算算法将原始三轴加速度计数据和三轴陀螺仪数据转换为 yaw,pitch,roll 三轴欧拉角姿态信息, 最后经过 int16 量化后通过 uart 串口发送给开发板, 实现姿态输入。

2.2.5 云台设计

自研二自由度云台, 使用达妙电机驱动 yaw,pitch 轴, 实现摄像头姿态精准控制。

2.2.6 上位机设计与控制接口

通过板载 cp2102 usb 转串口芯片, 将开发板的 uart 串口连接到 PC 端, 实现上位机对开发板的控制和状态监控。

2.3 总体数据通路

图 2.4 给出默认路径。RGB888 输入先完成帧自适应 Gamma，再转换为 RGB565 以降低帧缓存带宽。采集、渲染和显示并行运行，矫正器使用源帧对应的姿态和功能快照生成完整结果帧，显示端只在安全的帧边界交接结果。




图 2.4: 默认配置的系统数据与控制通路

2.4 方案选择与实现边界

2.4.1 逆映射与分块访存方案

正向映射由输入像素寻找输出位置，可能出现输出冲突和未覆盖像素。本工程采用输出驱动的逆映射，对每个输出像素计算源坐标，再执行采样。源坐标在外部帧存储中分布不连续，因此使用分块包围矩形与片内缓存，将多个随机像素访问转换为行内突发读取。

分块仅用于调度和存储，块内仍逐像素计算逆投影，不使用四角网格插值。输出保持与输入相同的标定内参，不额外裁切或调整焦距；映射超出有效源域时输出黑色。

2.4.2 精度、资源与吞吐的取舍

RGB565 将单像素存储量由 24 bit 降为 16 bit，代价是颜色量化。默认最近邻采样降低访存和采样开销，但需评估边缘锯齿与高频纹理误差。当前采用精确流水除法路径，实验性倒数 LUT 默认关闭；历史串行双线性路径不具有当前分块路径的 30 fps 验证结果。【待补充：与 CPU/GPU 或串行 FPGA 路径的同条件定量对比】。

2.5 时钟域与帧级工作过程

系统参考时钟为 50 MHz，视频参考为 27 MHz；视频 PLL 产生 148.5 MHz 输出像素时钟，DDR 用户接口/渲染域为 100 MHz。输入像素时钟由 HDMI 接收侧提供，即使同为 148.5 MHz，也应按工程的实际异步关系处理。

帧级过程为：输入 SOF 提交功能设置并锁存姿态，完成源帧采集后允许调度渲染；渲染期间源槽和结果槽的归属保持不变；最后一个 DDR 写事务完成后登记结果，显示侧在 VS 边界及相关读事务安全结束后交接。处理未完成时继续显示上一完整结果帧。

待插入图片

插入开发板、HDMI 输入/输出、IMU、CP2102 和电源的连接照片，标注端口及信号方向。

图 2.5: 硬件连接与演示环境

工程依据：`../Pgl50h/src/top/hdmi_ddr3_top.v`；`../Pgl50h/src/constraints/hdmi_ddr3_top.fdc`

第三章　相机模型与几何矫正算法

3.1　标定参数与坐标约定

3.1.1　相机内参与畸变系数

工程使用 `calibration/camera_20260930.json` 中用户确认的 MATLAB 标定参数。将 MATLAB 的内参存储矩阵转置为列向量投影常用形式，可写为

$$K = \begin{bmatrix} 748.4469 & 0 & 944.9033 \\ 0 & 748.0773 & 522.3963 \\ 0 & 0 & 1 \end{bmatrix}. \tag{3.1}$$

径向系数为 $k_1 = 0.0099$、$k_2 = -0.0434$，切向系数为 $p_1 = p_2 = 0$。输入分辨率为 1920×1080，输出内参与输入保持一致。该文件记录了参数来源，但未包含完整标定图集、重投影误差或镜头工作条件；这些信息应作为正式报告的标定证据补齐。

表 3.1: 标定过程记录模板

记录项目	内容
相机、镜头与焦距状态	【待补充：型号、对焦状态、曝光及是否锁定】
标定板与采集条件	【待补充：棋盘格/圆点板规格、物理间距、图像数量与姿态分布】
图像坐标约定	标定参数为 1 基像素坐标；RTL 接口为 0 基
标定方法与软件	MATLAB cameraParams；【待补充：函数、版本与参数设置】
重投影误差	【待补充：均值、RMS、最大值及单位 pixel】
原始数据及参数版本	【待补充：图集、脚本、导出文件和哈希】

3.1.2 1 基标定与 0 基像素的转换

设输出像素接口坐标为 (u, v)，其范围分别为 $0 \ldots 1919$ 和 $0 \ldots 1079$。为保持与 1 基标定主点一致，归一化视线为

$$x = \frac{u + 1 - c_x}{f_x}, \qquad y = \frac{v + 1 - c_y}{f_y}, \qquad \boldsymbol{d} = [x, y, 1]^{\mathsf{T}}. \tag{3.2}$$

最终投回源像素坐标时再减去 1。若直接将标定主点代入 0 基公式而省略此转换，会引入像素中心偏差。正式误差比较必须使用同一坐标约定。

3.2 基于 yaw/pitch 的逆投影

3.2.1 姿态量化及旋转顺序

IMU 协议传送有符号 Q2048 弧度，实际角度为

$$\theta = \frac{q}{2048}, \qquad \theta_{\text{deg}} = \frac{q}{2048}\frac{180}{\pi}. \tag{3.3}$$

分块渲染器将 yaw/pitch 限制在 $q \in [-536, 536]$，约对应每轴 $\pm 15°$。投影器独立模块的默认限值与此不同，应以顶层实际实例化后的分块配置为准。roll 虽可由串口协议接收，当前不进入投影变换。

按 RTL 运算顺序，先施加 yaw 变换，再施加 pitch 变换。令 $c_\psi = \cos\psi$、$s_\psi = \sin\psi$、$c_\theta = \cos\theta$、$s_\theta = \sin\theta$，则

$$X_1 = c_\psi x + s_\psi, \qquad Y_1 = y, \qquad Z_1 = c_\psi - s_\psi x, \tag{3.4}$$

$$X = X_1, \qquad Y = c_\theta Y_1 - s_\theta Z_1, \qquad Z = s_\theta Y_1 + c_\theta Z_1. \tag{3.5}$$

这一表达式对应工程坐标轴、旋转顺序及正负号约定；其与 IMU 物理安装方向的关系，应通过已知方向的机械转动验证。对于有效前向视线，计算

$$x_n = X/Z, \qquad y_n = Y/Z. \tag{3.6}$$

工程包含深度阈值及数值支持域检查，避免对相机后方或不稳定视线继续采样。

3.2.2 逐帧快照与动态更新

姿态经 UART 接收、协议校验和跨域同步后，在源帧 SOF 锁存。每个源帧携带独立姿态快照，渲染时不读取随时变化的实时角度，防止单帧变换撕裂。该方式属于逐帧姿态补偿；当前没有按曝光时间进行 IMU/图像时间对齐，也没有实现滚动快门的逐行运动补偿。【待补充：安装轴映射、零点建立方法、姿态更新率与时间同步测试】。

3.3 径向与切向畸变模型

令 $r^2 = x_n^2 + y_n^2$，二阶径向缩放系数为

$$L(r) = 1 + k_1 r^2 + k_2 r^4. \tag{3.7}$$

加入切向项后，源相机畸变坐标为

$$x_d = x_n L(r) + 2p_1 x_n y_n + p_2(r^2 + 2x_n^2), \tag{3.8}$$

$$y_d = y_n L(r) + p_1(r^2 + 2y_n^2) + 2p_2 x_n y_n. \tag{3.9}$$

最终源图像的 0 基采样坐标为

$$u_s = f_x x_d + c_x - 1, \qquad v_s = f_y y_d + c_y - 1. \tag{3.10}$$

这里从理想输出像素反求畸变源图像位置，因此在逆映射内部使用相机的正向畸变模型。默认系数 $p_1 = p_2 = 0$；RTL 参数中保留切向项，非零切向情况下的准确性和吞吐应单独验证。

3.4 重采样与无效区域处理

3.4.1 默认最近邻采样

默认分块渲染器对有效坐标执行最近邻采样，非负坐标可表示为

$$\hat{u} = \lfloor u_s + 0.5 \rfloor, \quad \hat{v} = \lfloor v_s + 0.5 \rfloor, \quad I_{\text{out}}(u, v) = I_{\text{src}}(\hat{u}, \hat{v}). \tag{3.11}$$

源坐标使用 Q14，RTL 由整数部分和最高小数位得到最近邻位置。投影器沿用包含四点采样支持的有效性保护，实际边界以 `map_valid` 为准，不能简单假设所有落在图像外框内的连续坐标均有效。镜头与姿态开关同时关闭时，当前版本采用精确同坐标复制，保留末行、末列。

3.4.2 双线性公式与当前适用路径

若 $i = \lfloor u_s \rfloor$、$j = \lfloor v_s \rfloor$，$\alpha = u_s - i$、$\beta = v_s - j$，双线性采样为

$$\begin{aligned} I_{\text{out}} = {} & (1-\alpha)(1-\beta) I(i, j) + \alpha(1-\beta) I(i+1, j) \\ & + (1-\alpha)\beta I(i, j+1) + \alpha\beta I(i+1, j+1). \end{aligned} \tag{3.12}$$

该公式供原理及方案比较使用。工程的 `INTERPOLATION_MODE=0` 选择历史串行路径；当前分块实时结果来自 `INTERPOLATION_MODE=1`。

撰写提示： 如后续实现分块双线性，应补充四邻域跨块/跨行读取、颜色通道位宽、舍入、带宽和完整链路帧率；不能仅切换参数后沿用最近邻性能数据。

逆映射避免正向离散投影造成的未覆盖像素，但无法恢复视野之外的信息。当前无效区域直接置黑，没有额外拉伸或内容填充。赛题的黑边/空洞要求需结合视场、裁切策略和实物观感另行验收。

待插入图片

同一标定、同一测试图卡，排列原图、浮点参考、FPGA 输出及局部放大图，标注姿态和有效区域。

图 3.1: 不同姿态下的几何矫正对比

3.5 定点格式与误差分析模板

表 3.2: 主要定点量及实现方式

对象	当前格式/实现	分析重点
yaw/pitch	有符号 Q2048 弧度	量化、限幅、零点与安装方向
三角函数	Q14，一度间隔表与线性插值	查表插值误差及角度输入误差
内参/畸变系数	Q14；$k_1 = 162/2^{14}$，$k_2 = -711/2^{14}$	参数量化对边缘位置的影响
归一化视线与透视除法	小数位数 18，精确流水除法	中间范围、截断与小深度保护
源像素坐标	有符号 32 bit，14 位小数	坐标误差和最近邻阈值跳变
图像存储	RGB565	与 RGB888 的颜色量化差异

撰写提示：Q 格式在此按缩放比例解释，不能把“14 位小数”当作总位宽。补充关键中间变量的最大范围、符号扩展和舍入方式；用独立浮点基准给出最大/RMS 误差及边界有效性差异。

工程依据：`../Pgl50h/src/video/pose/pose_inverse_project_q14.v`；`pose_renderer_tiled.v`（同目录）

第四章　FPGA 硬件架构与存储优化

4.1　模块划分与接口契约

应用 RTL 按顶层、板级接口、IMU、控制、预处理、格式、时序和存储分层。厂商 PLL、RAM 和 DDR3 IP 位于 `ipcore/`，通过对应 `.idf` 登记到 PDS。表 4.1 列出默认路径的核心模块。

表 4.1: 核心 RTL 模块与职责

模块（相对 `src/`）	职责与关键边界
`top/hdmi_ddr3_top.v`	顶层集成、参数选择、功能控制及视频接口
`video/preprocess/adaptive_gamma_stream.v`	帧统计、曲线选择、流式增强
`video/pose/fram_buf_pose.v`	源帧采集、渲染调度、显示与跨域缓存
`video/pose/pose_inverse_project_q14.v`	帧姿态加载、像素逆投影和无效标志
`video/pose/pose_renderer_tiled.v`	分块遍历、包围矩形、缓存、采样及写回
`video/pose/pose_ddr_arbiter.v`	采集、显示与渲染 DDR 请求仲裁
`video/pose/pose_async_fifo.v`	像素域与 DDR 域跨域数据缓冲
`imu/imu_protocol_50m.v`、`attitude_cdc.v`	姿态协议接收与快照同步（两者同目录）
`control/cp2102_control.v`	上位机协议、状态应答和遥测发送
`control/video_control_cdc.v`	帧配置握手和原子应用

工程还登记了 `pose_tile_read_scheduler.v` 与 `pose_frame_bank_allocator.v` 等独立支持模块，当前默认路径未实例化它们。本章所述块读取与帧槽所有权以 `pose_renderer_tiled.v` 和 `fram_buf_pose.v` 中实际集成的控制逻辑为准。

接口采用 `valid/ready` 或 `start/busy/done/error` 表达有效性和完成状态。源/结果帧、姿态及参数必须保持到事务完成；写命令被接收不等于写数据已经提交。

DDR 地址以 32 bit word 为单位，数据载荷以 256 bit beat 为单位，二者在地址换算和带宽统计时不能混用。

4.2 HDMI 输入、预处理与显示对齐

MS7200 输出并行 RGB888 及同步信号，输入寄存器后经过两拍 Gamma 和一拍 RGB565 转换，总计固定四拍输入流水线。DE/VS 必须随像素延迟，防止跨行、首像素或帧边界错配。关闭 Gamma 时仍保留流水线延迟。显示端从结果帧获取 RGB565，转换为 RGB888 后按输出扫描时序驱动 MS7210。

待插入图片

插入输入 SOF、DE、RGB、Gamma 输出、RGB565 输出以及首末像素的同屏波形，标注四拍延迟。

图 4.1: 视频数据与控制信号对齐波形

4.3 DDR3 帧槽与所有权管理

源帧槽使用 0/3，结果帧槽使用 1/2，帧槽间隔为 16 MiB。一帧 RGB565 有效载荷为

$$S_f = 1920 \times 1080 \times 2 = 4,147,200 \text{ bytes}. \tag{4.1}$$

槽间隔不是单帧有效数据量，也不意味着整个间隔均参与传输。采集侧只写入可用源槽，渲染期间保持源帧稳定；显示侧只读完整结果帧。

结果发布应满足：所有块已完成、最后一笔 DDR 写真实结束、完成消息已登记、显示帧边界到达并满足读事务交接条件。遇到错误 LAST、回压或渲染错误时，不能提前释放仍有未完成事务的槽。

撰写提示：绘制源槽和结果槽状态转换图，补充各状态的进入条件、持有者和释放条件；说明无可用源槽时的跳帧策略、启动阶段及异常恢复行为。

4.4 双槽分块渲染器

4.4.1 块尺寸及流水过程

当前输出块为 128×32，1080p 分为 15 列、34 行，共 510 块，末排高度 24。块内逐点执行以下过程：计算逆投影并缓存坐标，统计有效源采样点的包围矩形，按行突发读

表 4.2: 当前分块配置下的主要片内缓存

缓存	逻辑容量	用途
双槽源区域缓存	每槽 2048 × 256 bit，64 KiB	两槽合计 128 KiB，存放源矩形
双槽坐标 RAM	总计 8192 × 23 bit	缓存有效位与最近邻源坐标
双槽输出块 RAM	总计 512 × 256 bit	每块 4096 个 RGB565 像素
采集/显示异步 FIFO	各 512 × 256 bit	两个像素域与 DDR 域间解耦
客户端写突发缓冲	每个相关客户端 16 × 256 bit	分布式 RAM 持有写数据至真实完成

取源矩形至片内 RAM，连续采样形成结果块，最后逐行突发写回 DDR3。两个槽使下一块的投影/读源与当前块的采样/写回重叠，隐藏部分访存和流水排空开销。

这些是 RTL 逻辑容量，不能直接等同于最终 DRM 位置数；实际映射受到端口、宽深组合和布局因素影响，资源统计见第 七 章。

4.4.2 容量保护与 DDR 突发

源矩形按 16 个 RGB565 像素/256 bit beat 对齐，单条命令包含 1～16 beat。容量检查依次经过 `P_BOUNDS`、`P_AREA` 和 `P_CAPACITY`：先求宽高，再计算面积，最后比较缓存容量；超限块在发出首条 DDR 读请求前拒绝。全部像素无效的块不读取无意义源区域。

历史软件保守区间分析对相同标定、yaw/pitch 整数限值给出的 128 × 32 源区域上界为 1200 beat，小于单槽 2048 beat。该结果来自软件算术模型，不等同于 HDL 形式等价证明，也不直接证明所有姿态的最坏渲染时间。【待补充：当前源码对应的容量边界日志与必要的重新审查结果】。

4.4.3 共享写数据与资源优化

当前版本将采集侧和渲染侧写突发存放在客户端持有的分布式 RAM 中。仲裁器按 beat 索引读取当前客户端缓冲，减少重复的 4096 bit 宽数据寄存器。客户端直到最后一个有效 WREADY/WLAST 传输完成才释放缓冲，期间由 FIFO 回压保护后续采集数据。RAM 内容无需逐字复位，通过状态、长度和所有权保证有效数据先写后读。

撰写提示：可插入优化前后结构图，并用相同工具、配置和约束比较资源/时序。历史版本同时改变块尺寸和控制逻辑，不能将全部资源差值归因于单一修改。

4.5 跨时钟域、复位与时序约束

4.5.1 跨域机制与适用前提

像素数据通过 Gray 指针异步 FIFO 跨域；四条指针总线分别进行偏斜约束和双角审计。IMU 姿态通过事件翻转和稳定快照同步，其正确性依赖源数据在目标捕获期间保持稳定，并非适用于任意发送速率的带确认邮箱。功能配置和多字统计快照则使用带返回确认的握手机制。异步复位的释放和数据有效性应按各自时钟域检查，不能以时序例外替代同步电路。

4.5.2 FDC 约束与验证口径

表 4.3: 主要时序约束及审查要点

对象	工程配置	审查重点
主时钟	50 MHz、27 MHz、输入约 148.5 MHz	生成时钟须保留实际来源及倍分频关系
HDMI 输入	最大 +2.000 ns，最小 -0.500 ns	与桥芯片、布线及采样关系核对
HDMI 输出	最大 +1.500 ns，最小 -0.500 ns	约束中描述 MS7210 下降沿采样
异步时钟关系	像素、DDR、配置等相应时钟组	逐项对应 FIFO、同步器或 IP 跨域结构
FIFO Gray 偏斜	上限 6.734 ns	四条总线每条 10 bit，快慢角均完整覆盖
最终检查	setup/hold、recovery/removal、脉宽	独立检查偏斜报告和 I/O 覆盖

工具通过建立在时钟、接口预算和例外正确的前提上，板级可靠性仍需持续运行与信号测试。

工程依据：`../Pgl50h/src/video/pose/`；`../Pgl50h/src/constraints/hdmi_ddr3_top.fdc`

第五章　姿态通信、上位机控制与自适应增强

5.1　IMU 姿态接收与参数锁存

IMU/外部控制板通过独立 UART 向 FPGA 发送姿态，接口为 921600 baud、8-N-1。`imu_protocol_50m.v` 的帧结构为

```
55 AA | yaw[2] | pitch[2] | roll[2] | SUM | 0D
```

每个角度为 16 bit 小端有符号 Q2048 弧度，SUM 为六个载荷字节的模 256 加和。只有完整帧头、载荷校验和帧尾通过后才更新姿态并翻转事件标志。姿态跨域后随源帧锁存，roll 当前不参与投影。

表 5.1: IMU 联调与动态响应记录模板

项目	待记录内容
物理接口与电平	工程 IMU RX 为 AB4；【待补充：接线、电平和共地实物确认】
姿态源与更新率	【待补充：传感器/控制板、固件版本、采样及发送频率】
安装轴与正负号	【待补充：机械轴与 yaw/pitch 的对应关系和验证照片】
零点与静态误差	【待补充：已知角度下的偏差、抖动及重复测量】
动态响应	【待补充：角度阶跃、姿态到达时间、结果显示时间与过渡帧数】
异常接收	【待补充：坏校验、断线、半包、重新同步及恢复结果】

工程依据：`../Pgl50h/src/imu/imu_protocol_50m.v`；`attitude_cdc.v`（同目录）

5.2　CP2102 上位机控制接口

5.2.1　物理接口与三个开关

板载 CP2102 使用 FPGA 的 R8 接收 PC 数据、R9 向 PC 发送数据，115200 baud、8-N-1、无流控。它与 IMU UART 是两个独立通道。三位掩码定义见表 5.2，默认值为 `0x07`，复位后恢复默认。

全部关闭仍经过 RGB565 帧存储及渲染/显示链路，不是直接 RGB888 HDMI 旁路。LED 表示已在输入 SOF 应用的功能开关，不表示 DDR 就绪或屏幕已显示新配置。

表 5.2: 运行时功能掩码与状态指示

位	功能	关闭时的行为	指示 LED
bit0	镜头去畸变	径向缩放为 1，切向偏移为 0；姿态可独立保留	LED1，B2
bit1	姿态矫正	对该源帧使用零 yaw/pitch；镜头模型仍可保留	LED2，A2
bit2	自适应 Gamma	像素保持原 RGB，仍保留延迟与亮度统计	LED3，B3

5.2.2 命令格式与生效时序

PC 协议采用二进制帧：

```
A5 5A | VERSION | TYPE | SEQ | LEN | PAYLOAD | XOR
```

VERSION 为 01，XOR 从 VERSION 到载荷末尾逐字节异或，多字节字段为小端。命令包括设置功能 0x10、查询状态 0x11、遥测开关 0x12 和读取快照 0x13；状态与 Gamma 统计分别为 0x80、0x81。例如序号为 01 的全开命令为 A5 5A 01 10 01 01 07 16。

SET 命令校验成功后先改变 requested_mask，随后通过跨域握手在输入 SOF 原子应用，再更新 applied_mask。应区分“命令已接收”“输入帧配置已应用”和“新结果已经显示”三个时刻。无输入 SOF 时配置保持 pending，不能假定 ACK 意味着画面立即切换。已采集或正在渲染的帧继续使用自己的配置快照。

撰写提示：正式报告可附上位机界面、串口抓包与配置切换波形。完整协议沿用工程文档，避免在报告中另造字段或将串口描述为图像传输接口。

待插入图片

左侧放三个独立开关和 Gamma 遥测界面；右侧放 requested/applied/pending 与 SOF 波形。

图 5.1: 上位机控制与帧边界原子应用

工程依据：../Pgl50h/report/pc_control_protocol.md；../Pgl50h/tools/pc_video_control.py

5.3 帧自适应 Gamma 算法

5.3.1 亮度统计与场景分类

增强前使用近似亮度

$$Y = \left\lfloor \frac{R + 2G + B}{4} \right\rfloor \tag{5.1}$$

进行帧统计, 仅累加 DE 有效像素。统计量包括亮度和、有效像素数、暗部像素数（$Y < 48$）及高光像素数（$Y \geq 208$）。平均亮度分类边界使用 48、80、112、144、176、208；硬件比较亮度和与“像素数乘阈值”，避免逐帧运行除法器。暗部和高光同时达到各自至少 $1/8$ 时，按混合光照使用温和提亮曲线。

5.3.2 曲线选择与时间稳定

每个 RGB 通道使用同一档曲线，其 LUT 公式为

$$C_{\text{out}} = \text{round}\left[255\left(\frac{C_{\text{in}}}{255}\right)^{\gamma}\right]. \tag{5.2}$$

指数小于 1 提亮、大于 1 压暗。连续两帧分类一致才更新目标曲线，每个 SOF 最多移

表 5.3: Gamma 曲线档位

曲线编号	0	1	2	3	4	5	6
指数 γ	0.50	0.65	0.80	1.00	1.25	1.55	1.90

动一档，帧内曲线保持不变。统计反映已经完成的帧，决策作用于后续完整帧。自动输入 Gamma 启用时旁路历史输出固定 Gamma，避免叠加增强。

该算法通过曲线调整已有像素，不能恢复输入饱和或欠曝已丢失的细节；真实夜间噪声和强光效果需结合图像评价。当前未实现完整的自适应直方图均衡。

5.4 统计遥测与实验记录

Gamma 统计约 10 Hz 上报，内容包括帧号、像素数、增强前后亮度和、增强前暗部/高光计数、实际与目标曲线和该帧功能掩码。这些统计位于几何矫正与 RGB565 量化之前，不代表最终 HDMI 结果帧的统计。暗部/高光比例均来自增强前图像，不能用于声称增强后的暗部/高光占比下降。

工程依据：`../Pgl50h/src/video/preprocess/adaptive_gamma_stream.v`；`../Pgl50h/src/control/gamma_telemetry.v`

表 5.4: 增强效果实验记录模板

场景	前/后平均亮度	实际曲线	图像质量与噪声	切换稳定性
夜间低照度	【待补充：数据】	【待补充：编号】	【待补充：ROI 与测量】	【待补充：帧数/时间】
强光高亮	【待补充：数据】	【待补充：编号】	【待补充：细节及饱和情况】	【待补充：帧数/时间】
明暗混合	【待补充：数据】	【待补充：编号】	【待补充：暗部与高光对比】	【待补充：帧数/时间】
正常照明	【待补充：数据】	【待补充：编号】	【待补充：色彩与恒等行为】	【待补充：帧数/时间】

第六章　验证方案与实板测试设计

6.1　验证层次与证据管理

验证分为独立算法基准、RTL 单模块、并发系统模型、厂商 DDR 接口、FPGA 实现及实板演示。各层关注不同问题，应保留配置、源码身份、工具版本、输入条件和原始日志。已有工程结果为本章提供基础，实板记录表供后续填写。

表 6.1: 工程已有验证入口及用途

入口（相对 Pgl50h/）	重点
tests/verify_main_contract.py	工程源文件/IP 清单、主配置与引用
tests/run_rtl_regressions.py	IMU、CDC、投影器、FIFO、存储接口及兼容路径
tests/run_adaptive_gamma.py	全 LUT、场景分类、迟滞、时序对齐与满帧输入
tests/run_pc_control.py	二进制协议、功能开关、SOF 原子应用与统计
tests/run_pose_tiled.py--full	全像素渲染、边缘块、回压和最后写完成
tests/run_pose_tiled_integration.py--full	并发采集/渲染/显示、新帧率、帧槽所有权
tests/run_pose_vendor_ddr.py	厂商 DDR 控制器/PHY、突发和边界接口
tools/build_pose_tiled.py	综合/实现及源码、时序、CDC、位流身份审计

6.2　独立几何与像素精度验证

6.2.1　参考模型与用例设计

使用独立双精度软件模型实现与第 三 章一致的坐标约定、旋转顺序、畸变公式和边界规则。先比较坐标，再比较重采样及颜色量化，分别定位参数量化、投影计算、最近邻阈值跳变和 RGB565 的误差来源。

用例至少覆盖零姿态、单轴与双轴边界、中间角度、限幅输入、无效深度、图像末行/末列、非完整块、全黑块、容量等于上限和超出上限。非零切向系数与后续 roll/双线性扩展应建立独立测试组。

已有分块渲染器测试使用另一个投影器实例生成坐标参考，主要证明调度、缓存及采样与该投影器一致，不能单独作为独立浮点模型精度结论。【待补充：参考模型文件、版本、数据集与坐标对比结果】。

6.2.2 控制与异常用例

三个独立开关共有八种掩码，应覆盖 SOF 前后切换、pending、忙响应和无输入帧场景。协议测试应包含错误 XOR、错误长度、半包超时和重同步。DDR 测试应覆盖 AW/首拍同周期、1～16 beat、WREADY 停顿、错误 LAST、最后写完成与下一帧调度相邻周期等情况，并检查异常时帧槽不会提前释放。

6.3 当前完整链路仿真条件与结果

当前归档测试实例化实际 wrapper、异步 FIFO、渲染器与 DDR 仲裁器，并运行 Gamma 和 RGB565 输入处理。像素扫描为 2200×1125、148.5 MHz，有效图像为 1920×1080。DDR 行为模型采用 32 拍命令延迟、25% 数据停顿、读写共享数据通道，并每 780 拍暂停 35 拍模拟刷新。

表 6.2: 2026-10-22 当前基线完整系统仿真结果

项目	归档结果
输入帧数 / 不同结果发布数	28 / 13
稳态新帧发布率	30.000030 fps
最大发布间隔	3,333,330 个 100 MHz 时钟周期
最慢观测渲染	3,314,614 拍，即 33.14614 ms
捕获 FIFO 峰值	15/512 个 256 bit 数据字
显示像素比较次数	51,840,000
测试覆盖记录	11 种姿态激励、全部八种控制掩码
仿真结果	PASS，0 errors；日志另有 4 条 warning

日志 warning 包括测试平台 Gamma 统计元数据端口未连接，正式提交应审查并说明用途及影响。姿态激励与开关组合下可能实际禁用部分变换，测试覆盖不代表所有姿态和开关的笛卡尔积。当前整帧模型不包含物理 CP2102 及厂商 DDR PHY；实际串口、DDR 和显示仍需实测。

工程依据：`../Pg150h/verification/pds_pc_control_write_ram_20261022/simulation/result.log`

6.4 PDS 实现与 CDC 验证

当前位流已完成综合、布局布线与生成。归档记录为最终双角时序 All Constraints Met，并单独审计四条 FIFO Gray 总线的偏斜与位覆盖。报告应同时保留资源、setup/hold、recovery/removal、脉宽及 I/O 约束覆盖，不能只截取一行时序摘要。

待插入图片

插入当前版本的快/慢角时序摘要、关键路径和 FIFO Gray 偏斜覆盖截图，保留构建日期和配置。

图 6.1: 最终实现时序与 CDC 审计

6.5 实板测试步骤与记录模板

6.5.1 硬件链路及功能验收

1. 记录硬件、软件、标定与位流版本，核对目标器件和位流哈希，连接电源、HDMI、IMU 与 CP2102。
2. 下载当前候选后确认初始化及视频时序，以固定图卡检查分辨率、颜色、首末像素和连续显示。
3. 验证八种开关组合、查询状态、LED 与 Gamma 遥测；分别记录 ACK、SOF 应用和画面切换时间。
4. 在标定图卡下测试零姿态、单轴、双轴和中间角度，记录安装方向、机械角度及输出结果。
5. 执行长时间运行、输入中断/恢复和连续姿态变化，保存帧序号、错误事件及视频。

6.5.2 帧率、延迟及画质测量

帧率测试应在输入嵌入独立帧号或可追踪图案，统计完成矫正并输出的不同源帧，避免将 60 Hz 扫描或重复帧计为 60 fps 处理。可使用逻辑分析仪、片内探针或采集视频，记录输入 SOF、帧完成、结果发布和对应输出事件。

延迟可采用同一闪烁/触发事件的输入与输出对照，记录采集卡、显示设备或高速相机引入的测量延迟。分别报告渲染时间和端到端时间，保留最小值、平均值、P95 及最

表 6.3: 实板功能验收表

项目	条件/操作	结果与判据	证据编号
HDMI 输入与显示	【待补充：信号源/模式】	【待补充：有效像素、颜色】	【待补充：照片/日志】
IMU 动态补偿	【待补充：角度与速率】	【待补充：方向、响应】	【待补充：视频/角度记录】
CP2102/LED	【待补充：掩码与命令】	【待补充：帧原子生效】	【待补充：抓包/波形】
自适应 Gamma	【待补充：光照场景】	【待补充：曲线、亮度】	【待补充：图像/遥测】
连续稳定性	【待补充：时长与温度】	【待补充：撕裂、掉帧、恢复】	【待补充：长时日志】

大值。画质测量使用真实棋盘格、倾斜边缘或网格线，保存无增强参考、增强结果及有效 ROI。详细指标定义与待填表见第 七 章。

6.6 现场演示方案

建议依次展示：原始几何链路、单独镜头去畸变、加入姿态补偿、加入自适应 Gamma，并用上位机控制和状态遥测解释当前模式。现场改变物理角度及测试图卡，同时展示输出稳定性与有效视野。超出当前角度范围的限幅行为应可观察、可说明。【待补充：演示脚本、图卡清单、人员分工、演示视频路径及现场验收结果】。

第七章　性能、资源与图像质量分析

7.1　扫描帧率与新结果帧率

有效像素总数为 $N = 1920 \times 1080 = 2,073,600$。输入/显示扫描的总时序为 2200×1125，因此

$$f_{\text{scan}} = \frac{148.5 \times 10^6}{2200 \times 1125} = 60 \text{ Hz}. \tag{7.1}$$

60 Hz 的有效输入像素速率为 124.416 Mpixel/s；30 个新结果帧/秒对应 62.208 Mpixel/s 的平均输出像素处理需求。100 MHz 渲染域的每帧预算为

$$C_{30} = \frac{100 \times 10^6}{30} = 3,333,333.33 \text{ cycles}, \qquad T_{30} = 33.33333 \text{ ms}. \tag{7.2}$$

当前归档最慢观测渲染为 3,314,614 拍，即 33.14614 ms，距预算约 18,719 拍、0.18719 ms，时间余量约 0.562%。该帧平均约消耗 1.5985 个渲染时钟/输出像素，包含投影、源读取、采样、写回和等待。单条像素流水线可以每拍启动，不代表整个系统无等待地每拍完成一个新结果像素。

当前仿真稳态发布间隔为 3,333,330 拍，折算为 30.000030 fps。这来自仿真时序离散，不应解释为板上精确高于 30 fps 的收益。余量较小，需在真实 DDR 刷新、仲裁和输入场景下复测；当前不能推导全部角度与全部存储调度的最坏性能保证。

表 7.1: 帧率与延迟测量结果模板

指标	当前归档口径	实板结果	测量方法/证据
输出扫描率	60 Hz 时序	【待补充：Hz】	【待补充：采集设备/波形】
不同源帧更新率	模型仿真 30.000030 fps	【待补充：fps】	【待补充：计数时长、帧号】
最慢渲染时间	模型仿真 33.14614 ms	【待补充：ms】	【待补充：起止信号】
端到端延迟	未实测	【待补充：min/mean/P95/max】	【待补充：事件及设备延迟】
重复帧/跳帧情况	与 60 Hz 输入和 30 fps 更新相关	【待补充：数量/比例】	【待补充：帧身份日志】

7.2 端到端延迟组成

当前采用完整源帧采集后渲染，再在显示帧边界发布结果。对指定输入/输出事件，延迟可分解为

$$T_{\text{e2e}} = T_{\text{acquire}} + T_{\text{queue}} + T_{\text{render}} + T_{\text{publish}} + T_{\text{scan}} + T_{\text{interface}}. \tag{7.3}$$

各项分别对应采集等待、帧槽/任务等待、渲染、帧边界发布等待、目标像素扫描等待和接口开销。它们受事件定义及源帧接受策略影响，应在同一测量口径下记录；33.14614 ms 仅为已有模型中的渲染耗时，不能替代上述总和。

待插入图片

标注同一输入事件的采集、开始渲染、末写完成、结果发布和输出像素时刻，并注明测量设备延迟。

图 7.1: 端到端延迟分解与测量

7.3 DDR 数据量与带宽预算

DDR 用户接口为 256 bit、100 MHz，理想载荷上限为

$$B_{\text{peak}} = 32 \times 100 \times 10^6 = 3.2\ \text{GB/s}. \tag{7.4}$$

该值不是持续可用带宽；命令、行切换、刷新、仲裁和回压均降低实际效率。以十进制 MB/s 统计，单帧 RGB565 载荷 $S_f = 4,147,200$ bytes，预算为 源矩形可能在相邻块重复

表 7.2: 默认路径的数据带宽预算

数据流	统计假设	有效载荷带宽
输入采集写	按全部 60 帧/秒接受的预算	248.832 MB/s
显示读取	每秒读取 60 个完整显示帧	248.832 MB/s
结果写回	每秒写回 30 个完整结果帧	124.416 MB/s
渲染源读取	每帧实际读 R 个 256 bit beat	$0.000960R$ MB/s
合计	三项固定预算加姿态相关源读取	$622.080 + 0.000960R$ MB/s

读取，R 随姿态、有效区域和块尺寸变化。【待补充：当前 128×32 配置下各姿态的读命令数、beat 数和实测持续带宽】。输入帧是否全部接受取决于源槽调度，因此本表采集写项为预算假设。历史 128×64 的源读取计数不能直接填入当前配置。

7.4 资源占用与最终时序

表 7.3 以当前位流身份记录及最终实现证据为依据，区分综合等效计数和最终物理占用。FF 的综合总量与最终 CLM FF（不含 I/O）是不同口径，应在表内明确。

表 7.3: 2026-10-22 基线资源与时序结果

项目	归档结果及口径
综合 LUT / FF	14,571 / 15,006
综合 APM	45；器件容量 84
综合等效 DRM18K	103
最终 LUT（含常量和旁路）	16,878/42,800，约 39.43%
最终 CLM FF（不含 I/O）	14,871
最终 DRM 物理位置	104/134，约 77.61%
锁存器	0
最终快/慢角时序	All Constraints Met
慢角 100 MHz 渲染域 setup 余量	+0.873 ns
全部域、双角最小 setup / hold 余量	+0.121 / +0.053 ns
FIFO Gray 最大偏斜 / 约束	1.470 / 6.734 ns

APM 为工具报告中的算术资源计数，DRM 为片内存储资源位置计数。若使用“DSP/BRAM 利用率”等通用表述，应说明与 PDS 资源名称的对应关系。

工程依据：`../Pgl50h/bitstream/pc_control_20261022_identity.json`

7.5 版本对比与优化效果

两版本同时改变块尺寸、控制和写数据结构，压力覆盖也不完全相同；这张表说明各自配置的整体取舍，不能视为单因素消融实验。【待补充：相同输入、相同配置和约束下的单因素优化对比】。

表 7.4: 历史基线与当前基线对比（均为归档证据）

项目	2026-10-10 历史候选	2026-10-22 当前候选
输出块 / 每帧块数	128 × 64 / 255	128 × 32 / 510
CP2102 三开关及遥测	不包含当前协议	已集成
写突发存储	历史实现	客户端分布式 RAM、共享读取
最终 LUT	19,352/42,800	16,878/42,800
最终 DRM 位置	122/134	104/134
最慢观测渲染	定向模型测试 32.45705 ms	当前系统模型 33.14614 ms
慢角渲染域 setup 余量	+0.462 ns	+0.873 ns
板测状态	未完成	未完成

7.6 几何精度与图像质量评价

7.6.1 坐标误差与直线度

对共同有效区域 Ω，以独立浮点参考 (u_i^*, v_i^*) 为基准，定义

$$e_i = \sqrt{(u_i - u_i^*)^2 + (v_i - v_i^*)^2}, \quad e_{\max} = \max_{i\in\Omega} e_i, \quad e_{\mathrm{RMS}} = \sqrt{\frac{1}{|\Omega|}\sum_{i\in\Omega} e_i^2}. \tag{7.5}$$

另行统计有效性不一致的坐标数量，避免只在共同有效区域计算而掩盖边界差异。对于矫正图像中的直线特征，拟合 $ax + by + c = 0$，点到直线距离为

$$d_i = \frac{|ax_i + by_i + c|}{\sqrt{a^2 + b^2}}. \tag{7.6}$$

报告最大值、RMS 和测试区域。线条弯曲、透视斜率变化和物理标尺误差应分别解释。

7.6.2 清晰度、有效区域与颜色

MTF50/SFR 使用同一倾斜边缘、统一 ROI 与处理参数测量，报告单位（如 cycles/pixel 或 LW/PH），并保存完整曲线。几何矫正改变局部放大率，因此中心/边缘比较需说明尺度处理。黑色区域应分别统计模型判无效区域、边界保护区域和图像本身黑色内容；不能仅按 RGB 为零判定几何黑边。

颜色和像素误差应优先与同样经过 RGB565 量化的软件参考比较，再单独分析与 RGB888 原图之间的量化损失。Gamma 开关、重采样方式与姿态要固定，防止把增强变化算作几何矫正误差。

表 7.5: 客观精度与画质结果模板

指标	零姿态	边界/中间姿态	方法与证据
坐标最大/RMS 误差	【待补充：pixel】	【待补充：pixel】	【待补充：独立参考/有效区域】
有效性不一致数	【待补充：数量】	【待补充：数量】	【待补充：边界规则】
直线度最大/RMS	【待补充：pixel】	【待补充：pixel】	【待补充：图卡/拟合线】
MTF50 或 SFR	【待补充：数值/单位】	【待补充：数值/单位】	【待补充：中心/边缘 ROI】
无效区域比例	【待补充：百分比】	【待补充：百分比】	【待补充：有效掩码】
像素 PSNR/SSIM（可选）	【待补充：数值】	【待补充：数值】	【待补充：颜色、Gamma 与参考】

待插入图片

展示斜边 ROI、SFR/MTF 曲线、拟合直线及残差图；各图注明标定、姿态、采样和 Gamma 状态。

图 7.2: 清晰度与直线度测量结果

7.7 功耗与长期稳定性

【待补充：测量点、电压、电流、静态/动态功耗、温度、环境条件、运行时长与仪表精度】。板级输入功耗包含外围芯片，不能直接写成 FPGA 核心功耗。如只有估算结果，应列工具、活动率与温度假设，并与实测区分。

第八章　总结、局限与后续工作

8.1　已完成工作的总结

本工程已形成面向 1080p 视频的 HDMI 输入、帧自适应 Gamma、RGB565 DDR3 帧缓存、逐帧姿态快照、定点镜头/姿态逆投影、双槽分块渲染和 HDMI 输出的完整 RTL 通路。板载 CP2102 支持三个独立功能开关和亮度统计遥测，配置在输入帧边界原子生效。

当前 2026-10-22 基线的完整系统行为模型在给定并发与 DDR 停顿条件下，达到约 30 个新结果帧/秒；最终 PDS 双角时序及 FIFO Gray 偏斜审计通过。这些结论支持当前设计在 RTL 与实现工具层面的可行性。【待补充：补齐实板测量后的最终性能、画质与演示结论】。

8.2　赛题完成情况与当前局限

运行时串口开关并不是相机内参/畸变参数在线加载接口；当前标定参数由固定配置集成。如现场要求重新标定相机或修改镜头，应说明参数导出、量化、重新构建及验证过程。

8.3　可进一步改进的方向

后续可围绕分块双线性采样、roll 参与的三轴姿态矩阵、图像/IMU 时间同步、运行时标定参数加载和更高吞吐开展扩展。稀疏几何网格或倒数 LUT 可作为精度与资源折中的研究方向，但它们尚不是当前默认路径的已验证功能。

每项改进应分别给出数学误差、边界行为、存储需求和完整系统性能，再重新进行时序与实板验收。当前最直接的后续工作是完成候选烧录、真实图卡测量和长时稳定性记录。

撰写提示：正式结论保留已验证且与选题有关的贡献及数值；删除已完成的待补项，仍未完成的功能如实写入适用范围，不得改写为已达到赛题全部要求。

表 8.1: 最终提交前的完成情况核对模板

事项	当前边界	正式提交时补齐
视频完整链路	RTL、实现报告已有；当前候选未板测	【待补充：板测记录及演示视频】
标定参数	固定确认的内参与系数	【待补充：原始标定图集及参数来源说明】
切向畸变	参数接口保留，当前值为零	【待补充：非零场景测试或适用范围说明】
任意角度能力	yaw/pitch 每轴约 $\pm 15^\circ$，无 roll	【待补充：范围验收、安装标定与扩展状态】
重采样与黑边	最近邻分块、无效域置黑	【待补充：双线性需求、画质与黑边验收】
实时性与延迟	行为模型约 30 fps，实板延迟未测	【待补充：实板新帧率与端到端数据】
图像增强	七档帧自适应 Gamma	【待补充：实际光照实验】
资源、时序和 CDC	当前版本有归档结果	【待补充：最终提交版本与报告对应关系】

参考文献

[1] 全国大学生嵌入式芯片与系统设计竞赛. 2026 FPGA 赛道选题指南：紫光同创选题二，基于 FPGA 的任意角度的畸变矫正. 本目录 `problem.md`、`problem.pdf`.

[2] Pgl50h 工程. `README.md`、`EmbFPGA.pds`、`src/`，本地查阅日期：2026-10-25.

[3] 相机标定记录. `calibration/camera_20260930.json`，用户确认的 MATLAB cameraParams，2026-09-30.

[4] CP2102 版本位流实现记录. `verification/20261022_pc_control_sbit.md` 及 `verification/pds_pc_control_write_ram_20261022/`.

[5] CP2102 上位机控制与自适应 Gamma 遥测协议. `report/pc_control_protocol.md`，v1，2026-10-21.

[6] 1080p30 分块路径历史验证记录. `verification/20261010_pose_tiled_30fps.md`.

[7] 深圳市小眼睛科技有限公司. 盘古 50 开发板（MES50HP）硬件使用手册，封面标注 V1.0，2024-07-19. 第 1.1、2.1、2.2.1、2.2.2 节，正文第 2、6–9 页. 本地文件：`chapter2/references/` 下的《MES50HP 开发板硬件使用手册 _1V1.pdf》.

[8] 【待补充：实际查阅的相机模型、标定、图像重采样和 SFR/MTF 测量参考文献，按比赛要求统一格式】.

附录 A　工程证据索引与提交清单

A.1　路径、版本与引用约定

除本目录的 problem.md、problem.pdf 和报告文件外，本附录及参考资料中的工程路径均相对 /home/yzy/code/ECSDC_FPGA_2026/Pgl50h/。为便于核对，各章“工程依据”也列出关键源文件；引用工程摘要时，应尽量进一步核对原始报告和日志。

表 A.1: 报告各部分的主要证据

章节	源码、记录和用途
第 1 章	本报告目录的 problem.md；工程 README.md：需求与完成边界。
第 2 章	EmbFPGA.pds、src/top/hdmi_ddr3_top.v：器件、工程入口、实际默认配置。
第 3 章	calibration/camera_20260930.json；src/video/pose/pose_inverse_project_q14.v：标定、坐标、旋转、畸变及定点实现。
第 4 章	src/video/pose/pose_renderer_tiled.v、fram_buf_pose.v、pose_ddr_arbiter.v（同目录）；src/constraints/hdmi_ddr3_top.fdc：缓存、所有权与约束。
第 4 章	verification/pose_tiled_20261010/source_bounds/README.md：历史软件模型的源缓存容量边界及适用范围。
第 5 章	src/imu/imu_protocol_50m.v；src/control/；src/video/preprocess/；report/pc_control_protocol.md：姿态、控制和增强。
第 6 章	tests/；verification/pds_pc_control_write_ram_20261022/simulation/result.log；同一归档下的 pc_control/、main_rtl/：原始测试日志。
第 7 章	bitstream/pc_control_20261022_identity.json；verification/20261022_pc_control_sbit.md：当前配置、资源、时序及吞吐结果。
第 7 章	verification/pds_pc_control_write_ram_20261022/prj_tasks/syn_1/synthesize/hdmi_ddr3_top.snr：综合资源报告。

章节	源码、记录和用途
第 7 章	同一归档下 `prj_tasks/pnr_1/report_timing/hdmi_ddr3_top.rtr`、`pose_fifo_cdc.json`：最终时序及 Gray 偏斜审计。
第 7 章	`verification/20261010_pose_tiled_30fps.md`：历史 128×64 候选；不可替代当前配置证据。

A.2 当前位流身份

候选路径为 `bitstream/EmbFPGA_1920_pc_control_20261022.sbit`，大小 2,101,696 bytes，器件 PGL50H-FBG484-6。身份文件为 `bitstream/pc_control_20261022_identity.json`，SHA256 为

`492e1c3c29606e4e29eb47e5f95704fb1892cc3cc0a970f555cbb3e9bd320b4c`

模板整理时已对实际候选文件计算并核对上述哈希。当前归档标记为尚未烧录、尚未板测。归档 `source_status.json` 记录构建当时输入快照与源码一致；后续修改应重新核对源码身份，不能将历史状态直接作为新版本审计。

A.3 最终提交材料登记表

材料	位置、版本或待补内容
报告正文及可编辑源文件	本目录 `main.tex`、各章节；【待补充：最终版本号及日期】
最终 FPGA 主工程	`EmbFPGA.pds`；【待补充：提交源码身份】
目标位流与校验记录	【待补充：最终 sbit、SHA256、对应配置和下载记录】
真实标定数据	【待补充：标定图集、标定板信息、重投影误差、参数导出脚本】
仿真与实现报告	【待补充：最终配置对应的测试、资源、时序及 CDC 日志】
上位机及外部控制固件	【待补充：软件位置、版本、依赖、串口与硬件接线说明】
实板测试原始资料	【待补充：帧号、延迟、功耗、稳定性及姿态响应记录】

材料	位置、版本或待补内容
图像质量分析资料	【待补充：原图、参考、输出、ROI、直线度及 MTF/SFR 曲线】
现场演示资料	【待补充：连接图、操作脚本、图卡清单、演示视频及分工】

A.4 测试记录的建议字段

字段	记录内容
test_id / date	【待补充：唯一编号、日期、测试人员】
source / bitstream	【待补充：源码版本、位流哈希和工具版本】
camera / calibration	【待补充：相机、曝光、焦距、标定文件版本】
pose / mode	【待补充：yaw/pitch、机械角度、功能掩码及 Gamma 曲线】
stimulus / measurement	【待补充：图卡、输入方式、测量方法及设备精度】
result / evidence	【待补充：原始数据、统计方法、判据和图像/日志位置】