
2018年暑期《计算机组成原理》课后作业5

- 1. CPU 中属于用户可见寄存器是(D)。
 - A. 指令寄存器 IR
 - B. 地址寄存器 MAR
 - C. 数据寄存器 MDR
 - D. 程序状态寄存器 PSW
 - E. 以上都是
- 2. 一个指令周期至少包含(E)。
 - A. 取指周期
 - B. 间址周期
 - C. 执行周期
 - D. 中断周期
 - E. 取指周期和执行周期
 - F. 取指周期和间址周期
 - G. 以上都是
- 3. 关于指令周期的描述,不正确的是(A)。
 - A. 指令周期是从取指令到分析指令所需的全部时间,通常,不同指令所需时间不同
 - B. 定长单周期: 一个周期一条指令, 周期宽度以数据通路最长的指令为准
 - C. 不定长单周期: 一个周期一条指令, 周期宽度各个指令不同
 - D. RISC 指令集中所有的指令具有相同的周期
- 4. CPU 的时序控制中, 所规划的一条指令所需时钟节拍的个数取决于(C)。
 - A. 最少节拍数的指令
 - B. 最多节拍数的指令
 - C. 所有指令节拍数的平均值
 - D. 流水线的级数
- 5. 以下不属于非访存指令的是(C)。
 - A. CLA B. COM C. STA X D. SHR E. JMP X F. BAN X
- 6. 以下数据传送动作,不属于取指周期的是(D)。
 - A. PC->MAR
 - B. M(MAR)-> MDR
 - C. MDR->IR
 - D. ad(IR) -> MAR
 - E. PC+1->PC
 - F. 以上都是
- 7. STA X 指令的访存机器周期中,不包括以下(B)微操作。
 - A. Ad(IR)->MAR B. 1->R C. ACC->MDR D. MDR->M(MAR)
- 8. 直接寻址的 ADD X 指令包含(C) 个 CPU 周期。
 - A. 1 B. 2 C. 3 D. 4 E. 5
- 9. 控制单元 CU 的输入不包括(D)。
 - A. 时钟
 - B. 指令寄存器 IR 的 op 域
 - C. 中断、DMA 等外部控制信号
 - D. 来自 CPU 内部微操作控制信号

10.




如图所示为总线式的 CPU 内部数据通路, 间接寻址 ADD @X 指令取指期间的控制信号序列为(B)。

- A. PCo、IRi、 MARi、 MDRo B. PCo、 MARi、 MDRo、 IRi
- C. PCo、MARI、IRI 、MDRo D. PCo、MDRo、MARI、IRI
- E. PCo、MARI、MDRo、ACCi F. PCo、MARI、MDRo、ACCo
- 11. 如上题所示, 在间接寻址 ADD @X 指令执行期间, 用不到的控制信号是(A)。
 - A. PCo B. MDRo C. ACCo D. ACCi E. MDRo
- 12. 控制单元 CU 的设计方法不包括(C)。
 - A. 根据时序和输入、输出, 采用组合逻辑法
 - B. 将机器指令翻译为微细操作的微程序控制法
 - C. 将多条指令并行执行的流水线法
- 13. 以下不属于微指令表示方式的是(D)。
 - A. 直接编码方式, 每个微指令一位占符
 - B. 字段直接编码方式, 将命令域划分成多个可以并发的字段
 - C. 字段间接编码方式, 用于命令域中的某些字段
 - D. 以上都是
- 14. 以下关于指令流水线的描述中, 正确的是(C)。
 - A. 出现数据相关时采用猜测法来加快执行
 - B. 解决程序转移对流水线的影响需要相关专用通路的支持
 - C. 在出现中断的情况下可以让已经进入流水线的指令继续执行
 - D. 流水线机器不能执行复杂指令
- 15. 某计算机执行一条指令的过程分为取指令、分析指令和执行指令 3 段操作,每一段操作占用的 时间分别是 Δt , $2\Delta t$, $3\Delta t$ 。若采用流水线方式, 3 段操作重叠执行时, 连续执行 n 条指令所需时间 是 (D)。


A. 9n∆t B. 3(n-1)∆t C. 6n∆t D. $3(n+1)\Delta t$ 补充:

第一种: 流水线



本题一个流水级所用的时间为 $3\Delta t$ 。连续执行 n 条指令所需时间为: 第 1 条指令从输入到输出结果需用 $6\Delta t$.以后每隔一个流水级时间即输出一个结果,(n-1) 条指令共需 $(n-1) * 3\Delta t = 3(n-1) \Delta t$ 。理想情况下执行 n 条指令所需时间是 $6\Delta t + 3(n-1) \Delta t = 3n\Delta t + 3\Delta t = 3(n+1) \Delta t$ 。

第二种: 超流水线




3 个部件工作时在时间上是重叠的,但在流水线各个流水级的时间都是相等的,并且选取各个流水级中时间最长者作为一个流水级操作的时间,因此本题一个流水级所用的时间为 $3\Delta t$.

连续执行 n 条指令所需时间为:第 1 条指令从输入到输出结果需用 9 Δ t.以后每隔一个流水级时间即输出一个结果,(n-1) 条指令共需 $(n-1)*3\Delta$ t=3 $(n-1)\Delta$ t。理想情况下执行 n 条指令所需时间是 9 Δ t+3 $(n-1)\Delta$ t=3 $n\Delta$ t+6 Δ t=3 $(n+2)\Delta$ t。

16. 流水线中有 3 类数据相关冲突:写后读相关,读后写相关,写后写相关,那么下列指令中存在读后写相关的是(A)。

I1 LAD R1, A; M(A) →R1, M(A) 是存储器单元

- I2 ADD R2, R1; (R2) + (R1) \rightarrow R2
 - A. 写后读(RAW)相关
 - B. 读后写(WAR)相关
 - C. 写后写相关
 - D. 写后读(RAW)相关,但不会引起相关冲突
 - E. 读后写(WAR)相关,但不会引起相关冲突
 - F. 写后读 (RAW) 相关、写后写 (WAW) 相关
- 17. 下列选项中,不会引起指令流水线阻塞的是(B)。
 - A. 数据相关
 - B. 数据旁路 (转发)
 - C. 条件转移
 - D. 资源冲突
- 18. 不属于计算机三级存储器的是(A)。
- A. 通用寄存器 B. cache C. 主存 D. 辅
- 19. 以下不属于主存 SRAM 内部组成部分的是(B)。
- A. 读写电路 B. 地址寄存器 MAR C. 双稳态电路 D. 地址译码器 E. 驱动器



20. 如图所示为一存储系统,

则系统只读存储区域的地址范围为(D)。

- A. 6000H-68FFH
- B. 6800H-8BFFH
- C. 6800H-6BFFH
- D. 6000H-67FFH
- E. 6000H-8BFFH